CN108807440B - Cmos图像传感器及其制作方法 - Google Patents
Cmos图像传感器及其制作方法 Download PDFInfo
- Publication number
- CN108807440B CN108807440B CN201810612052.2A CN201810612052A CN108807440B CN 108807440 B CN108807440 B CN 108807440B CN 201810612052 A CN201810612052 A CN 201810612052A CN 108807440 B CN108807440 B CN 108807440B
- Authority
- CN
- China
- Prior art keywords
- type
- isolation region
- well
- doped isolation
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 34
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 4
- 229910052760 oxygen Inorganic materials 0.000 claims 4
- 239000001301 oxygen Substances 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种CMOS图像传感器，形成于P型半导体衬底上且包括多个像素单元；各像素单元包括表面钳位光电二极管，钳位光电二极管包括形成于P型半导体衬底中的N型埋层和形成于所述N型埋层表面的表面P+层；相邻的表面钳位光电二极管之间的P型半导体衬底表面形成有场氧层；在场氧层的底部形成有第一P型掺杂隔离区；在N型埋层的底部形成有全面注入的第二P型掺杂隔离区，第一P型掺杂隔离区的底部表面的深度大于等于第二P型掺杂隔离区的顶部表面的深度使第一P型掺杂隔离区的底部和第二P型掺杂隔离区相交叠。本发明还公开了一种CMOS图像传感器的制造方法。本发明能保证实现衬底噪声隔离的条件下节省成本。
Description
技术领域
本发明涉及一种半导体集成电路制造领域，特别涉及一种CMOS图像传感器；本发明还涉及一种CMOS图像传感器的制作方法。
背景技术
现有CMOS图像传感器(CMOS Image Sensor，CIS)由像素(Pixel)单元电路和 CMOS电路构成，相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。
如图1所示，是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；现有3T型CMOS图像传感器的像素单元电路包括感光二极管D1和CMOS像素读出电路。所述CMOS像素读出电路为3T型像素电路，包括复位管M1、放大管M2、选择管M3，三者都为NMOS管。
所述感光二极管D1的N型区和所述复位管M1的源极相连。
所述复位管M1的栅极接复位信号Reset，所述复位信号Reset为一电位脉冲，当所述复位信号Reset为高电平时，所述复位管M1导通并将所述感光二极管D1的电子吸收到读出电路的电源Vdd中实现复位。当光照射的时候所述感光二极管D1产生光生电子，电位升高，经过放大电路将电信号传出。所述选择管M3的栅极接行选择信号Rs，用于选择将放大后的电信号输出即输出信号Vout。
如图2所示，是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；和图1所示结构的区别之处为，图2所示结构中多了一个转移晶体管或称为传输管M4，所述转移晶体管4的源区为连接所述感光二极管D1的N型区，所述转移晶体管4的漏区为浮空有源区(Floating Diffusion，FD)，所述转移晶体管4的栅极连接传输控制信号Tx。所述感光二极管D1产生光生电子后，通过所述转移晶体管4转移到浮空有源区中，然后通过浮空有源区连接到放大管M2的栅极实现信号的放大。
通常，感光二极管D1采用钳位光电二极管(Pinned Photo Diode，PPD)，PPD 的N型注入区的表面形成有表面P+层，所以N型注入区呈埋层结构故也称为N型埋层， N型埋层形成于P型半导体衬底如P型硅衬底表面，由叠加由所述P型半导体衬底、所述N型埋层和所述表面P+层叠加形成所述钳位光电二极管。如图3所示，是现有 CMOS图像传感器的各像素单元的感光二极管的结构示意图，CMOS图像传感器形成于P 型半导体衬底101上且包括多个像素单元。
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述P型半导体衬底101中的N型埋层和形成于所述N型埋层表面的表面P+层104且由所述P型半导体衬底101、所述N型埋层和所述表面P+层104叠加形成所述钳位光电二极管。
图3中，所述N型埋层包括深N阱103a、N阱103b和表面N型层103c，所述深 N阱103a的结深大于所述N阱103b的结深且所述N阱103b形成于所述深N阱103a 中，所述表面N型层103c形成于所述N阱103b的表面；所述表面P+层104形成于所述表面N型层103c的表面。
相邻的所述表面钳位光电二极管之间的所述P型半导体衬底101表面形成有场氧层105。所述场氧层105为浅沟槽场氧。
在所述场氧层105的底部形成有掺杂隔离区106，掺杂隔离区106采用P阱(PW) 形成。在掺杂隔离区106的底部则依然保留为所述P型半导体衬底101的掺杂。
在所述钳位光电二极管的N型埋层的底部的所述P型半导体衬底101中形成有用于实现衬底噪声隔离的P型掺杂隔离区102。图3所示的结构中，为了实现衬底噪声隔离，P型掺杂隔离区102和N型埋层底部的间距控制的较小，这使得P型掺杂隔离区102的表面位置的深度较浅，这样为了防止P型掺杂隔离区102对形成有CMOS电路的逻辑区产生不利影响，P型掺杂隔离区102需要采用光刻进行定义，使得P型掺杂隔离区102仅位于像素单元区中。所以，现有技术中，P型掺杂隔离区102的引入会增加成本。
发明内容
本发明所要解决的技术问题是提供一种CMOS图像传感器，能保证实现衬底噪声隔离的条件下节省成本。为此，本发明还提供一种CMOS图像传感器的制造方法。
为解决上述技术问题，本发明提供的CMOS图像传感器形成于P型半导体衬底上且包括多个像素单元。
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述P型半导体衬底中的N型埋层和形成于所述N型埋层表面的表面P+层且由所述P型半导体衬底、所述N型埋层和所述表面P+层叠加形成所述钳位光电二极管。
相邻的所述表面钳位光电二极管之间的所述P型半导体衬底表面形成有场氧层。
在所述场氧层的底部形成有第一P型掺杂隔离区，所述第一P型掺杂隔离区的顶部延伸到所述P型半导体衬底表面并将所述场氧层的侧面包围，所述第一P型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的N型埋层的底部表面的深度。
在所述钳位光电二极管的N型埋层的底部的所述P型半导体衬底中形成有第二P型掺杂隔离区，所述第二P型掺杂隔离区为全面注入结构，所述第一P型掺杂隔离区的底部表面的深度大于等于所述第二P型掺杂隔离区的顶部表面的深度，所述第一P 型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠，通过所述第二P型掺杂隔离区实现衬底噪声隔离。
进一步的改进是，所述CMOS图像传感器还包括CMOS电路，所述P型半导体衬底上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述CMOS 电路形成于所述逻辑区中，在保证所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠的条件下，所述第二P型掺杂隔离区的顶部表面的深度越深，所述第二P型掺杂隔离区对所述CMOS电路的影响越小。
进一步的改进是，所述N型埋层包括深N阱、N阱和表面N型层，所述深N阱的结深大于所述N阱的结深且所述N阱形成于所述深N阱中，所述表面N型层形成于所述N阱的表面；所述表面P+层形成于所述表面N型层的表面。
进一步的改进是，所述场氧层为浅沟槽场氧。
进一步的改进是，所述第一P型掺杂隔离区包括深P阱和P阱，所述深P阱的结深大于所述P阱的结深且所述P阱形成于所述深P阱中。
进一步的改进是，所述第二P型掺杂隔离区由高压P阱组成。
进一步的改进是，在所述P型半导体衬底的表面还形成有P型外延层，所述第二 P型掺杂隔离区位于所述P型外延层中。
进一步的改进是，所述P型半导体衬底为P型硅衬底。
为解决上述技术问题，本发明提供的CMOS图像传感器的制造方法中形成CMOS图像传感器的各像素单元的步骤包括：
步骤一、提供一P型半导体衬底，采用全面注入工艺在所述P型半导体衬底中形成第二P型掺杂隔离区，通过所述第二P型掺杂隔离区实现衬底噪声隔离。
步骤二、采用光刻定义加离子注入的工艺方法在所述P型半导体衬底的选定区域中形成第一P型掺杂隔离区；所述第一P型掺杂隔离区的底部表面的深度大于等于所述第二P型掺杂隔离区的顶部表面的深度，所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠。
步骤三、在所述P型半导体衬底选定区域的表面形成场氧层，所述场氧层位于所述第一P型掺杂隔离区的顶部且所述第一P型掺杂隔离区的顶部延伸到所述P型半导体衬底表面并将所述场氧层的侧面包围。
步骤四、在所述场氧层之间的所述N型埋层，所述第一P型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的N型埋层的底部表面的深度。
步骤五、在所述N型埋层表面形成表面P+层，由所述N型埋层底部的所述P型半导体衬底、所述N型埋层和所述表面P+层叠加形成钳位光电二极管。
进一步的改进是，所述CMOS图像传感器还包括CMOS电路，所述P型半导体衬底上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述CMOS 电路形成于所述逻辑区中，步骤一中所述第二P型掺杂隔离区同时形成于所述逻辑区中，在保证所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠的条件下，所述第二P型掺杂隔离区的顶部表面的深度越深，所述第二P型掺杂隔离区对所述CMOS电路的影响越小。
进一步的改进是，步骤一中所述第二P型掺杂隔离区采用高压P阱工艺形成。
进一步的改进是，步骤二中所述第一P型掺杂隔离区包括采用深P阱工艺形成的深P阱和采用P阱工艺形成的P阱，所述深P阱的结深大于所述P阱的结深且所述P 阱形成于所述深P阱中。
进一步的改进是，步骤三中所述场氧层为浅沟槽场氧，采用浅沟槽隔离工艺形成。
进一步的改进是，步骤四中所述N型埋层包括采用深N阱工艺形成的深N阱、采用N阱工艺形成的N阱和采用表面离子注入形成的表面N型层，所述深N阱的结深大于所述N阱的结深且所述N阱形成于所述深N阱中，所述表面N型层形成于所述N阱的表面；所述表面P+层形成于所述表面N型层的表面。
进一步的改进是，在所述P型半导体衬底的表面还形成有P型外延层，所述第二 P型掺杂隔离区位于所述P型外延层中。
本发明CMOS图像传感器中，对场氧层的底部的第一P型掺杂隔离区的深度做了特别设定，将第一P型掺杂隔离区的深度设定为大于钳位光电二极管的N型埋层的深度，这样，能够将位于钳位光电二极管底部的用于实现衬底噪声隔离的第二P型掺杂隔离区的表面位置的深度加深，只需保证第一P型掺杂隔离区的底部和第二P型掺杂隔离区相交叠即可，由于第二P型掺杂隔离区的表面位置的深度加深，所以能够实现第二P型掺杂隔离区的全面注入，保证在像素单元区外的其它区域中也能形成第二P 型掺杂隔离区，如在形成有CMOS电路的逻辑区中也能形成第二P型掺杂隔离区，由于第二P型掺杂隔离区的表面位置较深，故不会对CMOS电路产生不利影响，所以本发明能保证实现衬底噪声隔离的条件下节省成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；
图2是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；
图3是现有CMOS图像传感器的各像素单元的感光二极管的结构示意图；
图4是本发明实施例CMOS图像传感器的各像素单元的感光二极管的结构示意图。
具体实施方式
如图4所示，是本发明实施例CMOS图像传感器的各像素单元的感光二极管的结构示意图，本发明实施例CMOS图像传感器形成于P型半导体衬底1上且包括多个像素单元。
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述P型半导体衬底1中的N型埋层和形成于所述N型埋层表面的表面P+层4且由所述P 型半导体衬底1、所述N型埋层和所述表面P+层4叠加形成所述钳位光电二极管。
本发明实施例中，所述N型埋层包括深N阱3a、N阱3b和表面N型层3c，所述深N阱3a的结深大于所述N阱3b的结深且所述N阱3b形成于所述深N阱3a中，所述表面N型层3c形成于所述N阱3b的表面；所述表面P+层4形成于所述表面N型层 3c的表面。
相邻的所述表面钳位光电二极管之间的所述P型半导体衬底1表面形成有场氧层5。所述场氧层5为浅沟槽场氧。
在所述场氧层5的底部形成有第一P型掺杂隔离区，所述第一P型掺杂隔离区的顶部延伸到所述P型半导体衬底1表面并将所述场氧层5的侧面包围，所述第一P型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的N型埋层的底部表面的深度。
本发明实施例中，所述第一P型掺杂隔离区包括深P阱7和P阱6，所述深P阱 7的结深大于所述P阱6的结深且所述P阱6形成于所述深P阱7中。
在所述钳位光电二极管的N型埋层的底部的所述P型半导体衬底1中形成有第二 P型掺杂隔离区2，所述第二P型掺杂隔离区2为全面注入结构，所述第一P型掺杂隔离区的底部表面的深度大于等于所述第二P型掺杂隔离区2的顶部表面的深度，所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区2相交叠，通过所述第二P 型掺杂隔离区2实现衬底噪声隔离。
本发明实施例中，所述第二P型掺杂隔离区2由高压P阱组成。
所述P型半导体衬底1为P型硅衬底。在所述P型半导体衬底1的表面还形成有 P型外延层，所述第二P型掺杂隔离区2位于所述P型外延层中；当然，所述第二P 型掺杂隔离区2之上的所述N型埋层和所述表面P+层4也位于所述P型外延层中。
所述CMOS图像传感器还包括CMOS电路，所述P型半导体衬底1上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述CMOS电路形成于所述逻辑区中，在保证所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区2相交叠的条件下，所述第二P型掺杂隔离区2的顶部表面的深度越深，所述第二P型掺杂隔离区2对所述CMOS电路的影响越小。
介质层如氧化层8覆盖在所述半导体衬底1的表面。
本发明实施例CMOS图像传感器中，对场氧层5的底部的第一P型掺杂隔离区的深度做了特别设定，将第一P型掺杂隔离区的深度设定为大于钳位光电二极管的N型埋层的深度，这样，能够将位于钳位光电二极管底部的用于实现衬底噪声隔离的第二 P型掺杂隔离区2的表面位置的深度加深，只需保证第一P型掺杂隔离区的底部和第二P型掺杂隔离区2相交叠即可，由于第二P型掺杂隔离区2的表面位置的深度加深，所以能够实现第二P型掺杂隔离区2的全面注入，保证在像素单元区外的其它区域中也能形成第二P型掺杂隔离区2，如在形成有CMOS电路的逻辑区中也能形成第二P 型掺杂隔离区2，由于第二P型掺杂隔离区2的表面位置较深，故不会对CMOS电路产生不利影响，所以本发明实施例能保证实现衬底噪声隔离的条件下节省成本。
本发明实施例CMOS图像传感器的制造方法中形成CMOS图像传感器的各像素单元的步骤包括：
步骤一、提供一P型半导体衬底1，采用全面注入工艺在所述P型半导体衬底1 中形成第二P型掺杂隔离区2，通过所述第二P型掺杂隔离区2实现衬底噪声隔离。
本发明实施例方法中，所述第二P型掺杂隔离区2采用高压P阱工艺形成。
所述CMOS图像传感器还包括CMOS电路，所述P型半导体衬底1上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述CMOS电路形成于所述逻辑区中，所述第二P型掺杂隔离区2同时形成于所述逻辑区中，在保证后续形成的第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区2相交叠的条件下，所述第二 P型掺杂隔离区2的顶部表面的深度越深，所述第二P型掺杂隔离区2对所述CMOS 电路的影响越小。
步骤二、采用光刻定义加离子注入的工艺方法在所述P型半导体衬底1的选定区域中形成第一P型掺杂隔离区；所述第一P型掺杂隔离区的底部表面的深度大于等于所述第二P型掺杂隔离区2的顶部表面的深度，所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区2相交叠。
本发明实施例方法中，所述第一P型掺杂隔离区包括采用深P阱7工艺形成的深 P阱7和采用P阱6工艺形成的P阱6，所述深P阱7的结深大于所述P阱6的结深且所述P阱6形成于所述深P阱7中。
步骤三、在所述P型半导体衬底1选定区域的表面形成场氧层5，所述场氧层5 位于所述第一P型掺杂隔离区的顶部且所述第一P型掺杂隔离区的顶部延伸到所述P 型半导体衬底1表面并将所述场氧层5的侧面包围。
所述场氧层5为浅沟槽场氧，采用浅沟槽隔离工艺形成。
步骤四、在所述场氧层5之间的所述N型埋层，所述第一P型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的N型埋层的底部表面的深度。
本发明实施例方法中，所述N型埋层包括采用深N阱3a工艺形成的深N阱3a、采用N阱3b工艺形成的N阱3b和采用表面离子注入形成的表面N型层3c，所述深N 阱3a的结深大于所述N阱3b的结深且所述N阱3b形成于所述深N阱3a中，所述表面N型层3c形成于所述N阱3b的表面。
步骤五、在所述N型埋层表面形成表面P+层4，由所述N型埋层底部的所述P型半导体衬底1、所述N型埋层和所述表面P+层4叠加形成钳位光电二极管。
本发明实施例方法中，所述表面P+层4形成于所述表面N型层3c的表面。
所述P型半导体衬底1为P型硅衬底。在所述P型半导体衬底1的表面还形成有 P型外延层，所述第二P型掺杂隔离区2位于所述P型外延层中。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (13)
1.一种CMOS图像传感器，其特征在于，CMOS图像传感器形成于P型半导体衬底上且包括多个像素单元；
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述P型半导体衬底中的N型埋层和形成于所述N型埋层表面的表面P+层且由所述P型半导体衬底、所述N型埋层和所述表面P+层叠加形成所述钳位光电二极管；
相邻的所述表面钳位光电二极管之间的所述P型半导体衬底表面形成有场氧层；
在所述场氧层的底部形成有第一P型掺杂隔离区，所述第一P型掺杂隔离区的顶部延伸到所述P型半导体衬底表面并将所述场氧层的侧面包围，所述第一P型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的N型埋层的底部表面的深度；
所述CMOS图像传感器还包括CMOS电路，所述P型半导体衬底上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述CMOS电路形成于所述逻辑区中，在所述钳位光电二极管的N型埋层的底部的所述P型半导体衬底中形成有第二P型掺杂隔离区，所述第二P型掺杂隔离区为全面注入结构，所述第二P型掺杂隔离区同时形成于所述像素单元区和所述逻辑区中，所述第一P型掺杂隔离区的底部表面的深度大于等于所述第二P型掺杂隔离区的顶部表面的深度，所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠，通过所述第二P型掺杂隔离区实现衬底噪声隔离；在保证所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠的条件下，所述第二P型掺杂隔离区的顶部表面的深度越深，所述第二P型掺杂隔离区对所述CMOS电路的影响越小。
2.如权利要求1所述的CMOS图像传感器，其特征在于：所述N型埋层包括深N阱、N阱和表面N型层，所述深N阱的结深大于所述N阱的结深且所述N阱形成于所述深N阱中，所述表面N型层形成于所述N阱的表面；所述表面P+层形成于所述表面N型层的表面。
3.如权利要求1所述的CMOS图像传感器，其特征在于：所述场氧层为浅沟槽场氧。
4.如权利要求1所述的CMOS图像传感器，其特征在于：所述第一P型掺杂隔离区包括深P阱和P阱，所述深P阱的结深大于所述P阱的结深且所述P阱形成于所述深P阱中。
5.如权利要求1所述的CMOS图像传感器，其特征在于：所述第二P型掺杂隔离区由高压P阱组成。
6.如权利要求1所述的CMOS图像传感器，其特征在于：在所述P型半导体衬底的表面还形成有P型外延层，所述第二P型掺杂隔离区位于所述P型外延层中。
7.如权利要求1或6所述的CMOS图像传感器，其特征在于：所述P型半导体衬底为P型硅衬底。
8.一种CMOS图像传感器的制造方法，其特征在于，CMOS图像传感器包括多个像素单元和CMOS电路，P型半导体衬底上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述CMOS电路形成于所述逻辑区中，形成CMOS图像传感器的各所述像素单元的步骤包括：
步骤一、提供一P型半导体衬底，采用全面注入工艺在所述P型半导体衬底中形成第二P型掺杂隔离区，通过所述第二P型掺杂隔离区实现衬底噪声隔离；
所述第二P型掺杂隔离区同时形成于所述像素单元区和所述逻辑区中，在保证第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠的条件下，所述第二P型掺杂隔离区的顶部表面的深度越深，所述第二P型掺杂隔离区对所述CMOS电路的影响越小；
步骤二、采用光刻定义加离子注入的工艺方法在所述P型半导体衬底的选定区域中形成第一P型掺杂隔离区；所述第一P型掺杂隔离区的底部表面的深度大于等于所述第二P型掺杂隔离区的顶部表面的深度，所述第一P型掺杂隔离区的底部和所述第二P型掺杂隔离区相交叠；
步骤三、在所述P型半导体衬底选定区域的表面形成场氧层，所述场氧层位于所述第一P型掺杂隔离区的顶部且所述第一P型掺杂隔离区的顶部延伸到所述P型半导体衬底表面并将所述场氧层的侧面包围；
步骤四、形成在所述场氧层之间的N型埋层，所述第一P型掺杂隔离区的底部表面的深度大于所述N型埋层的底部表面的深度；
步骤五、在所述N型埋层表面形成表面P+层，由所述N型埋层底部的所述P型半导体衬底、所述N型埋层和所述表面P+层叠加形成钳位光电二极管。
9.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：步骤一中所述第二P型掺杂隔离区采用高压P阱工艺形成。
10.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：步骤二中所述第一P型掺杂隔离区包括采用深P阱工艺形成的深P阱和采用P阱工艺形成的P阱，所述深P阱的结深大于所述P阱的结深且所述P阱形成于所述深P阱中。
11.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：步骤三中所述场氧层为浅沟槽场氧，采用浅沟槽隔离工艺形成。
12.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：步骤四中所述N型埋层包括采用深N阱工艺形成的深N阱、采用N阱工艺形成的N阱和采用表面离子注入形成的表面N型层，所述深N阱的结深大于所述N阱的结深且所述N阱形成于所述深N阱中，所述表面N型层形成于所述N阱的表面；所述表面P+层形成于所述表面N型层的表面。
13.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：在所述P型半导体衬底的表面还形成有P型外延层，所述第二P型掺杂隔离区位于所述P型外延层中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810612052.2A CN108807440B (zh) | 2018-06-14 | 2018-06-14 | Cmos图像传感器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810612052.2A CN108807440B (zh) | 2018-06-14 | 2018-06-14 | Cmos图像传感器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807440A CN108807440A (zh) | 2018-11-13 |
| CN108807440B true CN108807440B (zh) | 2021-04-13 |
Family
ID=64087009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810612052.2A Active CN108807440B (zh) | 2018-06-14 | 2018-06-14 | Cmos图像传感器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807440B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950269B (zh) * | 2019-03-28 | 2021-08-10 | 德淮半导体有限公司 | 隔离结构及其形成方法、图像传感器及其制造方法 |
| CN111446269B (zh) * | 2020-04-26 | 2023-04-07 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器结构及制造方法 |
| CN115084298B (zh) * | 2022-06-10 | 2024-02-02 | 电子科技大学 | 一种cmos图像传感器及其制备方法 |
| CN118431316B (zh) * | 2024-07-05 | 2024-10-18 | 武汉新芯集成电路股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702854B2 (ja) * | 2002-03-06 | 2005-10-05 | ソニー株式会社 | 固体撮像素子 |
| CN102299160A (zh) * | 2010-06-23 | 2011-12-28 | 英属开曼群岛商恒景科技股份有限公司 | 影像感测元件及其制造方法 |
| CN102222678A (zh) * | 2011-06-22 | 2011-10-19 | 格科微电子（上海）有限公司 | Cmos图像传感器及其形成方法 |
-
2018
- 2018-06-14 CN CN201810612052.2A patent/CN108807440B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807440A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US9641778B2 (en) | Imaging device and method for driving the same | |
| US9711558B2 (en) | Imaging device with photoelectric converter | |
| CN108807440B (zh) | Cmos图像传感器及其制作方法 | |
| KR100851494B1 (ko) | 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀 | |
| US20080157150A1 (en) | CMOS image sensor and method for manufacturing the same | |
| US20130099291A1 (en) | Solid-state imaging device and manufacturing method therefor | |
| US20080283886A1 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| US7964928B2 (en) | Photodetector with an improved resolution | |
| US9425225B2 (en) | Solid-state imaging device | |
| JP2012182377A (ja) | 固体撮像装置 | |
| KR101588459B1 (ko) | 이미지 센서 및 그 구동 방법 | |
| CN109509764A (zh) | Cmos图像传感器及其制造方法 | |
| US20070284679A1 (en) | MOS solid-state image pickup device and manufacturing method thereof | |
| KR100746222B1 (ko) | 이미지 센서의 제조방법들 | |
| KR20170111594A (ko) | 이미지 센서 및 그 제조방법 | |
| CN109904184B (zh) | 具有降低暗电流的隔离结构的图像传感器 | |
| JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
| KR20170068842A (ko) | 이미지 센서 및 그 제조 방법 | |
| US10217784B2 (en) | Isolation structure and image sensor having the same | |
| US8228409B2 (en) | Image sensor and method for manufacturing the same | |
| CN210200732U (zh) | 具有降低暗电流的隔离结构的图像传感器 | |
| US7531391B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US10504950B2 (en) | Solid-state imaging device and its manufacturing method | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |