CN108766891B - 烧结材料及使用该材料的附着方法 - Google Patents
烧结材料及使用该材料的附着方法 Download PDFInfo
- Publication number
- CN108766891B CN108766891B CN201810330471.7A CN201810330471A CN108766891B CN 108766891 B CN108766891 B CN 108766891B CN 201810330471 A CN201810330471 A CN 201810330471A CN 108766891 B CN108766891 B CN 108766891B
- Authority
- CN
- China
- Prior art keywords
- substrate
- sintered
- thin layer
- assembly
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
- B32B5/16—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer formed of particles, e.g. chips, powder or granules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/2732—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29324—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29364—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/83222—Induction heating, i.e. eddy currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
- Y10T428/256—Heavy metal or aluminum or compound thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Wood Science & Technology (AREA)
- Die Bonding (AREA)
- Powder Metallurgy (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Conductive Materials (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
- Laminated Bodies (AREA)
Abstract
适用于多片和单片部件的芯片附着的方法可以包括将烧结印制在基片上或者印制在芯片的背面上。印制可以包括模板印制,丝网印制或者分配印制。在被切割成小方块之前,焊膏可以被印制到整个晶片的背面上,或者可以被印制到单个的芯片的背面上。烧结的薄层也可以是焊接或者传输到晶片、芯片或者基片上的。后烧结步骤可以提高生产量。
Description
本申请是2011年11月2日递交的申请号为201180060085.7,发明名称为“烧结材料及使用该材料的附着方法”的分案申请。
技术领域
本发明的一个或者更多的方面通常涉及的是适用于各种不同的部件的附着方法,而且,更为具体的说,涉及的是适用于所述附着方法的烧结材料和技术。
背景技术
对于传统的焊接技术来说,烧结已经成为一种可以替换使用的技术。典型的是,烧结包括高温和高压处理,从而附着组件中的各种不同的部件。
发明内容
根据本发明的一个或者更多的实施方案,混合物可以包括金属粉末,所述金属粉末具有d50的范围在大约0.001微米到大约 10微米,金属粉末中包括大约30wt%到大约95wt%的焊膏,粘合剂具有的软化温度在大约50℃到大约170℃之间,粘合剂包括大约0.1wt%到大约5wt%的焊膏,和足以溶解掉至少粘合剂的溶剂。
在某些实施方案中,金属粉末可以由黄金,钯金,银,铜,铝,银钯合金或者金钯合金组成。金属粉末可以由银颗粒组成。在至少某些实施方案中,金属粉末可能由纳米颗粒组成。金属粉末也可以包括有涂层的金属颗粒。在某些实施方案中,混合物可以进一步包括一种或者更多的功能性添加物。
根据一个或者更多的实施方案,薄层可以是由混合物层组成的,该混合物层包括这样的金属粉末,即金属该粉末的d50的范围在大约0.001微米到大约10微米之间,金属粉末中包括大约 3wt%到大约95wt%的焊膏,粘合剂具有的软化温度在大约 50℃到大约170℃之间,粘合剂包括大约0.1wt%到大约5wt%的焊膏,和足以溶解掉至少粘合剂的溶剂。在某些实施方案中,薄层可以具有的厚度在大约5微米到大约300微米之间。
在某些实施方案中,混合物层位于聚合物,玻璃金属或者陶瓷基片上。聚合物的基片可以是由聚合物组成的。聚合物基片可以是由脱模涂层组成的。
根据一个或更多的实施方案,适用于产生金属颗粒的薄层的方法可以包括将范围在大约0.001℃到大约10微米之间的d50适用到基片上,以及对基片上的材料进行烘干,以便形成薄层。
在某些实施方案中,基片可能是由聚合物的基片组成的。应用材料的步骤可能包括印制材料或者浇铸材料。在至少某些实施方案中,材料可以被印制到连续的层上。在另外一些实施方案中,材料可能被进行印制从而形成间隔开的层次。在某些实施方案中,方法可能进一步包括准备材料的过程。
根据一个或更多的实施方案,将金属颗粒层施加到部件上的锻压处理可能包括将部件放置在由在聚合物基片上的金属颗粒层组成的薄层上从而形成组件,对组件加热到大约50℃到大约 175℃的范围,对组件施加大约0.05到大约3MPa的压力,并使部件从组件中脱离,从而使得金属颗粒层保留在部件上,并与聚合物基片相分离。在某些实施方案中,薄层可以具有与部件实质上相同的尺寸。
根据一个或更多的实施方案,适用于进行附着的方法可能包括将金属颗粒的薄层应用到基片上,将芯片放置在薄层上从而形成组件,对组件施加小于大约40MPa的压力,以及在大约175℃到400℃的温度范围内对组件进行大约0.25秒到大约30分钟的烧结处理。
在某些实施方案中,可以使用大约0.5到大约20MPa的压力。在至少某些实施方案中,可以使用大约2.0到大约10MPa的压力。
根据一个或更多的实施方案,适用于进行附着的方法可以包括将金属颗粒的薄层应用到晶片的背面上,将晶片切成小方块以便形成数量众多的芯片,将至少一块芯片放置在基片上从而形成组件,对组件施加小于大约40MPa的压力,以及在大约175℃到 400℃的温度范围内对组件进行大约0.25秒到大约30分钟的烧结处理。在某些实施方案中,可以使用大约2.0到大约10MPa 的压力。
根据一个或更多的实施方案,适用于进行附着的方法可以包括将金属颗粒的薄层应用到芯片的背面上,将芯片放置在基片上从而形成组件,对组件施加小于大约40MPa的压力从而形成组件,以及在大约175℃到400℃的温度范围内对组件进行大约 0.25秒到大约30分钟的烧结处理。在某些实施方案中,可以使用大约2.0到大约10MPa的压力。
本发明的其他方面,实施方案和这些可以效仿的方面和实施方案中的优势将在下文中进行更为详细的论述。本文在此揭示的各种实施方案可以与通过任何一种方式与本文中所揭示的至少一种原理相一致的其他实施方案结合,而且术语“方案”,“某些实施方案”,“可以替换使用的实施方案”,“各种不同的实施方案”,“一个实施方案”或者类似的术语并不是相互排斥的,而且都意味着,所描述的特定特征,结构或者特性都包含在至少一个实施方案中。本文中所使用的这些术语并非全部都必须指向相同的实施方案。
附图说明
以下将结合对应的附图对至少一个实施方案的各个方面进行讨论,这些对应的附图都不是严格根据比例进行绘制的。这些附图是用于对各种方面和实施方案进行解释说明以及提供进一步的理解,而且,这些附图是本说明书中的一部分,而并非是对本发明的限制。附图,详细的说明或者任何权项中的各种技术特征都有参考标记,这些参考标记仅仅是用于提供增加对于附图和说明书的理解。在这些附图中,在各个附图中进行解释说明的每一个相同或者近似相同的部件都是用相同的数字进行标记的。出于清楚的目的,并非每一个部件都被详细地标注在每一个附图中。在这些附图中:
附图1是根据一个或更多的实施方案在基片上应用的非限制性的实施例的表现形式进行解释说明;
附图2是根据一个或更多的实施方案的冲压过程进行解释说明;
附图3是根据一个或更多的实施方案的冲压支撑进行解释说明;
附图4是根据一个或更多的实施方案的冲压薄片的实施例进行解释说明;
附图5是根据一个或更多的实施方案的芯片锻压过程进行解释说明;
附图6是根据一个或更多的实施方案提供的芯片附着方案的示意图;
附图7A和7B是根据一个或更多的实施方案的沉淀技术的非限制性的实施例进行解释说明;
附图8是根据一个或更多的实施方案对在芯片的背面上的印制过程进行的解释说明;
附图9是根据一个或更多的实施方案对经过附图8中的过程进行芯片附着的实施例进行解释说明;
附图10是根据一个或更多的实施方案对附图9中的附着过程的横截面的视图进行解释说明;
附图11是根据一个或更多的实施方案对薄层迁移过程进行解释说明;
附图12A-12C是根据一个或更多的实施方案提供的薄层的实施例;
附图13是根据一个或更多的实施方案对在附图1中所讨论的印制有纳米银膏的焊接框架进行解释说明;
附图14是根据一个或更多的实施方案对在附图1中所讨论的温度曲线的示意图进行解释说明;
附图15是根据一个或更多的实施方案对在附图1中所讨论的具有附着好的芯片的焊接框架进行解释说明;
附图16是根据一个或更多的实施方案对在附图1中所讨论的焊接横截面进行解释说明;
附图17是根据一个或更多的实施方案对在附图1中所讨论的显微声像数据进行解释说明;
附图18和19是根据一个或更多的实施方案对在附图2中所讨论的芯片附着过程进行解释说明;
附图20A-20C是根据一个或更多的实施方案对在附图3中所讨论的锻压过程进行解释说明;
附图21是根据一个或更多的实施方案对在附图4中所讨论的剪切试验数据进行解释说明;
附图22A和22B是根据一个或更多的实施方案对在附图6 中讨论的所出现的数据进行解释说明;以及
附图23A和23B是根据一个或更多的实施方案对在附图6 中讨论的所出现的数据进行解释说明。
具体实施方式
根据一个或更多的实施方案,第一部件可以牢固地附着到第二部件上。某些实施方案可能会涉及到与传统的烧结过程相比较而言,以相对低的压力和相对低的温度进行烧结,并获得实质上相同的结果。在某些实施方案中,可能会附着有电子元件。在其他的实施方案中,也可能会附着有非电子性的元件。可以提供具有高可靠性和灵活性相关联的高热量和导电率的熔合线的厚度。一个或更多的实施方案可能会促进使用一种大致均匀的熔合线的厚度以便适用于随后的烧结。多孔性的热力学特征也有可能大致上是均匀的。在非限制性的实施方案中,可以获得厚度范围是在大约2微米到大约100微米之间的熔合线。可以实现在大区域和小区域范围内的熔合线的厚度的控制和均匀化。在某些实施方案中,在处理过程中的材料的损失可能会减少,与传统的附着处理过程相比,这将会导致可以节约至少大约15%到大约20%的总成本。各种实施方案可以可能是与较低的资金成本相关联的。有机残留物也可能会有利地降低,以致不必再需要前置的清洁处理。在某些实施方案中,无铅的粘合剂不是由金属间化合物构成的。根据一个或更多的实施方案,去除的过程也是通过验证的,其可以进行高产出和高生产的制造过程。适用于压力和热量的各种过程也是可以进行的。根据一个或更多的实施方案的烧结材料和技术可能会给各种工业提供应用,所述各种工业包括混合动力车辆,包括光伏电池、传输、工业应用的风能和太阳能发电,消费电子和通信。
根据一个或更多的实施方案,烧结材料也可能会有利于各种不同的部件的附着。烧结材料可以通过各种不同的方式加以应用。在某些实施方案中,烧结材料可以得到直接的应用,举例来说,用作油墨或者焊膏。在其他的实施方案中,烧结材料可以用于构成烧结薄层。烧结薄层可以代替传统的烧结焊膏。在某些实施方案中,烧结薄层可以是通过将流体的烧结配料应用到基片上,之后,对在基片上的配料进行干燥来形成的。随后,薄层可以通过锻压处理来进行转移,以便进行部件的附着。
根据一个或更多的实施方案,通过任何一种方式来使用的烧结材料通常可能包括金属粉末,粘合剂和溶剂。根据意向性的应用,可以使用到各种金属。附着上的一种或更多的部件的特性,或者与完成附着过程的一种或更多的处理条件,例如,温度和压力,都会对配方中的金属粉末的选择产生影响。银、金、铜、钯和铝都是可能使用到的金属粉末的某些非限制性的实施例。在某些实施方案中,金属混合物也可能会被使用到,例如,银钯合金和金钯合金。在某些实施方案中,金属、合金或者金属和合金的混合物都是可能会被使用到的。
根据一个或更多的实施方案,金属粉末的颗粒大小可以根据适用于意向性应用的配方的所需特性进行变化。在某些实施方案中,d50在大约0.001微米到大约100微米的范围之内的金属粉末是可用的。在某些确定的实施方案中,d50在大约0.001微米到大约10微米的范围之内的金属粉末是可用的。在一个或更多的实施方案中,d50在大约0.001微米到大约0.01微米的范围之内的金属粉末是可用的。在某些实施方案中,金属粉末的颗粒大小可能达到纳米级。在某些实施方案中,颗粒的大小在大约10纳米到大约100纳米之间。仍然是在其他的实施方案中,颗粒大小可能是在大约10纳米到大约60纳米之间。在至少一个非限制性的实施方案中,颗粒大小可能是大约20纳米。在某些非限制性的实施方案中,可以使用纳米银颗粒。
在某些确定的实施方案中,颗粒可能是高度加工的。在某些实施方案中,金属粉末的颗粒可能被进行涂层或者覆盖。涂层的某些非限制性的实施例包括脂肪酸,脂肪胺和浆粉。涂层的数量可能是由大约配方的0.1到大约20的重量百分比构成的。在某些实施方案中,优选的是,涂层是由小于配方的1个重量百分比构成的。在至少某些非限制性的实施方案中,涂层是由小于配方的大约0.5到大约0.8个重量百分比构成的。在其他的实施方案中,金属粉末的颗粒可能是没有涂层的或者没有被涂覆的。适用于金属粉末中的金属颗粒可以通过各种不同的技术来制成。在至少一个非限制性的实施方案中,适用于配方的金属粉末可以是根据 Parashar等人提交第7,968,008号美国专利中所描述的技术来制造的,所述专利中的全部目的及其所有内容通过引证并入本文。在某些非限制性的实施方案中,金属粉末可能构成配方的大约30 到大约95的重量百分比。在至少一个特定的实施方案中,金属密封可能构成配方的大约80的重量百分比。
根据一个或更多的实施方案,粘合剂可以给随后要进行干燥的薄层提供强度和柔韧性。粘合剂也可以将配料粘附到基片上,在基片上进行沉淀以便于薄层的形成。粘合剂仍然还可以将薄层粘附到基片上,在基片上通过锻压过程来进行迁移。在某些实施方案中,各种不同的树脂或者松香都可以在粘合剂中使用。将要使用的与锻压和附着过程相关联的条件和参数都可能会对粘合剂的选择产生影响。在某些非限制性的实施方案中,粘合剂可能具有的软化温度在大约50℃和大约170℃之间。在一个非限制性的实施方案中,可以使用具有软化温度点为大约90℃的粘合剂,例如,可以通过商业途径从Eastman获得的部分氢化的松香脂ForalynTM E。在至少一个实施方案中,粘合剂可以构成配方的大约0.5到大约5的重量百分比。
根据一个或更多的实施方案,配方也可以包括一种或更多的功能性添加物。添加物通常会提高对于基片的附着力和材料的烧结。添加物的非限制性的实施例包括:有机酸、胺、绿色的或者溴化的二醇或者金属有机化合物,例如,银的金属有机化合物。其他对于本领域内的技术人员来说是已知的添加物。在某些非限制性的实施方案中,功能性添加物可以构成配方的大约0.1到大约2的重量百分比。
根据一个或更多的实施方案,各种溶剂可以用于溶解在配方中出现的粘合剂和任何一种添加物。各种不同的溶剂,例如,包括但不限于醇类、二醇、二醇类或者上述物质的结合使用。在某些实施方案中,松油醇是优选的溶剂。在非限制性的实施方案中,混合的松油醇和丁基卡必醇是可以使用的。仍然是在其他的非限制性的实施方案中,松油醇丁基卡必醇和异丙醇的混合物是可以使用的。所出现的溶剂的数量可以根据作为结果的配方所需要的特性进行变化,例如,粘性度。理想的粘性可以取决于意向性的使用,例如,经过选择的沉淀技术。举例来说,印制方案可能要求使用一种较低的粘性度,以致配方可以表现出油墨的一种或更多的特征。喷雾也可能会与较低的粘性度相关联。其他的沉淀技术,例如,铸模,通常是与较高粘度的配方相关联的。在某些实施方案中,较高粘度的配方可能会表现出焊膏的一种或更多的特性类型。在需要从配方中形成烧结薄层的实施方案中,粘性度可以根据便于进行处理过程的目的来进行调节。相对于溶剂系统装载的金属粉末、粘合剂和/或添加物通常都可能需要进行调节,以控制粘性度或者其他的物理特征。在某些非限制性的实施方案中,配方的粘性度可能在大约10到大约200,000cP的范围之内。在至少一个特定的非限制性的实施方案中个,粘性度可以是在25℃时为大约800cP。
根据一个或更多的实施方案,配方可能是通过部件的混合来准备的。对于本领域内的普通人员来说是已知的各种不同的混合设备和技术都是可以采用的,例如,行星式混合器、轨道式混合器或者超声混合器。在某些实施方案中也可以使用研磨技术,举例来说,为了确保可以获得所需要的质地。在某些实施方案中,配方也可以直接在烧结过程中使用。举例来说,配料可以直接应用到部件中。在其他的实施方案中,配料可以作为一种前期使用的物料来应用到烧结薄层上。薄层可以用作在烧结组件过程中使用的焊膏的替代物。
根据一个或更多的实施方案,配料可以应用到背衬层或者基片上,然后,进行干燥以形成薄层。基片通常会为干燥后的薄片提供足够的粘结力和支撑,以便进行容易地和可靠的处理。基片也可以是刚性的或者是柔性的。基片的厚度是可以改变的。在某些非限制性的实施方案中,基片的厚度可以在大约35微米到大约75微米之间。基片也可以容易地脱模薄层,例如,在锻压的过程中。通常情况下,基片不会受到配料中的溶剂的影响,而是在薄层的干燥过程中和随后的锻压维度下保持稳定。在某些实施方案中,基片可以是一种聚合物的基片。在至少一个非限制性的实施方案中,基片可以是一种聚酯纤维的基片。在其他的实施方案中,玻璃,金属,纸张或者陶瓷基片都是可以使用的。在某些实施方案中,基片上可以具有脱模层或者涂覆层。在某些实施方案中,材料,例如,硅有机树脂或者铝都可以用作基片或者基片的涂覆层。在至少一个非限制性的实施方案中,基片可以是一种具有硅酮树脂的托膜层的聚酯薄膜,其可以通过商业途径从 Saint-Gobain获得。在某些实施方案中,在组装的操作过程中,基片可以有目的地用于方便进行带和盘式的封装分配。
根据一个或更多的实施方案,配料可以应用到基片上,通过本领域内的普通技术人员所熟知的各种技术来形成薄层。在某些实施方案中,也可以使用印制技术。印制技术的非限制性的实施例包括:喷墨、垫衬、丝网印刷、模刻、薄带成形、凹版印刷和胶印。其他的沉淀方法可以包括重铸和喷洒技术。正如在上文中所讨论的内容那样,配料的一种或更多的物理特性可以根据所需要的沉淀技术进行调节。配料的沉淀可以在基片的整个表面上连续进行,或者可以是相对于基片表面的离散外形的方式来进行。在某些非限制性的实施方案中,配料可以对应于部件(例如,芯片)的尺寸规格的形状和/或大小来施加到基片上,从而通过由此产生的薄层进行附着。任何一种几何外形和规格尺寸都是可以执行的。应用到基片上的配料的某些非限制性的实施方案在附图1中都有所解释说明。在某些非限制性的实施方案中,大约 0.1到大约500毫米的直径圆周范围内都有沉淀。在其他的非限制性的实施方案中,大约0.1到大约500毫米的长度或者宽度的矩形范围内都有沉淀在基片上。在至少某些实施方案中,配料可以通过图案的方式来应用到基片上。在某些非限制性的实施方案中,应用到基片上的外形和尺寸的目的在于便于组装操作过程中进行带和盘式的封装分配。
在完成沉淀之后,应用到的配料可能会在基片上进行干燥,例如,在一组炉具或者连续的炉具中进行干燥。在某些非限制性的实施方案中,沉淀后的配料可能是在130℃左右的条件下干燥大约30分钟。所获得的薄层的干燥厚度会根据沉淀技术和目的性的应用发生改变。根据一个或更多的非限制性的实施方案,干燥的厚度可能是从大约5到1000微米的范围之内。在某些非限制性的实施方案中,薄层可能具有的厚度范围是在大约5到大约 300微米的范围之内。在某些实施方案中,薄层可能是无支撑的。举例来说,厚度范围在大约100到大约300微米之间的薄层是可以从基片上去除的,而且根据一个或更多的实施方案,具有所述厚度的薄层可以用作一种无支撑的薄层,以便进行随后的锻压和附着。在其他的实施方案中,以及在厚度相对较薄的薄层的情况下,基片可能会保持相对于薄层的接触,直到在锻压处理过程中的去除完成为止。
根据一个或更多的实施方案,薄层可以作为一种基片来使用以便能够粘附到烧结的组装过程中。在某些实施方案中,薄层的使用可以进行在组装过程中适用热量和压力的各种不同的处理过程,例如,烧结过程。至少在某些实施方案中,薄层的使用可以减少组装操作过程中的至少一个处理步骤。正如在下文中讨论的内容那样,烧结薄层可以应用到产品的一侧或者基片的一侧,从而有助于组装的进行。对于产品的一侧而言,根据一个或更多的实施方案,晶片可以进行锻压,而且在锻压之后可以被分割为小块,从而形成数量众多的薄板芯片。在其他的实施方案中,晶片首先要被分割为小块,随后就是各个芯片的锻压。
根据一个或更多的实施方案,在附着处理过程中的第一步骤既可以是附着到部件上,也可以是附着到基片上的薄层的锻压。在锻压的过程中,烧结薄层可以被应用到芯片、设备、晶片、基片、直接接合的铜基板(DBC)、焊接框架、金属磁盘或者其他的部件上。锻压部件随后被附着到基片上。锻压的基片可能随后会接收一个或更多的部件。薄层可以被粘接到背面的层上,正如上文中结合薄层的形成过程以方便进行锻压的内容一样。在某些实施方案中,与被锻压的元件相比,薄层可以是一种尺寸非常大的毯式薄层。在其他的实施方案中,薄层通常可以以大致相同的尺寸或者比锻压后的元件的尺寸要小一些的尺寸进行图案印制。至少在某些实施方案中,薄层可能会在特定的应用中的特定图案上包含有一个或更多的沉淀位置,图案是通过锻压来传递的。通常情况下,锻压是通过迁移或者冲压的处理来执行的。一般来说,人们希望可以避免在锻压的过程中进行薄层的烧结。
在一种迁移的方案中,薄层可能被锻压到基片上,所述基片随后将会接收一个或更多的部件。在迁移的方案过程中,薄层可以被放置在基片上,举例来说,直接接合的铜基板(DBC)的基片、硅晶基片、热量扩散器或者压电基片。薄层可以使用辊压器或者其他的适当设备来施压,例如,压力层合机,以便形成组件。之后,可以施加压力和热量。压力和热量可以同步施加或者是依次施加的。在某些非限制性的实施方案中,组件可以承受大约50℃到大约175℃的温度。至少在一个非限制性的实施方案中,可以使用的温度是大约130℃。可以通过各种已知的技术来应用热量,所述已知技术包括红外线、电磁感应、热传导、热对流、热辐射以及超声波。在某些非限制性的实施方案中,可以使用加热后的放置工具或者加热后的滚筒。在某些非限制性的实施方案中,组件可以承受的压力范围是在大约0.05到大约3MPa之间。在至少一个实施方案中,可以使用的压力范围是在大约0.2到大约1MPa之间。通常情况下,热量和压力的应用时间都是相对短的,例如,小于大约1分钟。在某些特定的实施方案中,热量和压力的应用时间是在大约10到大约60秒。
在冲压的方案中,薄层可以被应用到部件上,举例来说,晶片或者各种尺寸的芯片。冲压的过程在附图2中有所解释说明。本领域内的普通技术人员所熟知的设备,例如,放置芯片的装置可以用于方便锻压的进行。至少在某些非限制性的实施方案中,薄层可以被附着到部件的背面上。之后,可以在相对较短的时间范围内使用上文中提到的范围内的热量和压力。在非限制性的实施方案中,第一和第二滚筒可以被加热到大约130℃。可以使用的压力是大约1MPa。芯片的尺寸可能会对需要使用的压力产生影响。保压时间可以根据通常情况下对组件整体进行加热所述的时间来确定。在某些实施方案中,保压时间大约为3分钟。在某些非限制性的实施方案中,保压时间可以是在大约20到大约 100毫秒的范围之间。
在冲压过程中,可以使用支撑来方便进行锻压。橡胶垫、模刻的金属薄片、具有孔穴的结构或者其他材料都可以用作支撑。在某些实施方案中,支撑结构可能会形成剪切,从而冲压出来自背面的层的薄层的一部分。在非限制性的实施方案中,一种不锈钢的孔穴模刻金属薄片可以用作冲压的支撑。金属薄片可以具有所需要的厚度以及所需要的空间,所述空间是指位于孔穴中的能够确保剩余的薄层具有优良的可重复性和强度的那些空间。附图3展示的是使用冲压金属薄片来作为冲压支撑的实施例的概念。附图4展示的是分别具有1mm和2mm的间距孔穴的金属薄片的实施例。在其他的实施方案中,橡胶垫,例如,硅酮橡胶垫可以用作一种冲压支撑。胶垫的厚度是可以发生改变的,而且,在某些非限制性的实施方案中,所述厚度是大约3mm。仍然是在其他的实施方案中,硬的基片,类似环氧的或者塑料或者金属圆盘都可以用作支撑。支撑也可以起到保护组件的作用和/或起到避免在处理过程中粘接到设备上的作用。最优选的工具取决于芯片的面积和其他的因素。举例来说,橡胶的或者金属薄片的支撑都可能对于某种应用来说要由于其他的应用。在冲压的过程中用于保持薄层的系统是可以方便进行操作的,而且可以有助于在操作过程中对薄层进行保护。
附图5对锻压芯片的冲压过程的非限制性的实施例进行解释说明,其中使用的是Datacon 2200EVO芯片焊接机。焊接机从芯片盛放器或者芯片带中拾取芯片。芯片的盛放工具被加热到大约130℃。之后,在大约50N的压力作用下,芯片被放置在银膜上。结果是,薄层的一部分具有与锻压在芯片的背面上的芯片的尺寸大致相同的尺寸。锻压后的芯片被收集到华夫包中以便进一步附着(例如,通过烧结的方式)到DBC基片或者焊接框架上。
在某些实施方案中,锻压的部件可以进行烘制,从而完成锻压的处理过程。在非限制性的实施方案中,锻压后的部件可以在大约130℃的温度条件下烘制大约1小时。一旦完成锻压的处理过程,例如,完成迁移或者冲压处理,就可以移除薄层所粘结的支撑层。现在,锻压的基片或者部件可以包括金属颗粒物的沉淀后的薄层。在某些特定的实施方案中,薄层可以是一种纳米金属颗粒物的薄层。在至少一个非限制性的实施方案中,薄层可以是一种纳米银的颗粒物的薄层。正如上文中所提到的内容那样,可以选择的是,支撑层是可以被移除,从而在根据一个或更多的实施方案进行的锻压之前就可以产生无支撑的薄层,例如,那些包括具有厚度相对薄的薄层的实施方案。
根据一个或更多的实施方案,烧结材料的层,例如,薄层或者焊膏,都可以在芯片的一侧进行沉淀。在其他的实施方案中,烧结材料的层可以沉淀到基片的一侧上。在某些非限制性的实施方案中,烧结的薄层或者焊膏都可以包括银的颗粒物,例如,银的纳米颗粒。纳米银材料,举例来说,可以在高于大约130℃的温度时开始进行烧结。烧结材料可以起到形成高度可靠的粘结力,举例来说,在基片和元件,例如,芯片、设备或者其他物体之间的粘结力。施压可以与加热同时进行,也可以在加热到烧结温度之前进行施压。如果在加热之后施压,可能会损失烧结材料的一种或多种优势,举例来说,低压烧结,快速的烧结时间或者形成可靠的粘结力的能力。在至少某些实施方案中,对于多片设备来说,薄片的安置和烧结都可以在两个不同的处理步骤中进行。将烧结的材料应用到基片中可能会强化适用于单个芯片包和多片芯片包的处理过程。举例来说,在适用压力和加热之前,基片将会被保持在低于烧结温度的温度条件下。基片的快速加热对于高速生产来说是理想的。考虑到基片通常可能会具有最大的热质量,这将会放慢处理循环的时间。根据一个或更多的实施方案,将烧结材料应用到组件的芯片一侧可以使得基片被加热到烧结温度,而且可以减少处理循环过程的时间。放置和烧结可以在一个处理步骤中进行,同时基片是处于烧结温度的条件下。电子部件和非电子的部件都可以根据本发明的一个或更多的实施方案来进行附着。
根据一个或者更多的实施方案,锻压后的部件可能是粘接或者附着到基片上的。锻压后的部件可能是,举例来说,一种芯片、设备、晶片或者其他的元件。基片可能是,例如,一种DBC、焊接框架、金属圆盘或者其他的元件。在粘接的过程中,锻压后的部件通常是与基片接触的,从而形成组件。热量和压力可能被施加到组件上一段足够的时间,以便在部件和基片之间形成粘接。通常情况下,粘接将会具有一个或者更多所需要的特征,例如,与强度、均一性和熔合线的厚度相关的特征。在某些非限制性的实施方案中,所施加的热量和压力将会维持大约0.25秒到大约30秒。与传统的烧结处理过程的时间相比,在某些实施方案中的与处理过程或者循环周期的时间相关的所述时间周期可能要快四倍。在大约0.5MPa到20MPa之间的压力可能会被应用到一个或更多的非限制性的实施方案中。在某些非限制性的实施方案中,可以使用的烧结压力大约是在5到大约10MPa之间。所述压力比传统的烧结技术中的压力要小大约25倍,而且有利的是,可能在部件、基片和处理设备上出现更少的应力分量。在一个或更多非限制性的实施方案中,可能使用到的温度是在大约175℃和400℃之间。在某些非限制性的实施方案中,烧结温度是大约是在230℃到大约260℃之间。在某些实施方案中,热量可能是通过对放置工具、砝码、弹簧或者适用于放置、把持或者放置和把持部件的质量块进行加热来执行的。在其他的实施方案中,热量可能是通过连续的炉具或者成组的炉具来施加的,或者通过对位于基片的下方或者位于部件的上方的滚筒进行加热来施加的。在某些实施方案中,放置工具和滚筒或者多个位于组件上方和/或下方的滚筒都是可以被加热的。热量可以通过红外线、电磁感应、热传导、热对流、热辐射、超声波或者其他的技术来实施。多层锻压的部件可能会粘接到单个的基片上,或者以并联或者串联的方式粘接到多个基片上。在至少一个非限制性的实施方案中,可以在大约15分钟的时间内在大约200℃的条件下进行烧结。
根据一个或更多的实施方案,部件可以被粘接或附着到锻压的基片。部件可能是,举例来说,一种芯片、设备、晶片或者其他的元件。锻压后的基片可能是,例如,一种DBC、焊接框架、金属圆盘或者其他的元件。在粘接的过程中,部件通常是与锻压后的基片相接触的,从而形成组件。热量和压力可能被施加到组件上一段足够的时间,以便在部件和基片之间形成粘接。通常情况下,粘接将会具有一个或者更多所需要的特征,例如,与强度、均一性和熔合线的厚度相关的特征。在某些非限制性的实施方案中,所施加的热量和压力将会维持大约0.25秒到大约30秒。在大约0.5MPa到20MPa之间的压力可能会被应用到一个或更多的非限制性的实施方案中。在某些非限制性的实施方案中,可以使用的烧结压力大约是在5到大约10MPa之间。所述压力比传统的烧结技术中的压力要小大约25倍,而且有利的是,可能在部件、基片和处理设备上出现更少的应力。在一个或更多非限制性的实施方案中,可能使用到的温度是在大约175℃和400℃之间。在某些非限制性的实施方案中,烧结温度是大约是在230℃到大约260℃之间。在某些实施方案中,热量可能是通过对放置工具、砝码、弹簧或者适用于放置、把持或者放置和把持部件的质量块进行加热来执行的。在其他的实施方案中,热量可能是通过连续的炉具或者成组的炉具来施加的,或者通过对位于基片的下方或者位于部件的上方的滚筒进行加热来施加的。在某些实施方案中,放置工具和滚筒或者多个位于组件上方和/或下方的滚筒都是可以被加热的。热量可以通过红外线、电磁感应、热传导、热对流、热辐射、超声波或者其他的技术来实施。多层锻压的部件可能会粘接到单个的锻压后的基片上,或者以并联或者串联的方式粘接到多个锻压后的基片上。在至少一个非限制性的实施方案中,可以在大约15分钟的时间内在大约200℃的条件下进行烧结。
在某些实施方案中,适用于多层部件的附着的设备可能是一种液压的或者是气动的压力机,例如,由Carver Inc.所制造生产的。典型的压力机可能具有大量的热滚筒,以用于完成对数量巨大的基片的操作。滚筒可以提供的热量在大约200到大约300℃之间,而且,压力机可以提供的压力足以在所附着的部件上产生大约1到大约20MPa的压强。所述的压力机的实施例是Carver MH 3891型压力机。对于单个的芯片或者部件的附着而言,可以使用例如ESEC软焊料的芯片接合器SSI 2009的设备。接合器能够提供大约100N的结合力,而且可以加热到大约400℃。
根据一个或更多的实施方案,烧结的处理过程可以将烧结材料中的金属颗粒转变为块状的金属。并不希望需要借助任何一种特定的原理,一旦开始烧结的处理过程,纳米颗粒就可以转变为微米颗粒,而且在这之后,随着温度和时间的增加,通过晶粒生长和稠化作用,在甚至不需要施加压力的情况下,其又可以转变为块状的金属。粘稠的金属薄层在压力的作用下结合成块状的金属。
根据一个或更多的实施方案,在上文中所描述的任何一个烧结过程之后,组装好的部分可能要在炉具中进行后置处理,举例来说,在大约300℃的温度条件下持续大约5到10分钟。所述的后置烧结处理可能会获得强度得以提高的组装接头。后置的烧结处理的使用也可能会将整个烧结处理的时间降到最低,并提高烧结处理过程的生产量。
根据一个或更多的实施方案,所获得的粘接可能是与高热量和高的导电率相关的。银的熔合线的非限制性的实施例可能具有的导热性的范围是在大约250W/m°K左右。银的熔合线的某些非限制性的实施例可能具有的密度范围是块状银占到85%到大约95%之间。粘结力也可以是与高的抗热震性相关联,其可能对延迟芯片的使用寿命是有利的。在某些实施方案中,在220℃的温度条件下,超过2000次的循环过程,粘结力可能会展现出大于40MPa的粘接强度(芯片的剪应力)。在至少某些实施方案中,在220℃的温度条件下,在800次的热冲击之后,也没有出现分层的情况。
根据一个或更多的实施方案,银可能是一种适用于高温封装应用的适当材料,原因就在于银具有高的导电率和高的导热性,不易受到氧化的作用,而且其熔点足以承受高的操作温度。在某些实施方案中,银的粘结力要比焊料的粘结力大5倍。
根据一个或更多的实施方案,烧结材料和技术可能适用于Si, SiC,GaN或者其他的半导体的设备的附着。
根据一个或更多的非限制性的实施方案,部件,例如,半导体的设备可能会通过金属焊膏而不是薄层来附着到基片上。附图 6展示的是使用低温和低压进行芯片附着的一个非限制性的执行方案的原理示意图。在这一处理过程中,金属焊膏可能被印制到基片上。可以使用各种不同的焊膏。在某些非限制性的实施方案中,金属焊膏可能是一种纳米金属的焊膏,例如,纳米银的焊膏。在一个非限制性的实施例中,银的焊膏可以通过商业途径从Alpha Metals Inc.,获得,例如,一种含有银的纳米粉末和有机传播媒介的物质,都是可以使用的。也可以使用各种不同的基片,例如,裸铜的焊接框架,或者包含有银或者金涂层的铜焊接框架。陶瓷基片和DBC也是可以使用的。各种不同的芯片,例如,那些包含有硅、金刚砂或者任何一种其他的薄片或者设备都是可以使用的。
根据一个或更多的实施方案,芯片的附着处理过程可能会包括印制在基片上,例如,印制在焊接框架上。在所述的实施方案中,印制在基片上的焊膏可以通过各种不同的技术或者通过分布来获得,所述技术包括刻板印刷/丝网印刷。基片可以是任何一种所需要的材料,例如,铜基的材料或者金属陶瓷,举例来说,DBC。在附图6中解释说明的附着过程可以包括非限制性的步骤,将焊膏印制到基片上,对焊膏进行干燥,例如,在130℃的条件下进行干燥,将芯片放置在印制好的焊膏上,将芯片-基片组件放置在加热台上,施加压力,将温度提高到大约250℃到大约300℃,以及维持压力和温度大约30到90秒。
根据一个或更多的实施方案,芯片附着的处理过程可能使用到标准的软焊料的芯片焊接设备。拾捡工具可能用于从切割蓝膜中拾捡出芯片,并在压力作用下将芯片放置在加热后的基片上。焊膏,例如,银的焊膏,即可以印制在基片上,也可以印制在各个芯片、整个晶片上或者当做一种薄层使用的介质的背面上。沉淀可以通过印制或者施加的方式来作为薄层借助锻压来完成。根据一个或更多的实施方案的非限制性的处理过程的实施例在附图7A和7B中有所显示。附图7A对在基片上的印制进行了解释说明,而附图7B对在部件的背面上的印制进行了解释说明。
根据一个或更多的实施方案,芯片的附着处理过程可能会涉及到通过分布印刷来印制到基片上。银焊膏,例如,纳米银的焊膏可以会被分布到焊接框架上,之后,附着过程可以是以类似于上文中所描述的方式来执行。与通过刻板印刷或者丝网印刷相比,分布技术可能不会产生实质上平整的表面。各种不同类型的分配设备都可以适用于工业和实验室的应用。
根据一个或更多的实施方案,芯片附着过程可能会涉及在芯片的背面进行印制,例如,晶片。根据一个或更多的实施方案,焊膏,例如,纳米银的焊膏可以通过各种不同的方式被施加到晶片的背面上。在某些实施方案中,纳米银的焊膏可能会被应用到整个晶片的背面上,之后,晶片将会被分割为若干的小薄片。在其他的实施方案中,晶片可以首先进行分割,之后再将焊膏施加到各个小薄片的背面上。
根据一个或更多的实施方案,焊膏可以被施加到整个晶片的背面上。焊膏可以在应用之后被烘干。在某些非限制性的实施方案中,焊膏可以在大约130℃的温度条件下进行30到90分钟的烘干操作。可以使用一种强化溶液,例如,通关喷洒或者旋涂的方式来进行。之后,晶片可以被放置在切割蓝膜中,而且晶片可以被分割为小块。储存盒中分割后的晶片可能或被引导到软焊料的芯片接合器中。各个芯片都可以被拾捡,并在压力的作用下放置在基片上,例如,压力足以产大约5到大约10MPa的压强。可以施加的热量可以是大约250到400℃。可以对压力进行维持,例如,对于烧结过程来说,可以维持压力大约0.5到1秒。后置的烧结处理过程也是可以执行的,例如,在大约t 250到300 ℃的温度条件下维持大约10到30分钟。
根据一个或更多的实施方案,附着处理过程中的重要因素是印制后的焊膏层能够承受分割,而且拾捡的过程中不会出现损害。如果没有烧结的过程,印制后的银层仅可能获得最低限度的强化,而且其粘接到晶片的背面上的粘结力可能是比较虚弱的。如果不具有适当的强度,银层可以会由于分割的作用而受到损坏和/或在芯片的拾捡步骤中受到损坏。为了在印制和干燥处理之后对银层进行强化,可以将含有聚合物或者树脂的溶液喷洒和旋涂在银层之上。在干燥完成之后,涂层可以确保银层具有粘附到晶片上的强度和粘附力。理想的情况是,聚合物和/或树脂将会在后来的烧结步骤中分解,这是为了将烧结后的银层上的特性中的任何一种残留物的影响降到最低。可以使用的聚合物和树脂的非限制性的实施例包括PMMA,PVP,Joncryl 682以及氢化松香。在某些实施方案中,某种树脂,例如,氢化松香或者类似的物质,都是可以加入到银膏的混合物中的。增效溶液的应用是可以选择的,无论所述的材料是否被加入到焊膏的配方中。
根据一个或更多的实施方案,银可以以突起的方式而非连续的薄层的方式进行印制。突起通常是与各种不同的设备结合使用的,比如,所述设备是包括存储器和处理器的半导体芯片。通常情况下,所应用的突起的直径范围是在大约80-150微米之间,而且是由焊料制成的。根据一个或更多的实施方案,焊料可以替换银来使用,以便适用于高导热系数和热散逸的情况。
根据一个或更多的实施方案,焊膏可以被印制到各个芯片的背面上。这一处理过程的一个非限制性的实施方案在附图8中有所示意。芯片可以是从切割蓝膜中拾取的,并被放置到刻板支撑器上。刻板支撑器的厚度通常等于芯片的厚度加上印制的厚度。支撑器可能会急速翻转从而暴露在芯片的背面。之后,纳米银的焊膏可能会被印制到背面上。焊膏可以进行干燥,例如,在130℃的温度条件下干燥30分钟。然后,刻板的支撑器会急速翻转从而暴露在芯片的顶端上。分别拾捡芯片并将它们放置在基片上。基片可能被进行预加热处理的,例如,加热到大约400℃的温度。在某些实施方案中,通过足以产生大约5到20MPa的压力的作用芯片被进行放置。附图9提供的是通过附图8中的处理过程进行芯片附着的实施例。附图10提供的是附着的横截面视图,其指示出与芯片和金属衬底的镀金属层相接触的全部的烧结后的银层的情况。
根据一个或更多的实施方案,薄层可能是焊接和迁移到晶片、芯片或者基片上的。纳米银的薄层可能是通过使用特定的配料的纳米银的油墨、焊膏或者分布来进行焊接的。所述的配料包括纳米银的粉末,溶剂和粘合剂。薄层可能是通过将配料沉淀在基片上,并在室温或者高温的条件下对配料进行干燥来制成的。典型的基片可以包括聚合物、聚酯薄膜、纸张和铝箔。薄层可以通过使用印制、刮墨刀的作用或者喷洒的方式来沉淀到基片上。薄层可以是连续的和/或具有所需要的几何形状的图案。薄层可以沉淀到柔性的或者刚性的承载器上。印制号的薄层通常是在炉具中进行干燥的,例如,在大约70℃到130℃的温度条件下干燥大约10到40分钟。然后,承载器可以进行移动,而且自由站立的薄层就可以形成了。焊接后的薄层可以迁移到晶片、芯片或者基片上,这是通过应用了热量和压力的迁移过程来实现的。所应用的压力通常是在大约0到2MPa的范围之内或者更高,而所应用到的温度范围可以是到室温到大约150℃的范围之间。在这之后,晶片、芯片或者基片可以通过使用任何一种已知的烧结技术来进行附着,包括上文中所讨论的附着处理过程。附图11 显示的,适用于将薄层迁移到晶片上的处理过程的非限制性的实施例的示意图。附图12A和附图12B提供的是印制后的薄层的实施例,以及附图12C对自由站立的纳米薄层进行了解释说明。.
在上文中所描述的处理过程的条件下,薄层可能被迁移到各个芯片、部件或者散热器上。部件可以被引导到连续的或者图案式的薄层上,这是通过常用的拾取和放置工具来实现的。薄层可以被附着到部件背面上,之后,其被引导到最终的烧结过程中。在连续的薄层的情况下,通常情况下,将要被迁移的薄层中的一部分的尺寸与部件的尺寸是相同的。为了同时进行多层芯片的烧结,芯片或者含有应用的薄层的部件都会被暂时增补到基片上,之后,通过上文中所描述的任何一种方法进行烧结。纳米薄层可以是通过使用任何一种纳米金属粉末来制成的。纳米薄层可能包括各种不同功能的添加物,以用于提高所需要的物理的和/或机械的特性,而且可以被认为是“综合性的”纳米薄层。
根据一个或更多的实施方案,纳米银和/或其他的金属都可以适用于芯片的附着。焊膏的连续的薄层可以进行模刻或者丝网印制。旋涂、喷涂、刮墨刀或者浇铸都是可能被应用到的技术。在某些实施方案中,银可以通过突起的方式来进行印制,例如,尺寸为50-200微米。薄层或者突起都是可以进行迁移的。在进行分割之前,纳米银的焊膏的薄层可以被应用到整个晶片上。薄层可以在应用到分割的步骤中,或者在晶片的构造完成之后再应用。焊膏和颗粒都可以是由特定的组分构成的,从而提高粘接到晶片上的,粘接到分割后的薄层上的粘结力,和颗粒之间的粘结力。配料也可以是便于进行干燥和储存的,而且并不会抑制烧结的处理过程和抑制所需要的粘结力。为了便于进行分割压力可以被应用到印制号的纳米银的层上,从而提高晶片的粘结力和附着力。分割可以通过使用烧结来产生适用于锯条的分割切口的方式得以增强,以及可以通过在分割的过程中强化芯片的附着到切割蓝膜的粘结力来增强。烧结可以通过使用任何一种加热的方式来进行强化,包括热对流、热辐射、热传导和微波。快速的烧结,例如,小于1分钟的时间,都是可以实现的。较慢的烧结,以及与扩散结合在一起的烧结也可以被使用。在芯片的侧面上的银膏的应用可能或提供来自于橡胶一侧的少量的或者没有温度的限制,以及来自于基片一侧的少量的或者没有温度的限制。在芯片的侧面上应用的银膏也可以实现附着,这是通过加强工具的使用来实现的,而且通常可以提供更为宽大的处理窗口。在某些实施方案中,晶片与晶片之间的粘结力是可以形成的,以及其他的粘接应用也是可以形成的,包括引线接合、带式接合、真空密封、lld密封、金属与金属之间的接合、金属与玻璃之间的接合,常见的接合和与各种不同的聚合物材料之间的接合。
上述实施方案以及其他的实施方案的功能和优势将通过以下的实施例可以得到更为全面的理解。从根本上说,实施例的目的在于进行解释说明,而不应当被认为是对本文中所讨论的实施方案的范围进行的限制。
实施例1
附图13对使用100微米厚度的模刻的纳米银的焊膏进行印制的焊接框架的实施例进行了解释说明。模刻的厚度通常是要求为熔合线的厚度。在完成印制之后,焊接框架在炉具内的130℃的温度条件下干燥30分钟。用于证明这一处理过程的设备是一种软焊料的芯片焊接机,其可以通过商业途径从ESEC(瑞士)获得。标准的设备可以通过修改来提供在拾取臂上的加热选项。附图14展示的是温度设定,所述温度设定适用于各种不同的区域,在所述区域中,焊接框架的温度保持在低于150℃之下。在加热区域1到6中的温度被设定在低于150℃,这是为了避免过度加热和预烧结。在发生附着处理过程的区域7中的温度被设定在大约300℃到大约400℃,而区域8中的温度被设定在相同的温度上。印制好的焊接框架被引导到机器中,该机器会以一定的速度牵引焊接框架通过加热区域,从而提供0.5到1秒的粘接时间。附图15对具有附着了芯片的焊接框架进行解释说明。在使用软焊料的接合器进行的芯片附着之后,焊接框架中的部分被进行加热处理(后置烧结),所述处理是在炉具中在300℃的温度条件下进行大约10分钟来完成的,从而增强芯片对焊接框架的粘结力。典型的芯片的剪切应力大约是20MPa。
附图16对所形成的接头的典型的横截面进行解释说明。接头的可靠性在液体对液体的热冲实验中进行测试。测试的温度设定在-50℃到+125℃,每次循环时间为6分钟。声音显微图片表明,接头在形态上没有出现变化或者是仅仅有少量的变化,即,其显示出芯片与焊接框架之间的很好的可靠性,正如在附图17 中所举例说明的那样。
实施例2
根据一个或更多的实施方案,在适用于芯片附着的处理过程之后的分配可以根据芯片的尺寸和设备进行改变。在第一个处理过程中,焊膏可以被进行分配,然后使用不会粘黏的表面来变平,例如,的垫衬。之后,对焊膏进行干燥,例如,在130℃的温度条件下干燥大约30分钟。然后,芯片被进行放置和烧结,例如,在大约250℃到大约300℃的温度条件下进行。在第二个处理过程中,焊膏可以被进行分配,而且芯片可以通过最小的力的作用来放置在潮湿的表面上。然后,对膏体进行干燥,举例来说,在大约130℃的温度条件下进行20到30分钟的干燥操作。之后,芯片在大约250℃到300℃的温度条件下进行放置烧结。附图18对通过所述的第二个处理过程进行附着的芯片进行解释说明。在第三个处理过程中,对焊膏进行分配,然后,对焊膏进行部分干燥,从而保持焊膏的柔软性。在某些非限制性的实施方案中,部分干燥可能是在大约70℃的温度条件下进行大约5分钟。之后,在部分干燥的操作进行之后,芯片在大约250℃到 300℃的温度条件下进行放置和烧结。附图19展示的是通过所述的第三个处理过程所进行的芯片附着。
实施例3
对晶片的锻压处理过程进行论证说明。具有银的背面镀金属的圆形的硅酮的晶片被放置在铝版上。一片烧结的薄层被放置在晶片上,以及硅酮橡胶被放置在烧结的薄层上。硅酮橡胶印头上涂覆有Teflon薄片。由此获得的组件被放置在预热处理的滚筒 (130℃)之间,并持续施加大约1MPa的压力大约3分钟。锻压后的晶片和薄层在附图20A中有所解释说明。然后,烧结薄层的薄片从晶片上去除,这一过程在附图20B中有所解释说明。薄层的圆形部分被锻压到硅酮晶片上,从而将背面层的一部分暴露在薄片上,而且薄片的其余部分仍保持在背面层上。锻压后的晶片在附图20C中有所解释说明。锻压的晶片在大约130℃的温度条件下进行大约1小时的烘焙。
实施例4
根据一个或更多的实施方案,通过使用在焊膏和薄层形成的相同的烧结材料来将芯片烧结到基片上。适用于对焊膏和薄层进行烧结的处理条件是空气条件下的温度大约为250℃,压力大约为10MPa。适用于烧结时间的收集到的数据是大约40秒,60 秒和80秒。对适用于通过焊膏和薄层来获得的粘结力的芯片剪切力进行测试。测试的结果咋附图21中有所解释说明,并反映出两种方式的对比结果。
实施例5
根据一个或更多的实施方案进行的使用烧结薄层的拾取和印制的处理过程被证明为在使用以下设备参数的各种不同组合的条件下既适用于小的芯片,也适用于大的芯片。
设备的变量
对从大约10N到大约50N开始施加的力所进行的测试是在控制之下的。由于喷嘴所导致的施加压力之间的间隔的延迟范围是在大约50ms到1000ms之间。对在130℃到大约160℃的温度条件下进行的测试进行控制。
对于小的芯片来说,最好的结果是具有薄的背衬金属薄片,并使用PCB基片来作为冲压支撑。对于大的芯片来说,最好的结果是厚的背衬金属薄片,并使用120微米厚度的不锈钢的空腔金属薄片来作为冲压支撑。对于小的芯片来说,最优的操作参数是大约2500克的压力,延迟时间为大约500ms,喷嘴温度是大约145℃。对于大的芯片来说,最优的操作参数是大约2500克的压力,延迟时间为大约1000ms,喷嘴的温度是大约150℃。所获得的两个芯片之间的最小距离1mm既适用于小的芯片,也适用于大的芯片。
实施例6
根据一个或更多的实施方案,芯片被附着到具有烧结薄层的金和DBC基片上。附图22A对弯曲测试之前的图像进行解释说明,而附图22B对弯曲测试之后的图像进行解释说明。弯曲测试显示芯片没有从金和DBC的表面上脱离出来。附图23A提供的是在热冲击之前的CSAM图像。附图23B提供的是在进行500 次液体对液体的从-50℃到165℃的热冲击循环之后的声音显微图像。没有出现分层或者粘接脱离的现象证明了粘接的完整性。
人们可以理解的是,本文中所讨论的方法和装置中的各种不同的实施方案都不会对在对应的附图中进行的描述和解释说明中设定的部件的配置结构和布局的细节的应用进行限制。所述方法和装置都可以在其他的实施方案中执行,而且可以通过各种不同的方式来进行实践。本文中特定的执行方案的各种实施例仅仅是出于解释说明的目的,而且都不应当被认为是限制。尤其是,结合一个或更多的实施方案进行讨论的步骤、元件和特征都不应当被排除在任何其他的实施方案的类似的角色之外。
同样地,本文中所使用的术语和措辞都是出于描述的目的,而且都不应当被认为是一种限制。涉及到单数形式的本文中的系统和方法中的实施方案或者元件或者步骤的参考都可以包括具有数量众多的这些元件的各种实施方案,而且本文中的任何一种复数形式上的对于任何一个实施方案或者元件或者步骤的参考也都可以包括那些仅仅是具有单一元件的实施方案。本文中所使用的术语“包含”,“包括”,“具有”,“含有”“涉及到的”及其各种不同的表达形式都是指包含其后所列出的各种项目及其等同物以及额外的项目。对于术语“或者”而且,其可以解释为包括一切的,以致任何一个使用“或者”来描述的术语都可以是指所描述的项目中的单个的项目,不止一个的项目,以及所有项目。任何对于正面和背面,左边和右边,顶部和底部,上部和下部,以及垂直和水平的描述都是出于描述的目的,而不会对本发明中的系统和方法,或者系统和方法中的部件在任何一个位置或者特定的空间进行限制。
鉴于上文中已经对至少一个实施方案的若干方面进行了描述,人们可以理解的是,各种不同的修改、变化和改进对于本领域内的任何一名普通技术人员来说都是显而易见的。这样的修改、变化和改进都是本文所揭示的内容的一部分,而且都在本发明的范围之内。对应地,以上描述说明和附图都仅仅是出于可以效仿的目的。
Claims (9)
1.一种用于产生烧结的薄层的方法,所述烧结的薄层包括:
柔性基片;
脱模涂层,其被布置在所述的柔性基片上;以及
干燥的烧结材料的层,所述干燥的烧结的层位于所述脱模涂层上且其具有的厚度是在5微米到300微米之间;
其中所述的烧结材料在干燥之前包括:
金属粉末,其具有d50的范围在0.001微米到10微米之间,所述的金属粉末占烧结材料总量的30wt%到95wt%;
粘合剂,其具有的软化温度在50℃到170℃之间,所述的粘合剂占烧结材料总量的0.1wt%到5wt%之间;和
具有足以溶解至少所述粘合剂的溶剂;
所述方法包括:
将所述烧结材料施加到所述柔性基片上,
对所述柔性基片上的烧结材料进行干燥从而形成薄层,
其中所述干燥的烧结材料的层以离散外形被应用在所述柔性基片上,所述的离散外形具有与使用所述薄层附着的部件的尺寸对应的几何外形。
2.根据权利要求1中的方法,其中基片包括聚合物的基片。
3.根据权利要求2中的方法,其中施加所述烧结材料包括印制或者涂覆材料。
4.根据权利要求2中的方法,其中所述烧结材料被印制在连续的层中。
5.根据权利要求2中的方法,其中所述烧结材料被印制,从而形成离散外形的阵列。
6.根据权利要求1中的方法,进一步包括准备所述烧结材料。
7.一种用于将权利要求1所述的方法产生的烧结的薄层施加到部件上的锻压处理过程,该处理过程包括:
将所述部件放置在所述烧结的薄层上,所述烧结的薄层包括位于聚合物的基片上的金属颗粒层,从而形成组件;
对组件施加温度范围在50℃到175℃的热量;
对组件施加压力范围在0.05MPa到3MPa的压力;以及
将所述部件从所述组件中释放出来,借此将所述金属颗粒层保留在部件上,并且与聚合物的基片间隔开。
8.根据权利要求7的处理过程,其中烧结的薄层的尺寸实质上与部件的尺寸相同。
9.一种用于附着权利要求1所述的方法产生的烧结的薄层的方法,该方法包括:
将所述烧结的薄层适用到基片上;
将芯片放置到所述烧结的薄层上,从而形成组件;
将小于40MPa的压力施加到组件上;以及
在175℃到400℃的温度条件下对组件进行0.25秒到30分钟的烧结。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40977510P | 2010-11-03 | 2010-11-03 | |
US61/409,775 | 2010-11-03 | ||
CN201180060085.7A CN103262172B (zh) | 2010-11-03 | 2011-11-02 | 烧结材料及使用该材料的附着方法 |
PCT/US2011/058980 WO2012061511A2 (en) | 2010-11-03 | 2011-11-02 | Sintering materials and attachment methods using same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180060085.7A Division CN103262172B (zh) | 2010-11-03 | 2011-11-02 | 烧结材料及使用该材料的附着方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108766891A CN108766891A (zh) | 2018-11-06 |
CN108766891B true CN108766891B (zh) | 2022-11-11 |
Family
ID=44983727
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180060085.7A Active CN103262172B (zh) | 2010-11-03 | 2011-11-02 | 烧结材料及使用该材料的附着方法 |
CN201810330471.7A Active CN108766891B (zh) | 2010-11-03 | 2011-11-02 | 烧结材料及使用该材料的附着方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180060085.7A Active CN103262172B (zh) | 2010-11-03 | 2011-11-02 | 烧结材料及使用该材料的附着方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US10535628B2 (zh) |
EP (2) | EP2636043B1 (zh) |
JP (1) | JP6300525B2 (zh) |
KR (6) | KR102713298B1 (zh) |
CN (2) | CN103262172B (zh) |
ES (1) | ES2833274T3 (zh) |
SG (3) | SG10201509037SA (zh) |
WO (1) | WO2012061511A2 (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120292009A1 (en) * | 2011-05-20 | 2012-11-22 | Baker Hughes Incorporated | Method and Apparatus for Joining Members for Downhole and High Temperature Applications |
US9888568B2 (en) * | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
US20130256894A1 (en) * | 2012-03-29 | 2013-10-03 | International Rectifier Corporation | Porous Metallic Film as Die Attach and Interconnect |
JP6099453B2 (ja) * | 2012-11-28 | 2017-03-22 | Dowaメタルテック株式会社 | 電子部品搭載基板およびその製造方法 |
EP3038824B1 (en) * | 2013-08-29 | 2024-03-13 | Alpha Assembly Solutions Inc. | Multilayered silver films for joining electrical and mechanical components |
US20150069600A1 (en) * | 2013-09-12 | 2015-03-12 | Texas Instruments Incorporated | Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability |
JP6245933B2 (ja) * | 2013-10-17 | 2017-12-13 | Dowaエレクトロニクス株式会社 | 接合用銀シートおよびその製造方法並びに電子部品接合方法 |
EP2924719A1 (en) | 2014-03-25 | 2015-09-30 | ABB Technology AG | Method of manufacturing a power semiconductor device using a temporary protective coating for metallisation |
TW201611198A (zh) * | 2014-04-11 | 2016-03-16 | 阿爾發金屬公司 | 低壓燒結粉末 |
US20170194169A1 (en) * | 2014-05-05 | 2017-07-06 | Heraeus Deutschland GmbH & Co. KG | Method for applying dried metal sintering compound by means of a transfer substrate onto a carrier for electronic components, corresponding carrier, and the use thereof for sintered connection to electronic components |
CN106660120A (zh) * | 2014-06-12 | 2017-05-10 | 阿尔法金属公司 | 烧结材料和使用其的固定方法 |
CN106660116A (zh) * | 2014-06-23 | 2017-05-10 | 阿尔法金属公司 | 多层金属纳米和微米颗粒 |
DE102014117245B4 (de) * | 2014-11-25 | 2018-03-22 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements |
US11289447B2 (en) | 2014-12-17 | 2022-03-29 | Alpha Assembly Solutions, Inc. | Method for die and clip attachment |
US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
JP6415381B2 (ja) | 2015-04-30 | 2018-10-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
DE102015108512B4 (de) * | 2015-05-29 | 2022-06-23 | Infineon Technologies Ag | Verfahren zur Herstellung einer stoffschlüssigen Verbindung und Bestückungsautomat |
KR102487472B1 (ko) | 2015-08-03 | 2023-01-12 | 나믹스 가부시끼가이샤 | 고성능, 열 전도성 표면 실장 (다이 부착) 접착제 |
JP6858520B2 (ja) * | 2015-09-30 | 2021-04-14 | 日東電工株式会社 | 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート |
JP6704322B2 (ja) * | 2015-09-30 | 2020-06-03 | 日東電工株式会社 | シートおよび複合シート |
CN109314320B (zh) * | 2016-06-22 | 2021-11-05 | 积水化学工业株式会社 | 连接结构体、含有金属原子的粒子以及接合用组合物 |
JP6864505B2 (ja) | 2016-06-24 | 2021-04-28 | 日東電工株式会社 | 加熱接合用シート及びダイシングテープ付き加熱接合用シート |
CN109952356A (zh) | 2016-11-10 | 2019-06-28 | 京瓷株式会社 | 半导体粘接用树脂组合物、半导体粘接用片以及使用其的半导体装置 |
US10104759B2 (en) * | 2016-11-29 | 2018-10-16 | Nxp Usa, Inc. | Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof |
US9972960B1 (en) | 2016-12-16 | 2018-05-15 | Raytheon Company | Reflection/absorption coating for metallurgical bonding to a laser gain medium |
TWI655693B (zh) * | 2017-02-28 | 2019-04-01 | 日商京瓷股份有限公司 | 半導體裝置之製造方法 |
JP6327630B1 (ja) * | 2017-04-28 | 2018-05-23 | リンテック株式会社 | フィルム状焼成材料、支持シート付フィルム状焼成材料、フィルム状焼成材料の製造方法、及び支持シート付フィルム状焼成材料の製造方法 |
CN107252891A (zh) * | 2017-05-08 | 2017-10-17 | 上海大学 | 二步烧结纳米银浆制备微电子互连材料的方法 |
CN110546747A (zh) * | 2017-05-12 | 2019-12-06 | 贺利氏德国有限两合公司 | 借助金属浆料来连接器件的方法 |
CN107538010B (zh) * | 2017-07-17 | 2021-06-04 | 哈尔滨工业大学深圳研究生院 | 一种降低纳米金属颗粒烧结温度的方法 |
WO2019018613A1 (en) * | 2017-07-20 | 2019-01-24 | Molex, Llc | DRY PROCESS FOR METALLIZING POLYMER THICK LAYER SURFACES |
CN108495472A (zh) * | 2018-03-23 | 2018-09-04 | 上海量子绘景电子股份有限公司 | 一种基于凹版图形转移的线路板的制备方法 |
JP7143156B2 (ja) * | 2018-04-27 | 2022-09-28 | 日東電工株式会社 | 半導体装置製造方法 |
DE102018128748A1 (de) * | 2018-11-15 | 2020-05-20 | Infineon Technologies Ag | Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung |
CN109979905B (zh) * | 2019-04-03 | 2021-07-30 | 深圳第三代半导体研究院 | 一种纳米金属膜预制模块及其制备方法 |
CN109979904B (zh) * | 2019-04-03 | 2021-06-22 | 深圳第三代半导体研究院 | 一种多尺寸纳米颗粒混合金属膜及其制备方法 |
CN109967747B (zh) * | 2019-04-03 | 2021-02-19 | 深圳第三代半导体研究院 | 一种多层金属膜及其制备方法 |
CN110071050B (zh) * | 2019-04-24 | 2021-09-24 | 深圳第三代半导体研究院 | 一种芯片互连结构及其制备方法 |
CN110060973B (zh) * | 2019-04-24 | 2021-07-30 | 深圳第三代半导体研究院 | 一种纳米金属膜模块制备方法及其基板制备方法 |
WO2020224806A1 (en) | 2019-05-07 | 2020-11-12 | Alpha Assembly Solutions Inc. | Sinter-ready silver films |
DE102019208330A1 (de) * | 2019-06-07 | 2020-12-10 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu |
US11430710B2 (en) * | 2020-01-27 | 2022-08-30 | International Business Machines Corporation | Lid/heat spreader having targeted flexibility |
JP7536528B2 (ja) | 2020-06-29 | 2024-08-20 | 日東電工株式会社 | 積層体 |
US20220230989A1 (en) | 2021-01-18 | 2022-07-21 | Nitto Denko Corporation | Semiconductor device and method for producing semiconductor device |
EP4348322A2 (en) * | 2021-05-24 | 2024-04-10 | Corning Research & Development Corporation | Systems and methods of joining substrates using nano-particles |
JP7513212B2 (ja) | 2021-07-16 | 2024-07-09 | 富士電機株式会社 | 半導体装置 |
TW202335556A (zh) | 2022-01-20 | 2023-09-01 | 美商阿爾發金屬化工公司 | 使用層壓模組化預製件接合電組件及機械組件之方法 |
CN118786521A (zh) | 2022-03-15 | 2024-10-15 | 阿尔法装配解决方案公司 | 烧结就绪多层线/带键合焊盘和用于管芯顶部附接的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090162557A1 (en) * | 2004-02-18 | 2009-06-25 | Guo-Quan Lu | Nanoscale metal paste for interconnect and method of use |
CN101593709A (zh) * | 2008-05-28 | 2009-12-02 | 英飞凌科技股份有限公司 | 含烧结接头的模块 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3192086A (en) * | 1960-06-16 | 1965-06-29 | Rca Corp | Methods for manufacturing multilayered monolithic ceramic bodies |
JPS5719903A (en) * | 1980-07-11 | 1982-02-02 | Alps Electric Co Ltd | Conductive paste |
US4961804A (en) * | 1983-08-03 | 1990-10-09 | Investment Holding Corporation | Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same |
US5049434A (en) * | 1984-04-30 | 1991-09-17 | National Starch And Chemical Investment Holding Corporation | Pre-patterned device substrate device-attach adhesive transfer system |
IN168174B (zh) * | 1986-04-22 | 1991-02-16 | Siemens Ag | |
EP0275433B1 (de) * | 1986-12-22 | 1992-04-01 | Siemens Aktiengesellschaft | Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat, Folie zur Durchführung des Verfahrens und Verfahren zur Herstellung der Folie |
US4906596A (en) | 1987-11-25 | 1990-03-06 | E. I. Du Pont De Nemours & Co. | Die attach adhesive composition |
JP3578484B2 (ja) * | 1993-06-29 | 2004-10-20 | 旭化成エレクトロニクス株式会社 | 異方導電接続用組成物 |
JP3756283B2 (ja) * | 1997-03-31 | 2006-03-15 | 三ツ星ベルト株式会社 | 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板 |
JP2003526693A (ja) * | 1997-10-21 | 2003-09-09 | ヘガネス・コーポレーシヨン | 結合剤/潤滑剤を含有する改良された冶金用組成物及びその製造方法 |
JP2002512308A (ja) * | 1998-04-17 | 2002-04-23 | ゲーカーエヌ・ジンター・メタルス・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 開放多孔性の薄い金属層を作製する方法 |
JP2000183530A (ja) * | 1998-12-14 | 2000-06-30 | Hitachi Ltd | 導電体回路パターン付グリーンシート及びそれを用いたセラミック多層配線基板の製造方法 |
US6517656B1 (en) * | 1999-10-05 | 2003-02-11 | Amkor Technology, Inc. | Method of making an integrated circuit package using a batch step for curing a die attachment film and a tool system for performing the method |
JP2001302330A (ja) * | 2000-04-24 | 2001-10-31 | Ibiden Co Ltd | セラミック基板 |
JP2002245873A (ja) * | 2001-02-20 | 2002-08-30 | Sumitomo Metal Mining Co Ltd | 低抵抗導電体の形成方法 |
JP3734731B2 (ja) * | 2001-09-06 | 2006-01-11 | 株式会社ノリタケカンパニーリミテド | セラミック電子部品及びその製造方法 |
KR20060012545A (ko) * | 2002-07-03 | 2006-02-08 | 나노파우더스 인더스트리어스 리미티드. | 저온 소결처리한 전도성 나노 잉크 및 이것의 제조 방법 |
KR100559937B1 (ko) * | 2003-01-08 | 2006-03-13 | 엘에스전선 주식회사 | 미세회로의 접속방법 및 그에 의한 접속 구조체 |
JP2005104149A (ja) * | 2003-09-11 | 2005-04-21 | Fuji Photo Film Co Ltd | セルロースアシレートフィルム及びその溶液製膜方法並びにフィルム製品 |
CN1961381A (zh) * | 2004-02-18 | 2007-05-09 | 弗吉尼亚科技知识产权公司 | 用于连接的纳米级金属糊及其使用方法 |
US7533793B2 (en) * | 2004-02-20 | 2009-05-19 | Fry's Metals, Inc. | Solder preforms for use in electronic assembly |
JP3858902B2 (ja) | 2004-03-03 | 2006-12-20 | 住友電気工業株式会社 | 導電性銀ペーストおよびその製造方法 |
DE102004056702B3 (de) | 2004-04-22 | 2006-03-02 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat |
JP2006041008A (ja) | 2004-07-23 | 2006-02-09 | Fujikura Ltd | 電子部品の実装方法 |
JP4828178B2 (ja) * | 2004-08-18 | 2011-11-30 | ハリマ化成株式会社 | 導電性接着剤および該導電性接着剤を利用する物品の製造方法 |
TW200707468A (en) * | 2005-04-06 | 2007-02-16 | Toagosei Co Ltd | Conductive paste, circuit board, circuit article and method for manufacturing such circuit article |
US7410825B2 (en) * | 2005-09-15 | 2008-08-12 | Eastman Kodak Company | Metal and electronically conductive polymer transfer |
JP2007146117A (ja) * | 2005-11-04 | 2007-06-14 | Mitsui Mining & Smelting Co Ltd | ニッケルインク及びそのニッケルインクで形成した導体膜 |
US7968008B2 (en) | 2006-08-03 | 2011-06-28 | Fry's Metals, Inc. | Particles and inks and films using them |
WO2008065728A1 (fr) * | 2006-11-29 | 2008-06-05 | Nihon Handa Co., Ltd. | Composition de particules métalliques de frittage ayant une plasticité, procédé de production de celle-ci, agent de liaison et procédé de liaison |
JP5059458B2 (ja) * | 2007-03-23 | 2012-10-24 | アルファーサイエンティフィック株式会社 | 導電粉、導電ペースト、導電シート、回路板および電子部品実装回路板 |
JP2008247936A (ja) * | 2007-03-29 | 2008-10-16 | Lintec Corp | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 |
KR20080112624A (ko) | 2007-06-21 | 2008-12-26 | 동우 화인켐 주식회사 | 전자파 차폐 필터용 미세패턴 형성방법 |
KR101316253B1 (ko) * | 2007-06-27 | 2013-10-08 | 동우 화인켐 주식회사 | 도전성 페이스트 조성물, 이를 포함하는 전극 및 상기전극의 제조방법 |
US8555491B2 (en) * | 2007-07-19 | 2013-10-15 | Alpha Metals, Inc. | Methods of attaching a die to a substrate |
WO2009051067A1 (ja) * | 2007-10-18 | 2009-04-23 | Hitachi Chemical Company, Ltd. | 接着剤組成物及びこれを用いた回路接続材料、並びに、回路部材の接続方法及び回路接続体 |
JP5039514B2 (ja) * | 2007-11-16 | 2012-10-03 | ハリマ化成株式会社 | 低抵抗導電性ペースト |
US8253233B2 (en) | 2008-02-14 | 2012-08-28 | Infineon Technologies Ag | Module including a sintered joint bonding a semiconductor chip to a copper surface |
JP5301385B2 (ja) * | 2008-10-29 | 2013-09-25 | ニホンハンダ株式会社 | 金属製部材用接合剤、金属製部材接合体の製造方法、金属製部材接合体および電気回路接続用バンプの製造方法 |
JP2010129700A (ja) * | 2008-11-26 | 2010-06-10 | Nitto Denko Corp | ダイシング・ダイボンドフィルム及び半導体装置の製造方法 |
US8858700B2 (en) | 2009-07-14 | 2014-10-14 | Dowa Electronics Materials Co., Ltd. | Bonding material using metal nanoparticles coated with C6-C8 fatty acids, and bonding method |
-
2011
- 2011-11-02 CN CN201180060085.7A patent/CN103262172B/zh active Active
- 2011-11-02 EP EP11782731.1A patent/EP2636043B1/en active Active
- 2011-11-02 KR KR1020237016238A patent/KR102713298B1/ko active IP Right Grant
- 2011-11-02 SG SG10201509037SA patent/SG10201509037SA/en unknown
- 2011-11-02 KR KR1020207014221A patent/KR102305501B1/ko active IP Right Grant
- 2011-11-02 JP JP2013537790A patent/JP6300525B2/ja active Active
- 2011-11-02 KR KR1020217029880A patent/KR102531070B1/ko active IP Right Grant
- 2011-11-02 KR KR1020217029881A patent/KR20210117357A/ko not_active IP Right Cessation
- 2011-11-02 SG SG10201913296SA patent/SG10201913296SA/en unknown
- 2011-11-02 US US13/287,820 patent/US10535628B2/en active Active
- 2011-11-02 KR KR1020197037065A patent/KR102114489B1/ko active IP Right Grant
- 2011-11-02 EP EP20192477.6A patent/EP3796336A1/en active Pending
- 2011-11-02 CN CN201810330471.7A patent/CN108766891B/zh active Active
- 2011-11-02 WO PCT/US2011/058980 patent/WO2012061511A2/en active Application Filing
- 2011-11-02 KR KR1020137013959A patent/KR20130129965A/ko active Search and Examination
- 2011-11-02 SG SG2013033931A patent/SG190123A1/en unknown
- 2011-11-02 ES ES11782731T patent/ES2833274T3/es active Active
-
2016
- 2016-02-08 US US15/017,975 patent/US20160225737A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090162557A1 (en) * | 2004-02-18 | 2009-06-25 | Guo-Quan Lu | Nanoscale metal paste for interconnect and method of use |
CN101593709A (zh) * | 2008-05-28 | 2009-12-02 | 英飞凌科技股份有限公司 | 含烧结接头的模块 |
Also Published As
Publication number | Publication date |
---|---|
KR102305501B1 (ko) | 2021-09-27 |
WO2012061511A2 (en) | 2012-05-10 |
EP2636043A2 (en) | 2013-09-11 |
JP2014503936A (ja) | 2014-02-13 |
KR20200057116A (ko) | 2020-05-25 |
KR102114489B1 (ko) | 2020-05-22 |
KR20190141033A (ko) | 2019-12-20 |
CN103262172A (zh) | 2013-08-21 |
US20160225737A1 (en) | 2016-08-04 |
SG10201913296SA (en) | 2020-02-27 |
KR20230074824A (ko) | 2023-05-31 |
ES2833274T3 (es) | 2021-06-14 |
CN103262172B (zh) | 2018-05-15 |
KR20210118480A (ko) | 2021-09-30 |
KR102531070B1 (ko) | 2023-05-09 |
EP3796336A1 (en) | 2021-03-24 |
US10535628B2 (en) | 2020-01-14 |
JP6300525B2 (ja) | 2018-03-28 |
WO2012061511A3 (en) | 2012-10-26 |
KR102713298B1 (ko) | 2024-10-04 |
KR20130129965A (ko) | 2013-11-29 |
EP2636043B1 (en) | 2020-09-09 |
SG10201509037SA (en) | 2015-12-30 |
KR20210117357A (ko) | 2021-09-28 |
US20120114927A1 (en) | 2012-05-10 |
CN108766891A (zh) | 2018-11-06 |
SG190123A1 (en) | 2013-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108766891B (zh) | 烧结材料及使用该材料的附着方法 | |
JP7489956B2 (ja) | 焼結材料、及びそれを用いる接着方法 | |
CN106457383B (zh) | 低压力烧结粉末 | |
CN115734994B (zh) | 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法 | |
JP5535375B2 (ja) | 接続シート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |