CN108682624B - 一种具有复合栅的igbt芯片制作方法 - Google Patents
一种具有复合栅的igbt芯片制作方法 Download PDFInfo
- Publication number
- CN108682624B CN108682624B CN201810149628.6A CN201810149628A CN108682624B CN 108682624 B CN108682624 B CN 108682624B CN 201810149628 A CN201810149628 A CN 201810149628A CN 108682624 B CN108682624 B CN 108682624B
- Authority
- CN
- China
- Prior art keywords
- layer
- well
- region
- groove
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000002131 composite material Substances 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 28
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有复合栅的IGBT芯片制作方法，包括：在晶圆基片上形成第一氧化层；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的晶圆基片进行刻蚀，形成沟槽；然后再刻蚀去除第一氧化层，并在晶圆基片表面和在沟槽内表面形成第二氧化层；在沟槽内填充多晶硅，并在第二氧化层上形成多晶硅层，沟槽内的多晶硅与多晶硅层相连为一体形成多晶硅体；对多晶硅层上的第三预设位置进行刻蚀，使得多晶硅体分成平面栅极和带辅助栅的沟槽栅极。本发明方法制作出的具有复合栅的IGBT芯片，既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种具有复合栅的IGBT芯片制作方法。
背景技术
绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，由于其具有通态压降低，电流密度大，输入阻抗高以及响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频以及新能源开发等领域。
现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。当绝缘栅双极型晶体管(IGBT)的栅极为平面栅时，则绝缘栅双极型晶体管(IGBT)制作工艺简单，对制成设备要求较低，且平面栅的耐压性较好；但由于平面栅沟道区在表面，沟道密度受到芯片表面积大小限制，因此平面栅的电导调制效应较弱，从而使得其导通压降较高。当绝缘栅双极型晶体管(IGBT)的栅极为沟槽栅时，将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度；但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区，同时也降低了芯片的耐压能力。
因此，现如今亟需一种耐压能力大，同时又可以很好的避免芯片饱和电流过大，影响芯片的安全工作区的绝缘栅双极型晶体管(IGBT)芯片制作方法。
发明内容
本发明所要解决的技术问题是现有技术制成的绝缘栅双极型晶体管芯片不能在大幅度提升芯片电流密度的同时保证具有较大的耐压能力和宽安全工作区。
为了解决上述技术问题，本发明提供了一种具有复合栅的IGBT芯片制作方法，包括：
在晶圆基片的上表面形成第一氧化层；
对所述第一氧化层上的第一预设位置以及与所述第一预设位置下方对应的所述晶圆基片进行刻蚀，形成沟槽；
对所述第一氧化层上的第二预设位置进行刻蚀，形成源极窗口；
将N型杂质注入到所述源极窗口对应的晶圆基片中，并使其扩散第一结深形成N阱；
将P型杂质注入到所述源极窗口对应的N阱中，并使其扩散第二结深形成P阱；
去除剩余的所述第一氧化层，并在所述晶圆基片的上表面和所述沟槽内表面形成第二氧化层；
在所述沟槽内填充多晶硅，并在裸露的所述第二氧化层上形成多晶硅层，所述沟槽内的多晶硅和所述多晶硅层相连为一体形成多晶硅体；
对所述多晶硅层上的第三预设位置进行刻蚀，裸露出对应位置的所述第二氧化层，使得所述多晶硅体分成平面栅极和带辅助子栅的沟槽栅极。
优选的是，所述沟槽深度大于所述第一结深，所述第一结深大于所述第二结深。
优选的是，在对所述多晶硅层上的第三预设位置进行刻蚀，裸露出对应位置的所述第二氧化层，使得所述多晶硅体分成平面栅极和带辅助子栅的沟槽栅极之后，还包括步骤：
在所述多晶硅层和裸露出的第二氧化层上形成绝缘层；
对所述绝缘层上的第四预设位置进行刻蚀，并对与所述第四预设位置下方对应的第二氧化层进行刻蚀，以使得所述绝缘层和所述第二氧化层可以包围住所述多晶硅。
优选的是，对所述绝缘层上的第三预设位置进行刻蚀，并对与所述第四预设位置下方对应的第二氧化层进行刻蚀之后还包括步骤：
将N型杂质在所述第四预设位置下方对应的所述P阱中扩散第三结深形成N+区；
对与所述第四预设位置下方对应的所述N+区进行刻蚀，裸露出对应位置的P阱；
将P型杂质注入到裸露出的P阱中形成P+区，所述P+区与其两端的N+区接触连接。
优选的是，所述P阱中的P型杂质浓度小于所述P+区的P型杂质浓度，所述N阱中的N型杂质浓度小于所述N+区的N型杂质浓度。
优选的是，所述第二结深大于所述第三结深。
优选的是，在形成P+区后，还包括步骤：
在所述绝缘层以及所述P+区上沉积金属层，形成源极。
优选的是，所述沟槽为正六边形。
优选的是，所述第二氧化层和绝缘层材料均为二氧化硅。
还包括在所述晶圆基片的下表面形成背部结构，所述背部结构为穿通型、非穿通型或软穿通型。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明实施例提供的具有复合栅的IGBT芯片制作方法，通过同一工艺制程将平面栅与沟槽栅整合于同一芯片上，使得制程的IGBT芯片的栅极既包括平面栅又包括沟槽栅，进一步使得制成的IGBT芯片既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。同时利用本发明复合栅的IGBT芯片制作方法制成的IGBT芯片中的沟槽栅极区为带有辅助子栅的沟槽栅，两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了本发明实施例一中具有复合栅的IGBT芯片制作方法流程图；
图2示出了本发明实施例一中具有复合栅的IGBT芯片制作方法过程的结构示意图；
图3示出了利用本发明实施例一中具有复合栅的IGBT芯片制作方法制成的一个具有复合栅的IGBT芯片的俯视图；
图4示出了利用本发明实施例一中具有复合栅的IGBT芯片制作方法制成的又一个具有复合栅的IGBT芯片的俯视图；
图5示出了利用本发明实施例一中具有复合栅的IGBT芯片制作方法制成的再一个具有复合栅的IGBT芯片的俯视图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
由于绝缘栅双极型晶体管(IGBT)具有通态压降低，电流密度大，输入阻抗高以及响应速度快等优点，因此被广泛应用于各个领域。现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。具有平面栅的绝缘栅双极型晶体管(IGBT)芯片制作工艺简单，对制成设备要求较低，且耐压性较好，但由于平面栅沟道密度受到芯片表面积大小限制，从而使得其导通压降较高。具有沟槽栅的绝缘栅双极型晶体管(IGBT)芯片可实现将沟道由横向转化为纵向，从而实现一维电流通道，大幅度提升芯片电流密度，但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。
实施例一
为解决现有技术中存在的上述技术问题，本发明实施例提供了一种具有复合栅的IGBT芯片的制作方法。
图1示出了本发明实施例一中具有复合栅的IGBT芯片制作方法流程图；图2示出了本发明实施例一中具有复合栅的IGBT芯片制作方法过程的结构示意图。
参照图1和图2，本实施例具有复合栅的IGBT芯片制作方法包括如下步骤。
步骤S101，在晶圆基片2上形成第一氧化层1。
具体地，通过一定方式在晶圆基片2上表面形成一层均匀的第一氧化层1。更进一步地，晶圆基片2可选取区熔硅片，氧化层可为二氧化硅，具体在区熔硅片上通过沉积的方式形成一层均匀的二氧化硅或直接在区熔硅片上表面通过热氧化的方式形成一层均匀的二氧化硅，二氧化硅的厚度为
之间，二氧化硅层即为第一氧化层1。
需要说明的是，在本发明的其他实施例中，还可采用其他合理的方式在晶圆基片2上形成氧化层，本发明不限于此。
步骤S102，对第一氧化层1上的第一预设位置以及与第一预设位置下方对应的晶圆基片2进行刻蚀，形成沟槽3。
具体地，将第一氧化层1上与晶圆基片2需设置成沟槽的位置设置为第一预设位置，对第一氧化层1上的第一预设位置进行刻蚀，裸露出第一预设位置下方对应的晶圆基片2，从而在第一氧化层1形成沟槽窗口。进一步对沟槽窗口对应的晶圆基片2进行刻蚀，形成沟槽3。优选地，沟槽3的槽深在3-7μm之间，沟槽3槽宽在0.6-2.2μm之间。
需要说明的是，第一预设位置不是只表示一个具体的位置，由于IGBT芯片包括位于晶圆基片2上的多个元胞，而本实施例形成的IGBT芯片的每个元胞上均具有沟槽栅，因此在形成沟槽3步骤中需对晶圆基片2上的多个位置进行刻蚀形成多个沟槽3，因此第一预设位置即包括晶圆基片2上需要形成沟槽3的所有位置。为便于进一步理解，后续步骤对沟槽3进行的操作均表示对晶圆基片2上的每一个沟槽3进行的操作，以下不再对此进行说明。同理后续的第二预设位置、第三预设位置以及第四预设位置均不表示一个具体的位置。
步骤S103，对第一氧化层上的第二预设位置进行刻蚀，形成源极窗口。并将N型杂质注入到源极窗口对应的晶圆基片2中，并使其扩散第一结深形成N阱4。
具体地，对第一氧化层上的第二预设位置进行刻蚀，形成源极窗口。源极窗口用于在晶圆基片2上注入杂质分别形成N阱4、P阱5、N+区9以及P+区10所需的第一氧化层1上的窗口。进一步将N型杂质注入到源极窗口对应的晶圆基片2中，使N型杂质扩散晶圆基片2的第一结深深度，形成N阱4。优选地，N型杂质为磷，注入磷的剂量范围为1×1013cm-2至1×1014cm-2，第一结深为2μm-4μm。需要说明的是，N型杂质扩散的第一结深小于沟槽3深度，且形成的N阱4位于沟槽3一侧，与沟槽3相邻。
同时需要说明的是，本申请中所有杂质的扩散过程均不仅包括纵向扩散，还包括横向扩散。
步骤S104，将P型杂质注入到源极窗口对应的N阱4中，并使其扩散第二结深形成P阱5。
具体地，在源极窗口对应的N阱4上表面注入P型杂质，并使P型杂质扩散晶圆基片2的第二结深深度，形成P阱5。P型杂质扩散的第二结深小于N型杂质扩散的第一结深，同时形成的P阱5也与沟槽3相邻。优选地，P型杂质为硼，注入硼的计量范围为1×1014cm-2至8×1014cm-2，第二结深为1.5μm-3μm。
需要说明的是，由于P阱5是在N阱4的基础上进行扩散形成的，因此原N阱区与新形成的P阱5重合的部分即为P阱区；同时在对形成P阱的P型杂质进行扩散时，N阱4中的N型杂质也会相应的再次扩散，因此最终形成的N阱结深大于第一结深，又由于P阱5的第二结深小于N阱4的第一结深，因此N阱4包围在P阱5外侧。
步骤S105，去除掉晶圆基片表面剩余的第一氧化层，并在晶圆基片表面和沟槽3内表面形成第二氧化层6。
具体地，刻蚀去除晶圆基片表面第一氧化层，同时在晶圆基片表面和形成的所有沟槽3内表面形成第二氧化层6，使得晶圆基片上不存在源极窗口。更进一步地，晶圆基片表面和沟槽3内表面的第二氧化层6可通过热氧化或沉积的方式形成。优选地，第二氧化层6材料也为二氧化硅。
步骤S106，在沟槽3内填充多晶硅7，并在裸露的第二氧化层6上形成多晶硅层，沟槽3内的多晶硅与多晶硅层相连为一体形成多晶硅体。
具体地，在沟槽3内填充多晶硅，并在第二氧化层6上形成一层均匀的多晶硅层，沟槽3内的多晶硅与多晶硅层相连为一体，形成多晶硅体。其中，多晶硅层的厚度为0.5μm-1.0μm之间，沟槽3内的多晶硅与多晶硅层可由同一道工序形成。
步骤S107，对多晶硅层上的第三预设位置进行刻蚀，裸露出对应位置的第二氧化层，使得多晶硅体被分成平面栅极13和带辅助子栅的沟槽栅极12。
具体地，第三预设位置可设置为原源极窗口对应位置，对多晶硅层上的第三预设位置进行刻蚀，裸露出对应位置的第二氧化层，使得原为一体的多晶硅体被分为具有沟槽3内多晶硅部分的带辅助子栅的沟槽栅极12和不具有沟槽3内多晶硅部分的、完全位于第二氧化层6上的平面栅极13。辅助子栅为位于第二氧化层6上与沟槽栅相连接的多晶硅部分，辅助子栅完全覆盖沟槽口，且辅助子栅相对于沟槽两侧具有突出部分。
步骤S108，在多晶硅层上以及裸露出的第二氧化层上形成绝缘层8。
具体地，在被刻蚀后的多晶硅层上以及裸露出的第二氧化层6上形成一层均匀的绝缘层8，即在沟槽栅辅助子栅上、平面栅极13上以及裸露出的第二氧化层6上形成一层绝缘层8，以使得多晶硅7与后续金属层11之间绝缘。优选地，绝缘层的形成方式为对多晶硅进行氧化形成，绝缘层8材料为二氧化硅。
步骤S109，对绝缘层8上的第四预设位置进行刻蚀，并对与第四预设位置下方对应的第二氧化层6进行刻蚀，以使得绝缘层8和第二氧化层6可以包围住多晶硅7。
具体地，设定与第三预设位置对应的绝缘层8的中间部分为第四预设位置，对绝缘层8上的第四预设位置进行刻蚀，并对与第四预设位置下方对应的第二氧化层6进行刻蚀，以使得刻蚀后的绝缘层8和第二氧化层6可以完全将多晶硅7包围，以避免后续步骤中形成的金属层11与多晶硅7相连，从而使得IGBT芯片的源极与栅极短接，影响IGBT芯片工作效果。
步骤S110，将N型杂质在第四预设位置下方对应的P阱5中扩散第三结深形成N+区9。
具体地，N型杂质为磷，将磷扩散到与第四预设位置下方对应的P阱5，并使磷在P阱5中扩散第三结深深度，形成N+区9。优选地，磷的参杂浓度大于5×1019cm-3,第三结深可为0.5～1.0μm。其中，N+区9的N型杂质浓度大于N阱4的N型杂质浓度，第三结深小于第二结深，形成的N+区9同样与沟槽3相邻。
需要说明的是，同上，由于N+区9是在P阱5的基础上形成的，因此原P阱与新形成的N+区9重合的部分即为N+区9；同时在对形成N+区的N型杂质进行扩散时，N阱4中的N型杂质和P阱5中的P型杂质也会相应的再次扩散，最终形成的P阱结深大于第二结深，又由于N+区9的第三结深小于P阱5的第二结深，因此P阱5包围在N+区9外侧。
步骤S111，对与第四预设位置下方对应的N+区9进行刻蚀，裸露出对应位置的P阱。
具体地，对与第四预设位置下方对应的N+区9进行刻蚀，裸露出对应下方的部分P阱5，为了保证第四预设位置下方对应的N+区被刻蚀完全，可进一步对第四预设位置下方对应的N+区9下方的P阱5进行刻蚀一部分，以确保在第四预设位置下方没有N+区残留，对P阱5刻蚀的深度在0.5-1.0μm之间。刻蚀后的N+区9被分为分别位于对应平面栅下的第一N+区部分和位于辅助子栅下的第二+区部分。
步骤S112，将P型杂质注入到裸露的P阱5中形成P+区10，P+区10与其两端的N+区9接触连接。
具体地，将P型杂质注入到与裸露的P阱5中，并使P型杂质扩散到与两端的N+区9接触连接，形成P+区10。P型杂质仍为硼，注入硼的剂量范围为1×1015cm-2至5×1015cm-2。P型杂质扩散到与两端的N+区9接触连接，即P+区10两端分别与位于对应平面栅下的第一N+区部分和位于辅助子栅下的第二+区部分对应连接。其中，P阱5中的P型杂质浓度小于P+区10的P型杂质浓度。
需要说明的是，当杂质不再进行扩散时，形成的N阱、P阱、N+区和P+区即为最终具有复合栅的IGBT芯片的N阱、P阱、N+区和P+区。
步骤S113，在绝缘层8以及P+区10上沉积金属层11，形成源极。
具体地，在所有绝缘层8以及P+区10上沉积一层均匀的金属层11，形成源极。优选地，金属层11材料为铝。
需要说明的是，本实施例具有复合栅的IGBT芯片的制作方法还包括在晶圆基片的下表面形成背部结构，芯片背部结构可以为穿通型，非穿通型或软穿通型，其背面工艺与现行芯片工艺一致，故略去。
在本实施例中，制成的IGBT芯片上的元胞可为正六边形，此时在本IGBT芯片制作过程中，可将沟槽3刻蚀成六边形，具体可参照图3。
同时制成的IGBT芯片上的元胞还可为正方形，此时本IGBT芯片制作过程中，可将沟槽3刻蚀成正方形，具体可参照图4。
同时制成的IGBT芯片上的元胞还可为长条形，此时本IGBT芯片制作过程中，可将沟槽3刻蚀成长条形，具体可参照图5。
应用本发明实施例提供的具有复合栅的IGBT芯片制作方法，通过同一工艺制程将平面栅与沟槽栅整合于同一芯片上，使得制程的IGBT芯片的栅极既包括平面栅又包括沟槽栅，进一步使得制程的IGBT芯片既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。同时利用本发明复合栅的IGBT芯片制作方法制成的IGBT芯片中的沟槽栅极区为带有辅助子栅的沟槽栅，两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (9)
1.一种具有复合栅的IGBT芯片制作方法，包括：
在晶圆基片的上表面形成第一氧化层；
对所述第一氧化层上的第一预设位置以及与所述第一预设位置下方对应的所述晶圆基片进行刻蚀，形成沟槽；
对所述第一氧化层上的第二预设位置进行刻蚀，形成源极窗口；
将N型杂质注入到所述源极窗口对应的晶圆基片中，并使其扩散第一结深形成与所述沟槽一侧接触的N阱；
将P型杂质注入到所述源极窗口对应的N阱中，并使其扩散第二结深形成与所述沟槽一侧接触的P阱；
去除剩余的所述第一氧化层，并在所述晶圆基片的上表面和所述沟槽内表面形成第二氧化层；
在所述沟槽内填充多晶硅，并在裸露的所述第二氧化层上形成多晶硅层，所述沟槽内的多晶硅和所述多晶硅层相连为一体形成多晶硅体；
对所述多晶硅层上的第三预设位置进行刻蚀，裸露出对应位置的所述第二氧化层，使得所述多晶硅体分成平面栅极和带辅助子栅的沟槽栅极；其中，所述平面栅极覆盖部分所述N阱和所述P阱；
在所述多晶硅层和裸露出的第二氧化层上形成绝缘层；
对所述绝缘层上的第四预设位置进行刻蚀，并对与所述第四预设位置下方对应的第二氧化层进行刻蚀，以使得所述绝缘层和所述第二氧化层包围住所述沟槽内的多晶硅和所述多晶硅层；
将N型杂质在所述第四预设位置下方对应的所述P阱中扩散第三结深，形成与所述沟槽一侧接触并延伸至所述平面栅极下方的N+区。
2.根据权利要求1所述的制作方法，其特征为，所述沟槽的深度大于所述第一结深，所述第一结深大于所述第二结深。
3.根据权利要求1所述的制作方法，其特征为，将N型杂质在所述第四预设位置下方对应的所述P阱中扩散第三结深，形成与所述沟槽一侧接触并延伸至所述平面栅极下方的N+区之后还包括步骤：
对与所述第四预设位置下方对应的所述N+区进行刻蚀，裸露出对应位置的P阱；
将P型杂质注入到裸露出的P阱中形成P+区，所述P+区与其两端的N+区接触连接。
4.根据权利要求3所述的制作方法，其特征为，所述P阱中的P型杂质浓度小于所述P+区的P型杂质浓度，所述N阱中的N型杂质浓度小于所述N+区的N型杂质浓度。
5.根据权利要求1所述的制作方法，其特征为，所述第二结深大于所述第三结深。
6.根据权利要求3所述的制作方法，其特征为，在形成P+区后，还包括步骤：在所述绝缘层以及所述P+区上沉积金属层，形成源极。
7.根据权利要求1-6中任一项所述的制作方法，其特征为，所述沟槽形状为正六边形、正方形或长条形。
8.根据权利要求1所述的制作方法，其特征为，所述第二氧化层和绝缘层材料均为二氧化硅。
9.根据权利要求1所述的制作方法，其特征为，还包括在所述晶圆基片的下表面形成的背部结构，所述背部结构为穿通型、非穿通型或软穿通型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149628.6A CN108682624B (zh) | 2018-02-13 | 2018-02-13 | 一种具有复合栅的igbt芯片制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149628.6A CN108682624B (zh) | 2018-02-13 | 2018-02-13 | 一种具有复合栅的igbt芯片制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108682624A CN108682624A (zh) | 2018-10-19 |
| CN108682624B true CN108682624B (zh) | 2020-12-08 |
Family
ID=63800208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810149628.6A Active CN108682624B (zh) | 2018-02-13 | 2018-02-13 | 一种具有复合栅的igbt芯片制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108682624B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128725B (zh) * | 2018-10-30 | 2023-05-30 | 株洲中车时代半导体有限公司 | 一种igbt器件制备方法 |
| CN111129132B (zh) * | 2018-10-30 | 2023-09-08 | 株洲中车时代半导体有限公司 | 一种igbt器件 |
| CN111244181B (zh) * | 2020-01-19 | 2022-05-17 | 深圳市昭矽微电子科技有限公司 | 金属氧化物半导体场效应晶体管及其制作方法 |
| CN112802785B (zh) * | 2020-12-25 | 2022-02-01 | 池州市芯达电子科技有限公司 | 一种智能家电控制芯片的制备方法 |
| CN113299767B (zh) * | 2021-05-21 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN114464675A (zh) * | 2021-12-31 | 2022-05-10 | 上海功成半导体科技有限公司 | 复合栅igbt器件结构及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306047B2 (en) * | 2012-10-05 | 2016-04-05 | Hitachi, Ltd. | Semiconductor device and electric power converter in which same is used |
| CN106684134B (zh) * | 2015-11-10 | 2019-12-27 | 株洲南车时代电气股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN105489644B (zh) * | 2015-12-30 | 2019-01-04 | 杭州士兰集成电路有限公司 | Igbt器件及其制作方法 |
-
2018
- 2018-02-13 CN CN201810149628.6A patent/CN108682624B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108682624A (zh) | 2018-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| KR101745776B1 (ko) | 전력용 반도체 소자 | |
| CN102810566B (zh) | 具有高阻断电压能力的功率半导体器件 | |
| CN108428740B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片 | |
| JPH08316479A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| CN108615707B (zh) | 一种具有折叠型复合栅结构的igbt芯片的制作方法 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN108598160B (zh) | 一种具有折叠型复合栅结构的igbt芯片 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN114725219B (zh) | 碳化硅沟槽栅晶体管及其制造方法 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| CN108511521B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN117497600B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| CN113990935A (zh) | 一种沟槽碳化硅mosfet器件及其制备方法 | |
| CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| US20080135971A1 (en) | High voltage semiconductor device and method of manufacture thereof | |
| CN108831832B (zh) | 沟槽台阶栅igbt芯片的制作方法 | |
| CN113488525B (zh) | 一种具有电荷积累效应的超结ea-sj-finfet器件 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200927 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |