CN108598164A - 一种GaN基增强型功率电子器件及其制作方法 - Google Patents
一种GaN基增强型功率电子器件及其制作方法 Download PDFInfo
- Publication number
- CN108598164A CN108598164A CN201810471447.5A CN201810471447A CN108598164A CN 108598164 A CN108598164 A CN 108598164A CN 201810471447 A CN201810471447 A CN 201810471447A CN 108598164 A CN108598164 A CN 108598164A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- gan
- layer
- electronic device
- power electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 62
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 23
- 229910052738 indium Inorganic materials 0.000 claims description 23
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 230000012010 growth Effects 0.000 claims description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 75
- 239000000463 material Substances 0.000 description 6
- 229910002058 ternary alloy Inorganic materials 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910002059 quaternary alloy Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种GaN基增强型功率电子器件及其制作方法，所述电子器件自下而上依次包括衬底、GaN外延层、背势垒层、GaN沟道层和势垒层，所述势垒层上形成有源极、栅极和漏极，所述源极、栅极和漏极之间的所述势垒层上沉积有钝化层；其中所述背势垒层和势垒层独立地选自AlGaN、AlInN或者AlInGaN。本发明可以显著提高GaN基增强型器件的阈值电压，提高大尺寸增强型GaN基功率电子器件的良率和阈值均匀性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种GaN基增强型功率电子器件及其制作方法。
背景技术
增强型是功率电子器件安全工作的核心要求。目前国际上主要有四种技术实现AlGaN/GaN基增强型器件：1)栅槽刻蚀减薄AlGaN势垒层；2)在AlGaN势垒层中注入带负电的氟离子；3)在势垒层表面生长P-(Al)GaN盖帽层；4)在势垒层表面生长InGaN或厚GaN反极化层。通过以上技术尽管能实现增强型，但器件的阈值局限在+3V以下。为了突破GaN基功率电子器件的阈值瓶颈，拓展其在高压功率电子领域的应用，亟需通过设计新型增强型材料和器件结构，将GaN基增强型器件的阈值提高到+3V以上。
发明内容
为了解决现有技术中存在的问题，本发明提出了一种GaN基增强型功率电子器件及制作方法，用于提高GaN基增强型器件的阈值电压。
为了达到上述目的，一方面，本发明提出了一种GaN基增强型功率电子器件，自下而上依次包括衬底、GaN外延层、背势垒层、GaN沟道层和势垒层，所述势垒层上形成有源极、栅极和漏极，所述源极、栅极和漏极之间的所述势垒层上沉积有钝化层；
其中所述背势垒层和势垒层独立地选自AlGaN、AlInN或者AlInGaN。
优选地，所述背势垒层为AlGaN或者AlInN，其中Al组分是固定的，Al组分的含量介于0-100mol.％之间。
优选地，所述背势垒层为AlGaN或者AlInN，其中Al组分自下而上逐渐减小或逐渐增大，从y mol.％降低或升高到x mol.％，其中x，y介于0-100之间。
优选地，所述背势垒层为AlInGaN，Al，In和Ga组分随厚度是固定的，或者逐渐增加或减小。
优选地，所述背势垒层的厚度为1-1000nm。
优选地，所述势垒层的厚度为0-10nm。
优选地，所述钝化层选自AlN、SiO2或SiNx。
优选地，所述栅极和所述势垒层之间形成有栅介质层或没有栅介质层。另一方面，本发明提出了一种GaN基增强型功率电子器件的制作方法，包括：
在衬底的GaN外延层生长背势垒层；
在所述背势垒层上生长高晶体质量的GaN沟道层；
在所述GaN沟道层上生长势垒层；
在所述势垒层上形成钝化层；
刻蚀所述钝化层，然后制作源极、栅极和漏极；
在所述源极、栅极和漏极之间的所述势垒层上形成钝化层。
优选地，所述背势垒层采用MOCVD，MBE或HVPE方法制备。
优选地，所述钝化层通过MOCVD、LPCVD、PECVD或者ALD制备。
优选地，所述制作方法还包括在栅极下方形成栅介质层的步骤。
与现有技术相比，利用本发明具有以下有益效果：
1、本发明采用Al(In，Ga)N背势垒层的反极化效应抬高GaN沟道层的导带，以进一步耗尽Al(In，Ga)N/GaN异质结沟道中的二维电子气，从而显著提高GaN基增强型器件的阈值电压；
2、本发明采用薄势垒Al(In，Ga)N/GaN异质结构实现了无刻蚀的增强型栅结构，提高了大尺寸增强型GaN基功率电子器件的良率和阈值均匀性，推动了GaN基功率电子器件的应用进程。
附图说明
图1为本发明一实施例的GaN基增强型功率电子器件结构示意图；
图2为本发明另一实施例的GaN基增强型功率电子器件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本发明公开了一种带有Al(In，Ga)N背势垒结构的GaN基增强型功率电子器件结构及制作方法。其中的制作方法包括：先在较厚的GaN外延层上生长一薄层Al(In，Ga)N BackBarrier(背势垒层)，紧接着生长一层高晶体质量GaN层，最后生长Al(In，Ga)N超薄势垒层，从而形成增强型Al(In，Ga)N/GaN异质结构材料，最后在该材料结构上制备源极，栅介质，栅极和漏极，以及钝化层，形成晶体管结构。
所述Al(In，Ga)N背势垒层是采用MOCVD，MBE或HVPE方法制备的，厚度介于1nm至1000nm。
Al(In，Ga)N背势垒层可以是AlGaN或AlInN三元合金层，或者是AlInGaN四元合金。
Al(In，Ga)N背势垒层若是AlGaN三元合金层，其Al组分介于0和100％之间。
Al(In，Ga)N背势垒层若是AlGaN三元合金层，其Al组分可以是固定的，介于0和100％之间某一个数值；也可以是从下至上逐渐递减或增加，从y％降低或升高到x％，其中x，y介于0和100之间。
Al(In，Ga)N背势垒层若是AlInN三元合金层，其Al组分介于0％和100％之间。
Al(In，Ga)N背势垒层若是AlInN三元合金层，其Al组分可以是固定的，介于0和100％之间某一个数值；也可以是从下至上逐渐递减或增加，从y％降低或升高到x％，其中x，y介于0和100之间。
Al(In，Ga)N背势垒层若是AlInGaN四元合金层，其Al，In，Ga组分介于0和100％之间，它们随厚度可以是固定的，也可以逐渐变化的，可以是逐渐增大，也可以是逐渐减小。
所述势垒层Al(In，Ga)N/GaN异质结构中Al(In,Ga)N势垒层可以是AlGaN或AlInN三元合金层，或者是AlInGaN四元合金，厚度介于0nm至10nm。
所述的钝化层采用AlN、SiO2或SiNx材料制备，可以通过MOCVD、LPCVD、PECVD或者ALD生长制备，所述钝化层能在Al(In，Ga)N势垒层表面诱导出高密度的正电荷，显著提高Al(In，Ga)N势垒层/GaN异质结沟道中的二维电子气浓度(即栅极和源极之间，栅极和漏极之间的二维电子气)，从而有效降低器件的导通电阻。
本发明借助Al(In，Ga)N背势垒层的反极化效应抬高GaN沟道层的导带，以进一步耗尽Al(In，Ga)N背势垒层/GaN异质结沟道中的二维电子气，从而显著提高GaN基增强型器件的阈值电压，推动了GaN在高阈值、大功率电力电子系统中的应用。
在本发明的一个实施例中，先在衬底1较厚的GaN外延层2上采用MOCVD生长一薄层AlInN背势垒层3，厚度为100nm，在AlInN背势垒层3上生长一层高晶体质量GaN沟道层4，最后生长AlGaN超薄势垒层5，厚度为5nm，从而形成增强型AlGaN/GaN异质结构材料，先通过LPCVD形成SiNx钝化层9，然后在该材料结构上制备源极6，栅极7和漏极8，形成晶体管结构，如图1所示，图中10为二维电子气。
在另一个实施例中，在栅极和势垒层之间还形成有栅介质层11，如图2所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种GaN基增强型功率电子器件，其特征在于，自下而上依次包括衬底、GaN外延层、背势垒层、GaN沟道层和势垒层，所述势垒层上形成有源极、栅极和漏极，所述源极、栅极和漏极之间的所述势垒层上沉积有钝化层；
其中所述背势垒层和势垒层独立地选自AlGaN、AlInN或者AlInGaN。
2.根据权利要求1所述的GaN基增强型功率电子器件，其中，所述背势垒层为AlGaN或者AlInN，其中Al组分是固定的，Al组分的含量介于0-100mol.％之间，或者，Al组分自下而上逐渐减小或逐渐增大，从y mol.％降低或升高到x mol.％，其中x，y介于0-100之间。
3.根据权利要求1所述的GaN基增强型功率电子器件，其中，所述背势垒层为AIInGaN，Al，In和Ga组分随厚度是固定的，或者逐渐增加或减小。
4.根据权利要求1所述的GaN基增强型功率电子器件，其中，所述背势垒层的厚度为1-1000nm，优选地，所述势垒层的厚度为0-10nm。
5.根据权利要求1所述的GaN基增强型功率电子器件，其中，所述钝化层选自AlN、SiO2或SiNx。
6.根据权利要求1所述的GaN基增强型功率电子器件，其中，所述栅极和所述势垒层之间形成有栅介质层或者没有栅介质层。
7.一种权利要求1-6任一项所述GaN基增强型功率电子器件的制作方法，包括：
在衬底的GaN外延层生长背势垒层；
在所述背势垒层上生长高晶体质量的GaN沟道层；
在所述GaN沟道层上生长势垒层；
在所述势垒层上形成钝化层；
刻蚀所述钝化层，然后制作源极、栅极和漏极。
8.根据权利要求7所述的制作方法，其中，所述背势垒层采用MOCVD，MBE或HVPE方法制备。
9.根据权利要求7所述的制作方法，其中，所述钝化层通过MOCVD、LPCVD、PECVD或者ALD制备。
10.根据权利要求7所述的制作方法，其中，所述制作方法还包括在在栅极下方形成栅介质层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810471447.5A CN108598164A (zh) | 2018-05-17 | 2018-05-17 | 一种GaN基增强型功率电子器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810471447.5A CN108598164A (zh) | 2018-05-17 | 2018-05-17 | 一种GaN基增强型功率电子器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108598164A true CN108598164A (zh) | 2018-09-28 |
Family
ID=63631750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810471447.5A Pending CN108598164A (zh) | 2018-05-17 | 2018-05-17 | 一种GaN基增强型功率电子器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108598164A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599960A (zh) * | 2001-12-03 | 2005-03-23 | 克里公司 | 应变平衡的氮化物异质结晶体管及制造应变平衡的氮化物异质结晶体管的方法 |
| JP2005086102A (ja) * | 2003-09-10 | 2005-03-31 | Univ Nagoya | 電界効果トランジスタ、及び電界効果トランジスタの作製方法 |
| US20080203430A1 (en) * | 2007-02-23 | 2008-08-28 | Grigory Simin | Enhancement mode insulated gate heterostructure field-effect transistor |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
-
2018
- 2018-05-17 CN CN201810471447.5A patent/CN108598164A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599960A (zh) * | 2001-12-03 | 2005-03-23 | 克里公司 | 应变平衡的氮化物异质结晶体管及制造应变平衡的氮化物异质结晶体管的方法 |
| JP2005086102A (ja) * | 2003-09-10 | 2005-03-31 | Univ Nagoya | 電界効果トランジスタ、及び電界効果トランジスタの作製方法 |
| US20080203430A1 (en) * | 2007-02-23 | 2008-08-28 | Grigory Simin | Enhancement mode insulated gate heterostructure field-effect transistor |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| US10868134B2 (en) | Method of making transistor having metal diffusion barrier | |
| CN102646704B (zh) | 半导体器件、电源装置、放大器以及制造半导体器件的方法 | |
| CN105355555A (zh) | 一种GaN基增强型功率电子器件及其制备方法 | |
| CN103035522B (zh) | 制造化合物半导体器件的方法 | |
| CN102097483B (zh) | GaN基异质结构增强型绝缘栅场效应晶体管及制备方法 | |
| US20140252371A1 (en) | Heterojunction transistor and method of fabricating the same | |
| CN103077890A (zh) | 半导体器件和制造方法 | |
| US8796097B2 (en) | Selectively area regrown III-nitride high electron mobility transistor | |
| CN102812554B (zh) | 常关型氮化镓基半导体器件 | |
| CN108155099A (zh) | 一种包含介质层的p型栅HEMT器件及其制作方法 | |
| CN108962752A (zh) | p型栅增强型HEMT器件及其制作方法 | |
| CN106783945A (zh) | 一种GaN基增强型电子器件的材料结构 | |
| CN109659355A (zh) | 常关型氧化镓场效应晶体管结构及制备方法 | |
| CN111900203A (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN109888013A (zh) | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 | |
| CN105576020A (zh) | 具有纵向栅极结构的常关型hemt器件及其制备方法 | |
| CN111834439A (zh) | 一种高电子迁移率晶体管、其制备方法及电子装置 | |
| WO2023173836A1 (zh) | 一种增强型GaN基HEMT器件及其制备方法和应用 | |
| CN103377926A (zh) | 一种常闭型氮化镓场效应晶体管的制造方法 | |
| CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN110444599A (zh) | GaN基异质结场效应晶体管及其制造方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180928 |