CN108563604B - Pcs协议复用芯片和方法 - Google Patents

Abstract

本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照RapidIO PCS协议和1000Base‑X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

Description

PCS协议复用芯片和方法

技术领域

本发明涉及计算机软件技术领域，尤其是涉及一种PCS协议复用芯片和方法。

背景技术

以太网是基于数据帧传输的计算机局域网。随着以太网技术的不断发展，以太网技术的应用由最初的局域网，已经扩展到了城域网和广域网，应用范围及其广泛。

高速串行(RapidIO)技术主要是面向高性能嵌入式系统的互联通信，比以太网的传输效率更高，而且由于RapidIO技术在路由、交换、容错纠错和使用方便性上有较完善的考虑，可以实现基于硬件的高性能可靠数据传输。

1000Base-X和RapidIO都是具有广泛应用的协议，在一些复杂应用场景下，需要能够实现以太网和RapidIO两种协议，并在这两者之间能进行动态切换。尤其是在传输速率较低的场景(低于10Gbps)应用中，这两种协议的PCS结构有很多类似的部分。现有技术在解决这个问题时，均是在应用中分别实现这两种协议，也就是在同一架构下，仅能单独实现Ethernet PCS和RapidIO PCS。在这种方式中，两种协议单独实现PCS的设计占用了大量的逻辑资源，而且增加了芯片的使用成本。

发明内容

有鉴于此，本发明的目的在于提供一种PCS协议复用芯片和方法，以缓解了现有技术中存在的逻辑资源浪费、芯片使用成本高的技术问题。

第一方面，本发明实施例提供了一种PCS协议复用芯片，包括：用于处理按照RapidIO PCS协议封装的发送数据的第一编码模块、用于处理按照1000Base-X PCS协议封装的发送数据的第二编码模块、分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，所述编码选择模块接第一使能信号线；

所述第一编码模块，用于对发送通路中的发送数据进行编码；

所述第二编码模块，用于对发送通路中的发送数据进行编码；

所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者利用所述第二编码模块对所述发送数据进行编码。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述芯片还包括：与所述编码选择模块电性连接的加扰模块以及与所述加扰模块电性连接的发送变速箱；

所述加扰模块，用于以所述编码选择模块输出的编码数据作为输入进行加扰处理；

所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述芯片还包括：发送端异步FIFO模块、异步时钟选择模块和与所述发送变速箱电性连接的发送端极性控制模块，所述异步时钟选择模块接第二使能信号线；

所述发送端异步FIFO模块，用于对发送通路接收到的初始数据进行跨时钟域处理；

所述异步时钟选择模块，用于接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送到编码节点；

所述发送端极性控制模块，用于以所述发送变速箱输出的变速数据进行反转处理。

第二方面，本发明实施例还提供了另一种PCS协议复用芯片，包括：用于处理按照RapidIO PCS协议封装的接收数据的第一解码模块、用于处理按照1000Base-X PCS协议封装的接收数据的第二解码模块和分别与所述第一解码模块和所述第二解码模块连接的解码选择模块，所述解码选择模块接第三使能信号线；

所述第一解码模块，用于对接收通路中的接收数据进行解码；

所述第二解码模块，用于对接收通路中的接收数据进行解码；

所述解码选择模块，用于接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块或者利用所述第二解码模块对所述接收数据进行解码。

结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述芯片还包括：

接收端极性控制模块、同步头检测模块、接收变速箱和电性连接于所述接收变速箱与解码节点之间的解扰模块；

所述接收端极性控制模块，用于对接收通道接收的初始数据进行反转处理；

所述同步头检测模块，用于以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

所述接收变速箱，用于以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

所述解扰模块，用于以所述接收变速箱输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给所述解码节点。

结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，所述芯片还包括：与所述解码选择模块电性连接的弹性缓存模块；

所述弹性缓存模块，用于以所述解码选择模块输出的解码数据作为输入进行频率偏差校准处理。

第三方面，本发明实施例还提供了一种PCS协议复用方法，应用如上述第一方面任一所述的PCS协议复用芯片，所述方法包括：

使所述编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者利用所述第二编码模块对所述发送数据进行编码。

结合第三方面，本发明实施例提供了第三方面的第一种可能的实施方式，其中，所述方法还包括：

使所述异步时钟选择模块接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送给发送到编码节点；

使所述加扰模块以所述编码选择模块输出的编码数据作为输入进行加扰处理；

使所述发送变速箱以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；

使所述发送端极性控制模块以所述发送变速箱输出的变速数据进行反转处理。

第四方面，本发明实施例还提供了另一种PCS协议复用方法，应用如上述第二方面任一所述的PCS协议复用芯片，所述方法包括：

使所述解码选择模块接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块或者利用所述第二解码模块对所述接收数据进行解码。

结合第四方面，本发明实施例提供了第四方面的第一种可能的实施方式，其中，所述方法还包括：

使所述弹性缓存模块以解码选择模块输出的解码数据作为输入进行频率偏差校准处理；

使所述接收端极性控制模块对接收通道接收的初始数据进行反转处理；

使所述同步头检测模块以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

使所述接收变速箱以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

使所述解扰模块以所述接收变速箱输出的变速数据作为输入进行解扰处理，并将解扰处理后得到的接收数据发送给所述解码节点。

本发明实施例带来了以下有益效果：本发明实施例所述的编码选择模块在接收到所述第一使能信号线传输的第一使能信号后，在所述第一使能信号的控制下利用第一编码模块对按照RapidIO PCS协议封装的发送数据进行编码或者利用第二编码模块对按照1000Base-X PCS协议封装的发送数据进行编码。

本发明实施例提供的PCS协议复用芯片能够在同一架构下，实现按照RapidIO PCS协议和1000Base-X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种PCS协议复用芯片的结构框图；

图2为本发明实施例提供的另一种PCS协议复用芯片的结构框图；

图3为本发明实施例提供的一种PCS协议复用方法的流程图；

图4为本发明实施例提供的另一种PCS协议复用方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，在同一架构下，仅能单独实现数据在10G背板以太网物理编码子层或10.3125G高速串行物理编码子层的传输，占用了大量逻辑资源，增加了芯片的使用成本，基于此，本发明实施例提供的一种PCS协议复用芯片和方法，可以在同一架构下，实现按照RapidIO PCS协议和1000Base-X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种PCS协议复用芯片进行详细介绍，图1为本发明实施例提供的一种PCS协议复用芯片的结构框图，如图1所示，该芯片包括：用于处理按照RapidIO PCS协议封装的发送数据的第一编码模块11、用于处理按照1000Base-X PCS协议封装的发送数据的第二编码模块12、分别与第一编码模块11和第二编码模块12连接的编码选择模块13，编码选择模块13接第一使能信号线10；

第一编码模块11，用于对发送通路中的发送数据进行编码；

第二编码模块12，用于对发送通路中的发送数据进行编码；

编码选择模块13，用于接收第一使能信号线10传输的第一使能信号，在所述第一使能信号的控制下利用第一编码模块11或者利用第二编码模块12对所述发送数据进行编码。

具体的，当编码选择模块13接收到第一使能信号线10传输的第一使能信号后，在所述第一使能信号的控制下利用第一编码模块11对按照RapidIO PCS协议封装的发送数据进行编码，或者在所述第一使能信号的控制下利用第二编码模块12对按照1000Base-X PCS协议封装的发送数据进行编码。

示例性的，当编码选择模块13接收到的第一使能信号为1时，利用第一编码模块11对按照RapidIO PCS协议封装的发送数据进行编码；当编码选择模块13接收到的第一使能信号为0时，利用第二编码模块12对按照1000Base-X PCS协议封装的发送数据进行编码。

发明提供一种通过寄存器来选择不同速率的方法。先通过协议寄存器的值选择协议，在通过速率寄存器的值来选择速率，具体对应关系如下表1。

表1

速率寄存器值	1000Base-X	RapidIO
			0b000	1.25G	1.25G
0b001	1.25G	2.5G
			0b010	1.25G	5G
0b011	1.25G	3.125G
			0b100	1.25G	6.25G

本发明实施例提供PCS协议复用芯片还包括：与编码选择模块13电性连接的加扰模块14以及与加扰模块14电性连接的发送变速箱15。

加扰模块14，用于以编码选择模块13输出的编码数据作为输入进行加扰处理。

具体的，对所述编码数据进行加扰，可以保证直流平衡。由于RapidIO PCS协议和1000Base-X PCS协议封装的发送数据加扰方式相同，所以两种协议可以复用同一加扰模块14。

发送变速箱15，用于以加扰模块14输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

具体的，RapidIO PCS协议和1000Base-X PCS协议封装的发送数据的位宽不同，第一编码模块11对按照RapidIO PCS协议封装的发送数据进行编码后的编码数据为66位，发送变速箱15将该66位的数据转换成40位的数据；第二编码模块12对按照1000Base-X PCS协议封装的发送数据进行编码后的编码数据为67位，发送变速箱15将该67位的数据转换成40位的数据。

本发明实施例提供PCS协议复用芯片还包括：发送端异步FIFO模块16、异步时钟选择模块17和与发送变速箱15电性连接的发送端极性控制模块18，异步时钟选择模块17接第二使能信号线19。

发送端异步FIFO模块16，用于对发送通路接收到的初始数据进行跨时钟域处理。

异步时钟选择模块17，用于接收第二使能信号线19传输的第二使能信号，在所述第二使能信号的控制下利用发送端异步FIFO模块16对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送给发送到编码节点。

具体的，当发送通路接收到的初始数据两端时钟不一致时，异步时钟选择模块17在所述第二使能信号的控制下，利用发送端异步FIFO模块16对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码节点；当发送通路接收到的初始数据两端的时钟一致时，异步时钟选择模块17在所述第二使能信号的控制下，将得到的发送数据发送到编码节点。

发送端极性控制模块18，用于以发送变速箱15输出的变速数据进行反转处理。

在本发明的又一实施例中，还提供一种PCS协议复用芯片，应该知晓的是，本发明实施例提供的PCS协议复用芯片与前述实施例中提供的PCS协议复用芯片由于一个用于在发送通路中对数据进行编码，一个用于对接收通路中对数据进行解码，是相互关联不能分开使用的。图2为本发明实施例提供的另一种PCS协议复用芯片的结构框图，如图2所示，该芯片包括：用于处理按照RapidIO PCS协议封装的接收数据的第一解码模块21、用于处理按照1000Base-X PCS协议封装的接收数据的第二解码模块22和分别与第一解码模块21和第二解码模块22连接的解码选择模块23，解码选择模块23接第三使能信号线20；

第一解码模块21，用于对接收通路中的接收数据进行解码；

第二解码模块22，用于对接收通路中的接收数据进行解码；

解码选择模块23，用于接收第三使能信号线20传输的第三使能信号，在所述第三使能信号的控制下利用第一解码模块21或者利用第二解码模块22对所述接收数据进行解码。

具体的，当解码选择模块23接收到第三使能信号线20传输的第三使能信号后，在所述第三使能信号的控制下利用第一解码模块21对按照RapidIO PCS协议封装的接收数据进行解码，或者在所述第三使能信号的控制下利用第二解码模块22对按照1000Base-X PCS协议封装的接收数据进行解码。

示例性的，当解码选择模块23接收到的第三使能信号为1时，利用第一解码模块21对按照RapidIO PCS协议封装的接收数据进行解码；当解码选择模块23接收到的第三使能信号为0时，利用第二解码模块22对按照1000Base-X PCS协议封装的接收数据进行解码。

本发明实施例提供的PCS协议复用芯片还包括：接收端极性控制模块24、同步头检测模块25、接收变速箱26和电性连接于所述接收变速箱与解码节点之间的解扰模块27。

接收端极性控制模块24，用于对接收通道接收的初始数据进行反转处理。

同步头检测模块25，用于以接收端极性控制模块24输出的反转数据作为输入进行包头检测处理。

具体的，由于RapidIO PCS协议封装的接收数据的数据包的包长为66位，1000Base-X PCS协议封装的接收数据的数据包的包长为67位，所以同步头检测模块25需要针对不同的协议来对检测包头。

对于按照RapidIO PCS协议封装的接收数据的数据包，同步头检测模块25以数据包的包长为66位为依据，对接收数据进行包头检测，进而对接收数据进行定界；对于按照1000Base-X PCS协议封装的接收数据的数据包，同步头检测模块25以数据包的包长为67位为依据，对接收数据进行包头检测，进而对接收数据进行定界。

接收变速箱26，用于以同步头检测模块25输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理。

具体的，RapidIO PCS协议和1000Base-X PCS协议封装的接收数据的位宽不同，第一解码模块21对按照RapidIO PCS协议封装的接收数据进行解码后的解码数据为66位，接收变速箱26将该66位的数据转换成40位的数据；第二解码模块22对按照1000Base-X PCS协议封装的接收数据进行解码后的解码数据为67位，接收变速箱26将该67位的数据转换成40位的数据。

解扰模块27，用于以接收变速箱26输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给所述解码节点。

本发明实施例提供的PCS协议复用芯片还包括：与解码选择模块23电性连接的弹性缓存模块28；

弹性缓存模块28，用于以解码选择模块23输出的解码数据作为输入进行频率偏差校准处理。

接收数据在解码之后，需要传递给后续模块，但由于PCS层使用的是PMA恢复的时钟，而后续模块使用的是本地时钟，这两者之间可能存在一定给的频偏，当数据传输量较大时，频偏积累得会很大，从而导致数据溢出。因此，需要在协议中定义IDLE序列，根据频率偏差适当的增加或删除相应的IDLE序列，来解决时钟频偏造成的数据溢出问题。虽然RapidIOPCS协议和1000Base-X PCS协议中都有这个机制，但对于IDLE序列的定义不同，所以在具体增加或删减IDLE序列时，需要根据不同协议进行操作。

具体的，弹性缓存模块28对RapidIO PCS协议中定义的解码数据的IDLE序列进行增加或删减，以实现对频率偏差校准处理；弹性缓存模块28对1000Base-X PCS协议中定义的解码数据的IDLE序列进行增加或删减，以实现对频率偏差校准处理。

本发明能够在同一架构中复用1000Base-X和RapidIO低速PCS的大量模块。其中编码、解码模块完全不同无法复用，弹性缓存因协议不同导致具体增加删除IDLE序列的操作不同只能部分复用，其余模块均可复用，如下表2。

表2

模块名	复用程度
		接收端极性控制	完全复用
解扰	完全复用
		解码	不能复用
弹性缓存	部分复用
		发送端极性控制	完全复用
加扰	完全复用
		编码	不能复用
发送端异步FIFO	完全复用

相比于完全独立实现1000Base-X和RapidIO低速PCS的方案，本发明在实现两种PCS方案上节省了大量的逻辑资源，减少了芯片面积，降低了芯片功耗。

在本发明的又一实施例中，还还提供了一种PCS协议复用方法，图3为本发明实施例提供的一种PCS协议复用方法的流程图，该方法应用如上述实施例在发送通路中对数据进行编码的PCS协议复用芯片，如图3所示，该方法包括：

步骤S100，使所述异步时钟选择模块接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送给发送到编码节点；

步骤S101，使所述编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用第一编码模块或者利用第二编码模块对所述发送数据进行编码；

步骤S102，使所述加扰模块以所述编码选择模块输出的编码数据作为输入进行加扰处理；

步骤S103，使所述发送变速箱以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；

步骤S104，使所述发送端极性控制模块以所述发送变速箱输出的变速数据进行反转处理。

在本发明的又一实施例中，还提供了另一种PCS协议复用方法，图4为本发明实施例提供的另一种PCS协议复用方法的流程图，该方法应用如上述实施例在接收通路中对数据进行编码的PCS协议复用芯片，如图4所示，该方法包括：

步骤S200，使所述接收端极性控制模块对接收通道接收的初始数据进行反转处理；

步骤S201，使所述同步头检测模块以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

步骤S202，使所述接收变速箱以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

步骤S203，使所述解扰模块以所述接收变速箱输出的变速数据作为输入进行解扰处理，并将解扰处理后得到的接收数据发送给所述解码节点；

步骤S204，使所述解码选择模块接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用第一解码模块或者利用第二解码模块对所述接收数据进行解码；

步骤S205，使所述弹性缓存模块以解码选择模块输出的解码数据作为输入进行频率偏差校准处理。

本发明实施例所述的编码选择模块在接收到所述第一使能信号线传输的第一使能信号后，在所述第一使能信号的控制下利用第一编码模块对按照RapidIO PCS协议封装的发送数据进行编码或者利用第二编码模块对按照1000Base-X PCS协议封装的发送数据进行编码。

本发明实施例提供的PCS协议复用芯片能够在同一架构下，实现按照RapidIO PCS协议和1000Base-X PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

在实际应用中，本发明提供的一种PCS协议复用方法可以包括以下步骤：

1、发送通路中的数据，在进入本发明的PCS之后，如果两端时钟不一致就需要进行跨时钟域操作，将数据送入发送端的异步FIFO完成跨时钟域处理；否则数据直接绕过。

2、低速1000Base-X和RapidIO PCS虽然都采用8b/10b编码，但具体编码方式并不相同。所以数据在进入编码模块之前，需要根据表1中实现协议的寄存器数值来选择相应的编码模块。

3、数据在编码之后，可以进行加扰，来保证直流平衡。对于6.25G RapidIO必须进行加扰；其余速率可以加扰，也可以不加扰，由寄存器配置决定。1000Base-X不需要进行加扰操作，可以直接绕过。

4、发送端极性控制模块，用于控制是否反转，两种协议均需要实现，所以可以复用。

在实际应用中，本发明提供的另一种PCS协议复用方法可以包括以下步骤：

1、接收通路中的数据在进入本发明的PCS之后，都要进入接收极性控制模块，来控制是否反转极性。

2、数据在经过接收极性控制模块之后，并不知道哪些位数据组成一个数据包，所以对接收数据进行定界，再将数据发送给解扰模块。

3、接收通路中的数据，如果在发送端已经被加扰，那么需要在接收侧完成对应的解扰，才能得到正确的数据。6.25G RapidIO的数据在发送时一定经过了加扰，所以在接收端也必须进行解扰，而其他速率是否需要解扰由寄存器配置决定。1000Base-X在发送端没有加扰，在接收端也不用解扰，直接绕过。

4、数据在解扰之后需要进行解码，虽然1000Base-X和RapidIO均采用8b/10b编解码，但各自协议具体的解码方式不同，所以需要根据实际选择的协议选取相应的解码模块。

5、数据在解码之后，需要传递给后续模块。但由于PCS层使用的是PMA恢复的时钟，而后续模块使用的是本地时钟，这两者之间可能存在一定的频偏。当数据传输量较大时，频偏积累得会很大，从而导致数据溢出。因此，需要在协议中定义IDLE序列，根据频率偏差适当的增加或删除相应的IDLE序列，从而解决时钟频偏造成的数据溢出问题。1000Base-X和RapidIO协议中都有这个机制，但对于IDLE序列的定义不同，所以在具体增加或删减IDLE序列时，需要根据不同协议进行操作。

本发明提供的PCS协议复用方法。由于1000Base-X和RapidIO的传输速率不同，所以对于本地时钟也就是弹性缓存模块的接收侧时钟以及发送端异步FIFO的写入侧时钟，需要根据不同的协议选择不同的时钟。

附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种PCS协议复用芯片，其特征在于，包括：用于处理按照RapidIO PCS协议封装的发送数据的第一编码模块、用于处理按照1000Base-X PCS协议封装的发送数据的第二编码模块、分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，所述编码选择模块接第一使能信号线；

所述第一编码模块，用于对发送通路中的发送数据进行编码；

所述第二编码模块，用于对发送通路中的发送数据进行编码；

所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者利用所述第二编码模块对所述发送数据进行编码。

2.根据权利要求1所述的PCS协议复用芯片，其特征在于，还包括：与所述编码选择模块电性连接的加扰模块以及与所述加扰模块电性连接的发送变速箱；

所述加扰模块，用于以所述第一编码模块或所述第二编码模块输出的编码数据作为输入进行加扰处理；

所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

3.根据权利要求2所述的PCS协议复用芯片，其特征在于，还包括：发送端异步FIFO模块、异步时钟选择模块和与所述发送变速箱电性连接的发送端极性控制模块，所述异步时钟选择模块接第二使能信号线；

所述发送端异步FIFO模块，用于对发送通路接收到的初始数据进行跨时钟域处理；

所述异步时钟选择模块，用于接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送到编码节点；

所述发送端极性控制模块，用于对所述发送变速箱输出的变速数据进行反转处理。

4.一种PCS协议复用芯片，其特征在于，包括：用于处理按照RapidIO PCS协议封装的接收数据的第一解码模块、用于处理按照1000Base-X PCS协议封装的接收数据的第二解码模块和分别与所述第一解码模块和所述第二解码模块连接的解码选择模块，所述解码选择模块接第三使能信号线；

所述第一解码模块，用于对接收通路中的接收数据进行解码；

所述第二解码模块，用于对接收通路中的接收数据进行解码；

所述解码选择模块，用于接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块或者利用所述第二解码模块对所述接收数据进行解码。

5.根据权利要求4所述的PCS协议复用芯片，其特征在于，还包括：接收端极性控制模块、同步头检测模块、接收变速箱和电性连接于所述接收变速箱与解码节点之间的解扰模块；

所述接收端极性控制模块，用于对接收通道接收的初始数据进行反转处理；

所述同步头检测模块，用于以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

所述接收变速箱，用于以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

所述解扰模块，用于以所述接收变速箱输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给所述解码节点。

6.根据权利要求5所述的PCS协议复用芯片，其特征在于，还包括：与所述解码选择模块电性连接的弹性缓存模块；

所述弹性缓存模块，用于以所述解码选择模块输出的解码数据作为输入进行频率偏差校准处理。

7.一种PCS协议复用方法，其特征在于，应用如权利要求3所述的PCS协议复用芯片，所述方法包括：

使所述编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者利用所述第二编码模块对所述发送数据进行编码。

8.根据权利要求7所述的PCS协议复用方法，其特征在于，所述方法还包括：

使所述异步时钟选择模块接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送到编码节点；

使所述加扰模块以所述编码选择模块输出的编码数据作为输入进行加扰处理；

使所述发送变速箱以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；

使所述发送端极性控制模块对所述发送变速箱输出的变速数据进行反转处理。

9.一种PCS协议复用方法，其特征在于，应用如权利要求6所述的PCS协议复用芯片，所述方法包括：

使所述解码选择模块接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块或者利用所述第二解码模块对接收通路中的所述接收数据进行解码。

10.根据权利要求9所述的PCS协议复用方法，其特征在于，所述方法还包括：

使所述弹性缓存模块以解码选择模块输出的解码数据作为输入进行频率偏差校准处理；

使所述接收端极性控制模块对接收通道接收的初始数据进行反转处理；

使所述同步头检测模块以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；

使所述接收变速箱以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；

使所述解扰模块以所述接收变速箱输出的变速数据作为输入进行解扰处理，并将解扰处理后得到的接收数据发送给所述解码节点。

Images