[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108460296A - 一种具有调试接口安全机制的soc芯片及方法 - Google Patents

一种具有调试接口安全机制的soc芯片及方法 Download PDF

Info

Publication number
CN108460296A
CN108460296A CN201611126402.1A CN201611126402A CN108460296A CN 108460296 A CN108460296 A CN 108460296A CN 201611126402 A CN201611126402 A CN 201611126402A CN 108460296 A CN108460296 A CN 108460296A
Authority
CN
China
Prior art keywords
password
debugging
debugging interface
port
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611126402.1A
Other languages
English (en)
Inventor
王健
杨灿华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201611126402.1A priority Critical patent/CN108460296A/zh
Priority to PCT/CN2017/085624 priority patent/WO2018103275A1/zh
Publication of CN108460296A publication Critical patent/CN108460296A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

本发明提供一种具有调试接口安全机制的SOC芯片及方法，所述芯片包括：调试端口；微处理器，包括调试接口；存储单元，用于预先存储调试接口安全访问密码；安全控制单元，连接于所述调试端口与所述调试接口之间，用于监测连接于所述调试端口的外部设备的输入时序；当输入时序正确，则将输入密码与所述调试接口安全访问密码进行比较；如果比较结果一致，则打开所述调试端口到所述调试接口之间的通道；如果比较结果不一致，则关闭该通道。本发明在物理调试端口与内部调试接口之间加入了安全控制单元，从物理连接上隔离，只有在调试端口上输入包含正确密码的时序波形信号时才能在物理上将调试端口与内部调试接口连通，从而获得访问内部资源的权限。

Description

一种具有调试接口安全机制的SOC芯片及方法
技术领域
本发明属于片上系统领域，涉及一种具有调试接口安全机制的SOC芯片及方法。
背景技术
片上系统(System on Chip，简称SOC)，从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；从广义角度讲，SOC是一个微小型系统，其将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，通常是客户定制的，或是面向特定用途的标准产品。
硬件调试接口为SoC芯片的系统测试和片上调试提供了行之有效的方法，然而也造成了安全隐患。
目前的SoC芯片都会集成调试接口用于芯片测试及系统调试，用户可以非常方便的使用上位机软件进行应用程序开发或者使用烧录器烧写用户程序。但是提供方便之余，也带来了安全隐患。调试接口一直被业界称为“后门”，即通过对调试端口施加特定的激励，可以实现获取和修改芯片内部资源以及存储器数据的目的。
因此，如何提供具有调试接口安全机制的SOC芯片及方法，以提高芯片安全性，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有调试接口安全机制的SOC芯片及方法，用于解决现有技术中SOC芯片安全风险较高的问题。
为实现上述目的及其他相关目的，本发明提供一种具有调试接口安全机制的SOC芯片及方法，包括：
调试端口；
微处理器，包括调试接口；
存储单元，用于预先存储调试接口安全访问密码；
安全控制单元，连接于所述调试端口与所述调试接口之间，用于监测连接于所述调试端口的外部设备的输入时序；当输入时序正确，则将输入密码与所述调试接口安全访问密码进行比较；如果比较结果一致，则打开所述调试端口到所述调试接口之间的通道；如果比较结果不一致，则关闭所述调试端口到所述调试接口之间的通道。
可选地，所述安全控制单元包括：
第一密码寄存器，与所述存储单元连接，用于在芯片上电且完成复位操作后接收并暂存来自所述存储单元的调试接口安全访问密码；
第二密码寄存器，用于暂存来自所述外部设备的输入密码；
输入时序监测单元，与所述调试端口及所述第二密码寄存器相连，用于监测连接于所述调试端口的外部设备的输入时序，并在输入时序正确时将输入密码写入所述第二密码寄存器；
比较器，所述比较器的两个输入端分别与所述第一密码寄存器与第二密码寄存器相连，用于将所述输入密码与所述调试接口安全访问密码进行比较。
可选地，芯片上电且完成复位操作后，来自所述存储单元的调试接口安全访问密码是通过纯硬件逻辑写入到所述第一密码寄存器，所述第一密码寄存器无法被所述微处理器访问。
可选地，所述安全控制单元被设置为当密码比对次数超过预设次数，则锁定芯片。
可选地，所述安全控制单元被设置为锁定芯片后，不再接收密码比对数据，只接收存储器擦除指令。
可选地，所述预设次数为1～10。
可选地，所述调试接口安全访问密码为128比特。
可选地，所述存储单元为非易失性存储器。
可选地，所述存外部设备为上位机或烧录器。
本发明还提供一种调试接口安全机制的方法，应用于如上任意一项所述的具有调试接口安全机制的SOC芯片，所述方法包括：
芯片上电且完成复位操作后，通过纯硬件逻辑将预先存储在所述存储单元内的调试接口安全访问密码写入到第一密码寄存器内，所述第一密码寄存器无法被所述微处理器访问；
所述安全控制单元时刻监测连接于所述调试端口的外部设备的输入时序，当时序正确，则将输入密码写入所述密码寄存器；
当输入密码接收完成后，所述安全控制单元将输入密码与所述调试接口安全访问密码进行比较；
如果比较结果一致，则打开所述调试端口到所述调试接口之间的通道；如果比较结果不一致，则关闭所述调试端口到所述调试接口之间的通道。
如上所述，本发明的具有调试接口安全机制的SOC芯片及及方法，具有以下有益效果：本发明采用数字电路架构实现调试接口的安全访问，在物理调试端口与内部调试接口之间加入了安全控制单元，从物理连接上隔离。只有在调试端口上输入包含正确密码的时序波形信号时才能在物理上将调试端口与内部调试接口连通，从而获得访问内部资源的权限。安全控制单元负责密码的校验并记入比对的次数，如果比对次数超过3次，则自动锁定。芯片锁定后，安全控制单元不再接收密码比对数据，只接收NVM存储器擦除指令。用户只能在执行NVM存储器擦除指令后才能重新取得芯片控制权，而此时存储在NVM存储器内的用户数据已经被擦除，从而实现保护NVM存储器单元中用户数据的目的。
附图说明
图1显示为本发明的具有调试接口安全机制的SOC芯片及的结构示意图。
图2显示为所述安全控制单元的电路结构图。
图3显示为本发明的调试接口安全机制的方法的流程示意图。
元件标号说明
1 调试端口
2 微处理器
201 调试接口
3 存储单元
4 安全控制单元
401 第一密码寄存器
402 第二密码寄存器
403 输入时序监测单元
404 比较器
5 外部设备
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种具有调试接口安全机制的SOC芯片及方法，请参阅图1，显示为该SOC芯片的结构示意图，包括调试端口1、微处理器2、微处理器内的调试接口201、存储单元3及安全控制单元4。
具体的，所述存储单元3用于预先存储调试接口安全访问密码，由芯片生产提供者负责维护。本实施例中，所述存储单元3采用非易失性存储器(Non-Volatile Memory，NVM)，当电源关掉后，其所存储的数据不会消失。所述调试接口安全访问密码为128比特。
所述安全控制单元4，连接于所述调试端口1与所述调试接口201之间，用于监测连接于所述调试端口1的外部设备5的输入时序；当输入时序正确，则将输入密码与所述调试接口安全访问密码进行比较；如果比较结果一致，则打开所述调试端口1到所述调试接口201之间的通道；如果比较结果不一致，则关闭所述调试端口1到所述调试接口201之间的通道。
本实施例中，所述外部设备包括但不限于烧录器或上位机。
本发明采用数字电路架构实现调试接口的安全访问，在物理调试端口与内部调试接口之间加入了安全控制单元，从物理连接上将SOC芯片的调试接口与芯片内部调试接口进行隔离。只有在调试端口上输入包含正确密码的时序波形信号时才能在物理上将调试端口与内部调试接口连通，从而获得访问内部资源的权限。
作为示例，图2中展示了所述安全控制单元4的电路结构图，其包括第一密码寄存器401、第二密码寄存器402、输入时序检测单元403及比较器404；其中：
所述第一密码寄存器401与所述存储单元3连接，用于在芯片上电且完成复位操作后接收并暂存来自所述存储单元3的调试接口安全访问密码。
本实施例中，存储在所述存储单元3内的调试接口安全访问密码只有在芯片上电后系统配置阶段才能被硬件逻辑写入特定寄存器内，CPU和调试接口无法访问所述存储单元3和所述第一密码寄存器401。
所述第二密码寄存器402用于暂存来自所述外部设备1的输入密码。
所述输入时序监测单元403与所述调试端口1及所述第二密码寄存器402相连，用于监测连接于所述调试端口1的外部设备的输入时序，并在输入时序正确时将输入密码写入所述第二密码寄存器402。
所述比较器404的两个输入端分别与所述第一密码寄存器401与第二密码寄存器402相连，用于将所述输入密码与所述调试接口安全访问密码进行比较。
具体的，所述安全控制单元4被设置为在校验密码时计入比对的次数，当密码比对次数超过预设次数，则锁定芯片。
作为示例，所述预设次数可以为1～10。本实施例中，所述预设次数优选为3，即当密码比对失败超过3次，则芯片自动锁定。
本实施例中，所述安全控制单元4进一步被设置为当芯片锁定后，不再接收密码比对数据，只接收存储器擦除指令。即用户只能在执行存储器擦除指令后才能重新取得芯片控制权，而此时存储在存储器内的用户数据已经被擦除，即使被非法获取到芯片，得到的也只是“白片”，从而实现保护存储器内用户程序的目的。
图3展示为本发明所述调制接口安全机制的方法的流程示意图，所述方法包括：
步骤S1：芯片上电且完成复位操作后，通过纯硬件逻辑将预先存储在所述存储单元3内的调试接口安全访问密码写入到第一密码寄存器内，所述第一密码寄存器无法被所述微处理器2访问；
步骤S2：所述安全控制单元4时刻监测连接于所述调试端口1的外部设备5的输入时序，当时序正确，则将输入密码写入第二密码寄存器；
步骤S3：当输入密码接收完成后，所述安全控制单元4将输入密码与所述调试接口安全访问密码进行比较；
步骤S4：如果比较结果一致，则打开所述调试端口1到所述调试接口201之间的通道；如果比较结果不一致，则关闭所述调试端口1到所述调试接口201之间的通道。
本发明的调制接口安全机制的方法将128比特调试接口安全访问密码保存在特定的非易失性存储器内，只有芯片上电后系统配置阶段才能被硬件逻辑写入特定密码寄存器内，CPU和调试接口无法访问该非易失性存储器和密码寄存器，当密码比对失败超过一定次数，则芯片被锁定，芯片锁定后，安全控制单元不再接受密码比对数据，只接受非易失性存储器擦除指令，从而可以有效防止非法获取和修改芯片内部资源以及存储器数据。
综上所述，本发明的具有存储器内部数据防篡改机制的SOC芯片及方法采用数字电路架构实现调试接口的安全访问，在物理调试端口与内部调试接口之间加入了安全控制单元，从物理连接上隔离。只有在调试端口上输入包含正确密码的时序波形信号时才能在物理上将调试端口与内部调试接口连通，从而获得访问内部资源的权限。安全控制单元负责密码的校验并记入比对的次数，如果比对次数超过3次，则自动锁定。芯片锁定后，安全控制单元不再接收密码比对数据，只接收NVM存储器擦除指令。用户只能在执行NVM存储器擦除指令后才能重新取得芯片控制权，而此时存储在NVM存储器内的用户数据已经被擦除，从而实现保护NVM存储器单元中用户数据的目的。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种具有调试接口安全机制的SOC芯片及方法，其特征在于，包括：
调试端口；
微处理器，包括调试接口；
存储单元，用于预先存储调试接口安全访问密码；
安全控制单元，连接于所述调试端口与所述调试接口之间，用于监测连接于所述调试端口的外部设备的输入时序；当输入时序正确，则将输入密码与所述调试接口安全访问密码进行比较；如果比较结果一致，则打开所述调试端口到所述调试接口之间的通道；如果比较结果不一致，则关闭所述调试端口到所述调试接口之间的通道。
2.根据权利要求1所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述安全控制单元包括：
第一密码寄存器，与所述存储单元连接，用于在芯片上电且完成复位操作后接收并暂存来自所述存储单元的调试接口安全访问密码；
第二密码寄存器，用于暂存来自所述外部设备的输入密码；
输入时序监测单元，与所述调试端口及所述第二密码寄存器相连，用于监测连接于所述调试端口的外部设备的输入时序，并在输入时序正确时将输入密码写入所述第二密码寄存器；
比较器，所述比较器的两个输入端分别与所述第一密码寄存器与第二密码寄存器相连，用于将所述输入密码与所述调试接口安全访问密码进行比较。
3.根据权利要求2所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：芯片上电且完成复位操作后，来自所述存储单元的调试接口安全访问密码是通过纯硬件逻辑写入到所述第一密码寄存器，所述第一密码寄存器无法被所述微处理器访问。
4.根据权利要求1所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述安全控制单元被设置为当密码比对次数超过预设次数，则锁定芯片。
5.根据权利要求4所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述安全控制单元被设置为锁定芯片后，不再接收密码比对数据，只接收存储器擦除指令。
6.根据权利要求4所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述预设次数为1～10。
7.根据权利要求1所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述调试接口安全访问密码为128比特。
8.根据权利要求1所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述存储单元为非易失性存储器。
9.根据权利要求1所述的具有调试接口安全机制的SOC芯片及方法，其特征在于：所述存外部设备为上位机或烧录器。
10.一种调试接口安全机制的方法，其特征在于，应用于如权利要求1-9任意一项所述的具有调试接口安全机制的SOC芯片，所述方法包括：
芯片上电且完成复位操作后，通过纯硬件逻辑将预先存储在所述存储单元内的调试接口安全访问密码写入到第一密码寄存器内，所述第一密码寄存器无法被所述微处理器访问；
所述安全控制单元时刻监测连接于所述调试端口的外部设备的输入时序，当时序正确，则将输入密码写入第二密码寄存器；
当输入密码接收完成后，所述安全控制单元将输入密码与所述调试接口安全访问密码进行比较；
如果比较结果一致，则打开所述调试端口到所述调试接口之间的通道；如果比较结果不一致，则关闭所述调试端口到所述调试接口之间的通道。
CN201611126402.1A 2016-12-09 2016-12-09 一种具有调试接口安全机制的soc芯片及方法 Pending CN108460296A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611126402.1A CN108460296A (zh) 2016-12-09 2016-12-09 一种具有调试接口安全机制的soc芯片及方法
PCT/CN2017/085624 WO2018103275A1 (zh) 2016-12-09 2017-05-24 一种具有调试接口安全机制的soc芯片及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611126402.1A CN108460296A (zh) 2016-12-09 2016-12-09 一种具有调试接口安全机制的soc芯片及方法

Publications (1)

Publication Number Publication Date
CN108460296A true CN108460296A (zh) 2018-08-28

Family

ID=62490766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611126402.1A Pending CN108460296A (zh) 2016-12-09 2016-12-09 一种具有调试接口安全机制的soc芯片及方法

Country Status (2)

Country Link
CN (1) CN108460296A (zh)
WO (1) WO2018103275A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977023A (zh) * 2019-04-03 2019-07-05 北京智芯微电子科技有限公司 支持调试权限控制的cpu芯片仿真器
CN112100691A (zh) * 2020-09-11 2020-12-18 浪潮(北京)电子信息产业有限公司 一种硬件调试接口的保护方法、保护系统及可编程控制器
CN112380119A (zh) * 2020-11-12 2021-02-19 上海东软载波微电子有限公司 芯片、编程调试器、系统及锁定编程调试入口的方法
CN113918392A (zh) * 2020-07-10 2022-01-11 珠海格力电器股份有限公司 一种调试保护系统及调试处理模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112788382A (zh) * 2020-12-31 2021-05-11 成都长虹网络科技有限责任公司 一种具有安全调试功能的机顶盒
CN116756781B (zh) * 2023-08-23 2023-11-14 菁音核创科技(厦门)有限公司 一种芯片的加密保护方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
CN101809542A (zh) * 2007-09-28 2010-08-18 飞思卡尔半导体公司 用于监视调试事件的系统和方法
CN202102448U (zh) * 2011-06-07 2012-01-04 郑州信大捷安信息技术股份有限公司 基于SoC芯片外部数据安全存储架构
CN102592064A (zh) * 2011-01-07 2012-07-18 深圳同方电子设备有限公司 一种动态密码芯片
CN103235749A (zh) * 2013-03-26 2013-08-07 江南大学 一种基于FPGA的传感器网络SoC原型验证平台

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900064B2 (en) * 2005-04-20 2011-03-01 Honeywell International Inc. Encrypted debug interface
KR102009440B1 (ko) * 2012-12-14 2019-08-12 엘지디스플레이 주식회사 데이터 인터페이스 제어 장치 및 방법
CN103324506A (zh) * 2013-06-24 2013-09-25 上海天奕达电子科技有限公司 一种控制Android应用程序安装的方法及手机
CN104777761B (zh) * 2014-01-15 2018-04-27 上海华虹集成电路有限责任公司 实现mcu安全性的方法及电路
CN103793325A (zh) * 2014-01-24 2014-05-14 深圳市同洲电子股份有限公司 一种内核调试方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809542A (zh) * 2007-09-28 2010-08-18 飞思卡尔半导体公司 用于监视调试事件的系统和方法
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
CN102592064A (zh) * 2011-01-07 2012-07-18 深圳同方电子设备有限公司 一种动态密码芯片
CN202102448U (zh) * 2011-06-07 2012-01-04 郑州信大捷安信息技术股份有限公司 基于SoC芯片外部数据安全存储架构
CN103235749A (zh) * 2013-03-26 2013-08-07 江南大学 一种基于FPGA的传感器网络SoC原型验证平台

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977023A (zh) * 2019-04-03 2019-07-05 北京智芯微电子科技有限公司 支持调试权限控制的cpu芯片仿真器
CN113918392A (zh) * 2020-07-10 2022-01-11 珠海格力电器股份有限公司 一种调试保护系统及调试处理模块
WO2022007351A1 (zh) * 2020-07-10 2022-01-13 格力电器（武汉）有限公司 一种调试保护系统及调试处理模块
CN113918392B (zh) * 2020-07-10 2023-10-13 珠海格力电器股份有限公司 一种调试保护系统及调试处理模块
CN112100691A (zh) * 2020-09-11 2020-12-18 浪潮(北京)电子信息产业有限公司 一种硬件调试接口的保护方法、保护系统及可编程控制器
CN112380119A (zh) * 2020-11-12 2021-02-19 上海东软载波微电子有限公司 芯片、编程调试器、系统及锁定编程调试入口的方法
CN112380119B (zh) * 2020-11-12 2024-08-16 上海东软载波微电子有限公司 芯片、编程调试器、系统及锁定编程调试入口的方法

Also Published As

Publication number Publication date
WO2018103275A1 (zh) 2018-06-14

Similar Documents

Publication Publication Date Title
CN108460296A (zh) 一种具有调试接口安全机制的soc芯片及方法
KR101726108B1 (ko) 집적 회로를 위한 보안 키 도출 및 암호화 로직
US20130024637A1 (en) Memory access unlock
US10671466B2 (en) Secure tunneling access to debug test ports on non-volatile memory storage units
TWI360991B (en) Method and apparatus for providing security for de
US20180059184A1 (en) Jtag debug apparatus and jtag debug method
CN106484581B (zh) 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法
CN103890733B (zh) 用于将错误注入存储器的方法和装置
US20140091832A1 (en) Integrated circuits having accessible and inaccessible physically unclonable functions
US9152749B2 (en) Management system, method and apparatus for licensed delivery and accounting of electronic circuits
GB2519181A (en) Clock verification
US8621298B2 (en) Apparatus for protecting against external attack for processor based on arm core and method using the same
US20090144045A1 (en) Data transmission system-on-chip memory model based validation
Basak et al. Exploiting design-for-debug for flexible SoC security architecture
CN103996416B (zh) 一种可重用的ftl验证方法
CN105095040A (zh) 一种芯片调试方法与装置
US20240020256A1 (en) Component firmware interaction using hardware registers
Balasubramanian et al. Solutions for mixed-signal soc verification using real number models
JP2003091459A (ja) 半導体デバイス内のコードとデータにセキュリティを与えるためのシステムと方法
US10922150B2 (en) Deep hardware access and policy engine
CN107229880A (zh) 一种带用户安全调试功能的微处理器芯片
CN108229196A (zh) 一种具有存储单元物理保护机制的soc芯片及方法
CN103713908A (zh) VxWorks操作系统下CPCI总线数字量输入功能单元驱动程序设计方法
US8380918B2 (en) Non-volatile storage alteration tracking
Chen et al. Striking a balance between SoC security and debug requirements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180828

RJ01 Rejection of invention patent application after publication