CN108345337B - 电源管理系统及其方法 - Google Patents

Abstract

本发明涉及一种电源管理系统，该系统包括：输入电源检测器，被配置成通过检测是否提供了第一电压来产生第一使能信号；第一输出级，被连接到输入电源检测器并被配置成一旦接收到第一使能信号便接收和调节第一电压；误差运算放大器，被连接到所述第一输出级，该误差运算放大器的第一输入端口被配置成接收第一参考电压，该误差运算放大器的第二输入端口被连接到第一电阻器和第二电阻器的连接点，该第一电阻器被连接到第一输出级，第二电阻器接地，以及系统输出端口位于第一输出级的输出端口和第一电阻器的连接处以驱动负载。本发明的优点在于针对设置了多个不同类型的输入电源的情况下，在切换电源时，能够保证芯片稳定高效的工作状态。

Description

电源管理系统及其方法

技术领域

本发明涉及电路芯片的应用领域，更具体地但不限于涉及一种电源管理系统及其方法。

背景技术

现代芯片应用中，电路经常具有两个或多个电源输入，并且电路的芯片可以在任意电源输入下工作。例如，在正常环境下，该芯片是由锂电池供电。当锂电池耗尽电力和通过USB端口被充电时，该芯片将在USB电源下工作，这需要该芯片在两种电源下进行切换。因此，希望有一种多输入的电源解决方案。

发明内容

根据本发明的一个实施例，电源管理系统包括：第一输出级，被配置成接收和调节第一电压；误差运算放大器，其电源端子被连接到系统输入端口，其输出端子被连接到第一输出级的输入端口，其第一输入端口被配置成接收第一参考电压，其第二输入端口被连接到第一电阻器和第二电阻器的连接点，第一电阻器被连接到第一输出级的输出端口，第二电阻器被接地，而且，系统输出端口被放置在第一输出级的输出端口和第一电阻器的连接上，以驱动负载。

根据本发明的另一个实施例，电源管理方法包括：通过连接到输出功率检测器的第一输出级接收和调节第一电压；通过误差运算放大器对第一参考电压和分电压进行比较，其中误差运算放大器的电源端子被连接到系统输出端口，误差运算放大器的输出端子被连接到第一输出级的输出端口，误差运算放大器的第一输出端口被配置成接收第一参考电压，误差运算放大器的第二输出端口被连接到第一电阻器和第二电阻器的连接点上，该连接点输出分电压，第一电阻器被连接到第一输出级的输出端口，第二电阻器被接地，而且系统输出端口被放置在第一输出级的输出端口和第一电阻器的连接处，其中，该方法还包括：在系统输出电压处被系统输出端口运行误差运算放大器，其中系统输出电压低于第一电压，并且被系统输出电压驱动负载。

本发明与现有技术相比，主要的优点在于：1、能够高效快速地实现多个不同类型电源供电下的电源自动切换，保证了供电的持续性；2、由于只有部分电路在较高电压下工作，极大地保证了电路的安全性；3、进行不同类型的电源的切换时，能够保证芯片的稳定高效工作。

附图说明

下面参照附图对本发明的非限制性的、非穷尽的实施例进行描述，其中，除非另有说明，在各个附图中，相同的附图标记表示相同的部件。

图1是本发明的一个实施例的电源管理系统的电路示意图。

图2是本发明的另一个实施例的电源管理系统的电路示意图。

图3A显示了本发明的一个实施例中的输入电压检测器的电路图。

图3B显示了本发明的另一个实施例中的输入电压检测器的电路图。

图4A显示了本发明的一个实施例中的第一输出级的电路图。

图4B显示了本发明的一个实施例中的第一输出级的电路图。

图5显示了本发明的一个实施例中的选择器的电路图。

图6显示了本发明的一个实施例中的初始电路的电路图。

图7显示了本发明的一个实施例中的用于电源管理方法的流程图。

图8显示了输入和输出电压信号的波形图。

具体实施方式

现在将描述本发明的各个方面和各个实施例。下面的描述提供了具体细节，以彻底地理解和实施这些实施例。但是，本领域的技术人员能够了解，本发明可以在没有这些细节的情况下实施。另外，一些众所周知的结构或功能可能没有详细的揭示或描述，以避免不必要的使相关说明发生混淆。

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

图1本发明的一个实施例中用于电源管理系统100的电路示意图。在图1中，只显示了单个功率输入V_CCL。注意到在另一实施例中，单个功率输入可以包括V_CCH而不是V_CCL。V_CC是正电压电源并且通常双极晶体管的集电极被连接到VCC电源或者连接到与V_CC相连的负载。V_CCH表示V_CC的高值，V_CCL表示V_CCL的低值。

电源管理系统100包括第一输出级110，和误差运算放大器(ERR OPAMP)120。第一输出级110接收和调节第一电压(V_CCL)。误差运算放大器120的电源端子被连接到系统输出端口V_OUT，误差运算放大器120的输出端子被连接到第一输出级110的输入端口。误差运算放大器的第一输入端口(例如，正极输入端口由+表示)接收第一参考电压vref1。误差运算放大器的第二输入端口(例如，负极输入端口由-表示)被连接到第一电阻器RFB1和第二电阻器RFB2的连接点。第一电阻器RFB1被连接到第一输出级110的输出端口。第二电阻器RFB2被接地。既如此，误差运算放大器120的输出端口、第一输出级110和第一电阻器RFB1形成了负反馈环路。系统输出端口VOUT被放置在第一输出级110的输出端口和第一电阻器RFB1的连接处，以驱动负载。根据图1，误差运算放大器120的正极输入端口和负极输入端口被假想性接地，或者换句话说，正极输入端口和负极输入端口的电压相同。

在另一实施例中，电源管理系统100还包括带隙(BG)电压发生器130。该带隙基准电压发生器130被连接到误差运算放大器120并被配置成将第一参考电压vref1输出到误差运算放大器120的第一输入端口。由带隙基准电压发生器130输出的参考电压vref1是恒定的。

图2是本发明的另一个实施例中用于电源管理系统200的电路示意图。

电源管理系统200包括第一输出级210、误差运算放大器220和带隙基准电压发生器230，各自都相对于图1所讨论的第一输出级110、误差运算放大器120和带隙基准电压发生器130是相似的。该电源管理系统200还包括第二输出级240、输入功率检测器250，输入功率检测器250被连接到第一输出级210和第二输出级240。输入功率检测器250通过检测是否提供第一电压V_CCL或第二电压V_CCH，产生第一使能信号V_CCLen或第二使能信号V_CCHen。第一输出级210一旦接收到第一使能信号V_CCLen，便接收和调节第一电压V_CCL。第二输出级240一旦接收到第二使能信号V_CCHen，便接收和调节第二电压V_CCH。第二输出级240的输出端口被连接到第一输出级210的输出端口。第二输出级240的输入端口被连接到误差运算放大器220的输出端口。

在运行期间，V_CCL或V_CCH通电后，输出级产生电压Vstart，如图2所述，Vstart电压小于vref*R_FB2/(R_FB1+R_FB2)。输出电压在启动之后应该是vref*R_FB2/(R_FB1+R_FB2)。如果Vstart>vref*R_FB2/(R_FB1+R_FB2)，意味着负反馈环路不能无法正常工作，输出Vout将会是Vstart。因此Vstart应该小于vref*R_FB2/(R_FB1+R_FB2)。带隙基准电压发生器230和误差运算放大器220在Vstart电压下工作。当隙电压发生器230和误差运算放大器220稳定后，换句话说，带隙电压达到目标设计值，全部反馈环路工作，因此输出电压V_OUT稳定在vref*R_FB2/(R_FB1+R_FB2)。

图2示出了一种电路，其包括两个电源输入。该电路产生一个稳定的V_OUT输出。注意到，电源检测器250、第一输出级210和第二输出级240在V_CCL和V_CCH下工作。带隙基准电压发生器230、误差运算放大器220在电压V_OUT下工作。

实际上，V_CCL、V_CCH电压要高于CMOS器件可以承受的电压。例如，3VN沟道金属氧化物半导体场效应晶体管(NMOS FET)可以承受3.65V的最大电压，而V_CCL高达4.2V并且V_CCH高达5.7V。

如图2所示的电路，仅有电源检测器250、第一输出级210和第二输出级240在高电压下工作，并且这些模块中的设备需要执行电压转换以避免过压。另一方面，带隙基准电压发生器230和误差运算放大器220在电压V_OUT下工作，者低于设备的最大可承受压力，例如，V_OUT低于3.6V，这就不需要过压处理。

图3A是本发明的一个实施例中的显示了输出电压检测器300A的电路图。该输出电压检测器300A包括比较器310、第一非门(NOT gate)320和第二非门330、电阻器R1、电阻器R2。电阻器阵列R1和R2用来检测V_CCH。比较器310通过比较输出电压和第二参考电压vref2，确定输出电压是否是第一电压。第二参考电压verf2的值可以根据第一输入电压V_CCL和第二输入电压V_CCH的关系被设置。例如，vref2可以是1.2V或其他值。如果输入电压低于或等于第二参考电压vref2*(R1+R2)/R2，比较器310通过第二非门330输出第一使能信号V_CCLen和第二去使能信号V_CCHenb。如果输入电压高于第二参考电压vref2，比较器310通过第一非门320输出第二使能信号V_CCHen和第一去使能信号V_CCLenb。

图3B是本发明的另一个实施例中的显示了输入电压检测器300B的电路图。除了已经关于图3A讨论的比较器310，输入电压检测器300B还包括第一电平移位器340和第二电平移位器350。第一电平移位器340和第二电平移位器350被连接到比较器310的输出端口。第一电平移位器340被配置成输出第一使能信号V_CCLen和第一去使能信号V_CCLenb，以及和第二电平移位器350被配置成输出第二使能信号V_CCHen和第二去使能信号V_CCHenb。对于第一电平移位器340和第二电平移位器350，最高输入电压是Vout，最低输入电压是0。对于第一电平移位器340的输出范围，如果V_CCL输出级被使能，则最高输出电压是V_CCL，最低输出电压是V_CCL-3.6V和0V中(max{V_CCL-3.6，0})较大的那一个。对于第二电平移位器350的输出，如果V_CCH输出级被使能，则高输出电压是V_CCH，低输出电压是V_CCH-3.6V和0V(max{V_CCH-3.6，0})中较大的那一个。

图4A是本发明的一个实施例中显示了第一输出级400A的电路图。如图4A所示，第一输出级还包括第一PMOS P1、第二PMOS P2、第三PMOS P3、第四PMOS P4和第一NMOS N1。第一NMOS N1的来源被配置成接收误差运算放大器220的输出，如图2所示的示例。第一NMOSN1的漏极被连接到所有的第二PMOS P2的漏极和栅极、第四PMOS P4的栅极和第三PMOS P3的漏极。第二PMOS P2的源极被连接到第一PMOS P1的漏极。第一PMOS P1的源极和第三PMOSP3的源极被配置成接收第一电压，该第一电压等于所述第一电压V_CCL。第一PMOS P1的栅极接收第一去使能信号V_CCLenb，第三PMOS P3的栅极接收第一使能信号V_CCLen。第一PMOS、第二PMOS、第三PMOS、和第四PMOS P1、P2、P3和P4的组合被连接到选择器NWELL_SEL410的输出端口。选择器NWELL_SEL410的第一输入端口被连接到第一电压V_CCL。选择器NWELL_SEL410的第二输入端口被连接到系统输出端口，也就是至少如图2所示的误差运算放大器220的输出端口。选择器NWELL_SEL410的详细结构将在下文中参考图5进行讨论。启动电路420的输入端口接收第一输入电压V_CCL，启动电路的输出端口被连接到系统输出端口。根据图4A所示的电路，V_OUT被保护成不超过3.6V的V_OUT电压，因此该电路元件将不会被损坏。选择器NWELL_SEL410用来产生用于PMOS的NWELL的偏置电压。第三PMOS P3和第一PMOS P1被用来启用输出级。第一NMOS N1可以被移除。第二PMOS P2和第四PMOS P4是第一输出级的设备。例如，输出级1210可以包括第二PMOS P2和第四PMOS P4。如果Vcclen很高，那么第三PMOS P3被导通，第一PMOS P1被断开，因此Vout被拉至VCCL。输出级断电。Vout可以高于或低于V_CCL。相反的，如果V_CCLenb很高，第一PMOS P1被导通，第三PMOS P3被断开。输出级通电。因此Vout低于V_CCL。启动电路420是一个启动步骤，用来产生初始输出电压。

图4B是本发明的另一个实施例中的显示了第一输出级400B的电路图。图4B与图4A相似，除了图4B中移除了第一NMOS N1。

注意到尽管未示出第二输出级包括与第一输出级400相同的结构，第二输出级的不同之处在于第一输入电压V_CCL置换为第二输入电压V_CCH，以及V_CCLen和V_CCLenb分别替换为V_CCHen和V_CCHenb。

具体来说，第二输出级还包括第一PMOS P1’、第二PMOS P2’、第三PMOS P3’、第四PMOS P4’和第一NMOS N1’。第一NMOS N1’的源极接收误差运算放大器的输出。第一NMOSN1’的漏极被连接到所有的第二PMOS P2’的漏极和栅极、第四PMOS P4’的栅极和第三PMOSP3’的源极。第二PMOS P2’的源极被连接到第一PMOS P1’的漏极。第一PMOS P1’的漏极和第三PMOS P3’的漏极接收第二电压V_CCH。第一PMOS P1’的栅极接收第二去使能信号V_CCHenb。第三PMOS P3’的栅极接收第二使能信号V_CCHen。第一PMOS P1’、第二PMOS P2’、第三PMOS P3’、第四PMOS P4’的组合被连接到选择器的输出端口。该选择器的第一输入端口被连接到第二电压，第二输入端口被连接到系统输出端口。启动电路的输入端口被配置成接收第二输入电压，启动电路的输出端口被连接到系统输出端口。

图5是本发明的一个实施例中的显示了选择器500的电路图。该选择器500可以是图4A所示的选择器NWELL_SEL410。选择器500还包括第五PMOS P5、第六PMOS P6、第七PMOSP7、第八PMOS P8、第九PMOS P9和第十PMOS P10。所有的第五PMOS P5、第六PMOS P6和第九PMOS P9的源极被配置成接收第一输入电压V_CCL。第五PMOS P5、第七PMOS P7和第十PMOSP10的栅极被连接到第五PMOS P5晶体管和第六PMOS晶体管P6的漏极，以及第一电流源I1。第七PMOS P7、第八PMOS P8和第十PMOS P10的源极被连接到系统输出端口VOUT。第八PMOSP8、第六PMOS P6和第九PMOS P9的栅极被连接到第八PMOS P8和第七PMOS P7的漏极，以及第二电流源I2。第九PMOS P9的漏极被连接到第十PMOS P10的漏极。

尽管未在图5中示出，第二输出级所包含的选择器还包括第五PMOS P5’、第六PMOSP6’、第七PMOS P7’、第八PMOS P8’、第九PMOS P9’和第十PMOS P10’。所有的第五PMOS P5’、第六PMOS P6’和第九PMOS P9’的源极被配置成接收第二输入电压V_CCL。第五PMOS P5’、第七PMOS P7’和第十PMOS P10’的栅极被连接到第五PMOS晶体管P5’和第六PMOS晶体管P6’的漏极，以及第一电流源I1’。第七PMOS P7’、第八PMOS P8’和第十PMOS P10’的源极被连接到系统输出端口V_OUT。第八PMOS P8’、第六PMOS P6’和第九PMOS P9’的栅极被连接到第八PMOSP8’和第七PMOS P7’的漏极，以及第二电流源I2’。第九PMOS P9’的漏极被连接到第十PMOSP10’的漏极。选择器500被用来从V_CCL和vout中选择较高的那一个电压。如果vout>V_CCL，选择器500的输出Vnw将会是vout，如果V_CCL>vout，那么vo将会是V_CCL。注意图4A和图4B中的Vnw指的是图5中的Vo。

例如V_CCL>vout，v2将会低于v1，P6将通电，v1将会被P6拉高至V_CCL。P10和P7将断电，v2低于vout，v2＝vout-vgs_P8，vout-v2>|vth_P9|，因此P9将会通电，vo＝V_CCL。

在另一实施例中，如果V_CCL<vout，v2将高于v1，P7将通电，并且v2将会被P7拉高至Vout，P9和P6将会断电，v1低于V_CCL，v1＝V_CCL-vgs_P5,V_CCL-v1>|vth_P10|，因此P10将会通电，vo＝Vout。

图6是本发明的一个实施例中的显示了启动电路600的电路图。该启动电路600可以是如图4A所示的启动电路420。启动电路600还包括第十一PMOS P11、第十二PMOS P12、第二NMOS NTM2、第三NMOS N3、第四NMOS N4、第五NMOS N5、第六NMOS N6。第十一PMOS P11和第十二PMOS P12的栅极被连接到第十一PMOS P11的漏极和第二NMOS NTM2的漏极。第二NMOS NTM2可以是国产MOS。当vgs＝0V时，国产mos可以被使用，然而当vgs>vth(vth约为0.7v，该vth对于不同过程将会不同，但是vth>0)时，正常NMOS将被使用。第十一PMOS P11和第十二PMOS P12的源极、以及第五NMOS N5的漏极被配置成接收第一电压V_CCLen。第十二PMOSP12的漏极被连接到第五NMOS N5的栅极。第四NMOS N4的漏极和栅极被连接到第五NMOS N5的栅极。第四NMOS N4的源极被连接到第六NMOS N6的漏极和栅极。第六NMOS N6的源极被连接到第三NMOS N3的漏极和栅极。启动电路600被用来产生初始电压。第二NMOS NTM2产生偏置电流I3。镜像电流I4是偏置电流I3的镜像电流。镜像电流I4被注入到N4、N6、N3以产生电压vg，vout＝vg-vgs_N5。偏置电流I3和镜像电流I4可以是电流源。

大于1.8V的电压可以被产生，用于产生初始电压V_OUT。由于一些模块(带隙基准电压发生器、误差运算放大器)在电压V_OUT下工作，如果一旦通电没有初始电压V_OUT，那么带隙基准电压发生器和误差运算放大器将不会正常工作，导致整个系统的运行故障。尽管图6显示了三个级联NMOS晶体管N4、N6和N3，二极管连接的NMOS晶体管和流过该NMOS的电流都涉及IC工艺，并且可以根据仿真来确定。

尽管未在图6示出，第二输出级中的启动电路还包括第十一PMOS P11’、第十二PMOS P12’、第二NMOS NTM2’、第三NMOS N3’、第四NMOS N4’、第五NMOS N5’、第六NMOS N6’。第十一PMOS P11’和第十二PMOS P12’的栅极被连接到第十一PMOS P11’的漏极和第二NMOSNTM2’的漏极，第十一PMOS P11’的源极和第十二PMOS P12’的源极，以及第五NMOS N5’的漏极接收第二电压VCCH。第十二PMOS P12’的漏极被连接到第五NMOS N5’的栅极。第四NMOSN4’的漏极和栅极被连接到第五NMOS N5’的栅极。第四NMOS N4’的源极被连接到第六NMOSN6’的漏极和栅极。第六NMOS N6’的源极被连接到第三NMOS N3’的漏极和栅极。

图7是本发明的一个实施例中的显示了电源管理方法700的流程图。

电源管理方法700包括：在步骤710，通过连接到输入电源检测器的第一输出级接收和调节第一电压；在步骤720，通过误差运算放大器比较第一参考电压和分电压，其中误差运算放大器的电源端子被连接到系统输出端口，误差运算放大器的输出端子被连接到第一输出级的输出端口，误差运算放大器的第一输入端口被配置成接收第一参考电压，误差运算放大器的第二输入端口被连接到第一电阻器和第二电阻器的连接点，该连接点输出分电压,，第一电阻器被连接到第一输出级的输出端口，第二电阻器接地，以及系统输出端口位于第一输出级的输出端口和第一电阻器的连接处。电源管理方法700还包括：在步骤730，通过系统输出端口，在系统输出电压运行误差运算放大器，其中系统输出电压低于第一电压；以及，在步骤740，按系统输出电压驱动负载。

在另一实施例中，电压管理系统还包括带隙基准电压发生器，其中带隙基准电压发生器被连接到误差运算放大器并被配置成输出第一参考电压到误差运算放大器的第一输入端口。

在另一实施例中，电压管理系统还包括第二输出级、连接到第一输出级和第二输出级的输入电源检测器。其中，电源管理方法700还包括(未在图7示出)：由输入电源检测器通过检测是否提供了第一电压或第二电压来产生第一使能信号或第二使能信号；一旦接收到第一使能信号，通过第一输出级接收和调节第一电压；一旦接收到第二使能信号，通过第二输出级接收和调节第二电压；其中，第二输出级的输出端口被连接到第一输出级的输出端口；第二输出级的输入端口被连接到误差运算放大器的输出端口。

在另一实施例中，电源管理方法700还包括(未在图7中示出)：由比较器通过比较输入电压和第二参考电压来确定输入电压是否是第一电压；如果输入电压低于或等于第二参考电压，则通过比较器输出第一使能信号和第二去使能信号；如果输入电压高于第二参考电压，则通过比较器输出第二使能信号和第一去使能信号。

图8显示了输入和输出电压信号的波形图。如图8所示，Vout首先达到Vstart，然后稳定在V_OUT。注意到，如果没有V_CCH，那么V_CC将是V_CCL，否则，V_CC将是V_CCH。

从上述可以得到，本文描述的技术的具体实施例目的在于说明；然而在不背离本发明的精神和范围的情况在，可以进行不同的修改。因此，除了权利要求书的精神，本发明是非限制性的。

公开的实施例的其他变型，可以理解和实践所要求保护的发明中，从附图，公开内容和所附权利要求的研究由本领域的技术人员进行。在权利要求书中的词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”并不排除多个。即使特定的特征记载在不同的从属权利要求中，本发明还涉及包括所有这些功能的实施例。权利要求中的任何附图标记不应当被解释为限制范围。

特征和各种实施例的各方面可以被集成到其它实施例，并且可以在没有所有的示出或描述的特征或方面来实施本文中所示的实施例。本领域的技术人员将理解，尽管使用了特定的实施例和在系统和方法的实施例已经为了说明的目的描述，各种修改可以在不脱离本发明的精神和范围的情况下作出。此外，一个实施例的特征可并入其它实施例中，即使在那些特征没有一起在单个实施例，本文档中描述。因此，本发明由所附权利要求所描述。

Claims (11)

1.一种电源管理系统，其特征在于，包括：

第一输出级，被配置成接收和调节第一电压；

误差运算放大器，其中该误差运算放大器的电源端子被连接到系统输出端口，所述误差运算放大器的输出端子被连接到所述第一输出级的输入端口，所述误差运算放大器的第一输入端口被配置成接收第一参考电压，所述误差运算放大器的第二输入端口被连接到第一电阻器和第二电阻器的连接点，所述第一电阻器被连接到所述第一输出级的输出端口，所述第二电阻器接地，并且，所述系统输出端口位于所述第一输出级的输出端口和所述第一电阻器的连接处，以驱动负载；

还包括带隙基准电压发生器，其中该带隙基准电压发生器被连接到所述误差运算放大器并被配置成输出所述第一参考电压到所述误差运算放大器的所述第一输入端口；

还包括第二输出级、连接到所述第一输出级和所述第二输出级的输入电源检测器，其中，

所述输入电源检测器被配置成通过检测是否提供第一电压或第二电压来产生第一使能信号或第二使能信号；

所述第一输出级被配置成一旦接收到所述第一使能信号，便接收和调节所述第一电压；

所述第二输出级被配置成一旦接收到所述第二使能信号，便接收和调节所述第二电压；

所述第二输出级的输出端口被连接到所述第一输出级的输出端口；

所述第二输出级的输入端口被连接到所述误差运算放大器的所述输出端子；

其中所述带隙基准电压发生器连接至所述第一输出级和所述第二输出级的输出端口。

2.如权利要求1所述的电源管理系统，其特征在于，所述输入电源检测器还包括：

比较器，被配置成通过比较输入电压和第二参考电压来确定所述输入电压是否是所述第一电压；

如果所述输入电压低于或等于所述第二参考电压，所述比较器则被配置成输出所述第一使能信号和第二去使能信号；

如果所述输入电压高于所述第二参考电压，所述比较器则被配置成输出第二使能信号和第一去使能信号。

3.如权利要求2所述的电源管理系统，其特征在于，所述输入电源检测器还包括第一电平移位器和第二电平移位器，其中第一电平移位器和第二电平移位器被连接到所述比较器的输出端口，所述第一电平移位器被配置成输出所述第一使能信号和第一去使能信号，并且，所述第二电平移位器被配置成输出所述第二使能信号和所述第二去使能信号。

4.如权利要求2所述的电源管理系统，其特征在于，所述第一输出级还包括第一PMOS、第二PMOS、第三PMOS、第四PMOS、第一NMOS，其中，

第一NMOS的源极被配置成接收所述误差运算放大器的输出，所述第一NMOS的漏极被连接到所述第二PMOS的漏极和栅极、所述第四PMOS的栅极和所述第三PMOS的漏极，所述第二PMOS的源极被连接到所述第一PMOS的漏极，所述第一PMOS的源极和所述第三PMOS的源极被配置成接收所述第一电压，所述第一PMOS的栅极被配置成接收所述第一去使能信号，所述第三PMOS的栅极被配置成接收所述第一使能信号；

其中，所述第一PMOS、所述第二PMOS、所述第三PMOS和所述第四PMOS的组合被连接到选择器的输出端口，该选择器的第一输入端口被连接到所述第一电压，所述选择器的第二输入端口被连接到所述系统输出端口；

其中，启动电路的输入端口被配置成接收所述第一电压，和所述启动电路的输出端口被连接到所述系统输出端口。

5.如权利要求4所述的电源管理系统，其特征在于，所述选择器还包括第五PMOS、第六PMOS、第七PMOS、第八PMOS、第九PMOS和第十PMOS，其中上述第五PMOS、第六PMOS和第九PMOS的源极被配置成接收所述第一电压；所述第五PMOS、所述第七PMOS和所述第十PMOS的栅极被连接到所述第五PMOS晶体管的漏极和第一电流源，所述第七PMOS、所述第八PMOS和所述第十PMOS的源极被连接到所述系统输出端口，所述第八PMOS、所述第六PMOS和所述第九PMOS的栅极被连接到所述第八PMOS的漏极和第二电流源，所述第九PMOS的漏极被连接到所述第十PMOS的漏极。

6.如权利要求4所述的电源管理系统，其特征在于，所述启动电路还包括第十一PMOS、第十二PMOS、第二NMOS、第三NMOS、第四NMOS、第五NMOS和第六NMOS；

其中，所述第十一PMOS和所述第十二PMOS的栅极被连接到所述第十一PMOS的漏极和所述第二NMOS的漏极，所述第十一PMOS和所述第十二PMOS的源极以及所述第五NMOS的漏极被配置成接收所述第一电压，所述第十二PMOS的漏极被连接到所述第五NMOS的栅极、所述第四NMOS的漏极和栅极，所述第四NMOS的源极被连接到所述第六NMOS的漏极和栅极，所述第六NMOS的源极被连接到所述第三NMOS的漏极和栅极。

7.如权利要求2所述的电源管理系统，其特征在于，所述第二输出级还包括第一PMOS、第二PMOS、第三PMOS、第四PMOS和第一NMOS，其中，

所述第一NMOS的源极被配置成接收所述误差运算放大器的所述输出，所述第一NMOS的漏极被连接到所有的所述第二PMOS的漏极和栅极、所述第四PMOS的栅极和所述第三PMOS的源极，所述第二PMOS的源极被连接到所述第一PMOS的漏极，所述第一PMOS的源极和所述第三PMOS的源极被配置成接收所述第二电压，所述第一PMOS的栅极被配置成接收所述第二使能信号，所述第三PMOS的栅极被配置成接收所述第二去使能信号；

其中，所述第一PMOS、所述第二PMOS、所述第三PMOS和所述第四PMOS的组合被连接到选择器的输出端口，所述选择器的第一输入端口被连接到所述第二电压，所述选择器的第二输入端口被连接到所述系统输出端口；

其中，启动电路的输入端口被配置成接收所述第二电压，和所述启动电路的输出端口被连接到所述系统输出端口。

8.如权利要求7所述的电源管理系统，其特征在于，所述选择器还包括第五PMOS、第六PMOS、第七PMOS、第八PMOS、第九PMOS和第十PMOS，其中所有的所述第五PMOS、所述第六PMOS和所述第九PMOS的源极被配置成接收所述第二电压，所述第五PMOS和所述第七PMOS的栅极被连接到第五PMOS晶体管和第六PMOS晶体管和第一电流源，所述第七PMOS、所述第八PMOS和所述第十PMOS的源极被连接到所述系统输出端口，所述第八PMOS和第六PMOS的栅极被连接到所述第八PMOS和所述第七PMOS的漏极和第二电流源，所述第九PMOS的漏极被连接到所述第十PMOS的漏极。

9.如权利要求7所述的电源管理系统，其特征在于，所述启动电路还包括第十一PMOS、第十二PMOS、第二NMOS、第三NMOS、第四NMOS、第五NMOS和第六NMOS，

其中，所述第十一PMOS和第十二PMOS的栅极被连接到所述第十一PMOS的漏极和所述第二NMOS的漏极，所述第十一PMOS和所述第十二PMOS的源极、所述第五NMOS的漏极被配置成接收所述第二电压，所述第十二PMOS的漏极被连接到所述第五NMOS的栅极，所述第四NMOS的漏极和栅极被连接到所述第五NMOS的栅极，所述第四NMOS的源极被连接到所述第六NMOS的漏极和栅极，所述第四NMOS的源极被连接到所述第六NMOS的漏极和栅极，所述第六NMOS的源极被连接到所述第三NMOS的漏极和栅极。

10.一种电源管理方法，其特征在于，包括以下步骤：

通过连接到输入电源检测器的第一输出级接收和调节第一电压；

通过误差运算放大器比较第一参考电压和分电压，其中，所述误差运算放大器的电源端子被连接到系统输出端口，所述误差运算放大器的输出端子被连接到所述第一输出级的输出端口，所述误差运算放大器的第一输入端口被配置成接收所述第一参考电压，所述误差运算放大器的第二输入端口被连接到第一电阻器和第二电阻器的连接点，该连接点输出所述分电压；所述第一电阻器被连接到所述第一输出级的输出端口，所述第二电阻器接地，系统输出端口位于所述第一输出级的上述输出端口和所述第一电阻器的连接处，

其中，所述方法还包括：

通过所述系统输出端口在系统输出电压运行所述误差运算放大器，其中所述系统输出电压低于所述第一电压；以及

按所述系统输出电压驱动负载；

还包括带隙基准电压发生器，其中所述带隙基准电压发生器被连接到所述误差运算放大器，并被配置成输出所述第一参考电压到所述误差运算放大器的上述第一输入端口；

还包括第二输出级、连接到所述第一输出级和所述第二输出级的输入电源检测器，其中所述方法还包括：

由所述输入电源检测器通过检测是否提供了所述第一电压或第二电压来产生第一使能信号或第二使能信号；

一旦接收到所述第一使能信号，通过所述第一输出级接收和调节所述第一电压；

一旦接收到所述第二使能信号，通过所述第二输出级接收和调节所述第二电压；其中，

所述第二输出级的输出端口被连接到所述第一输出级的所述输出端口；

所述第二输出级的输入端口被连接到所述误差运算放大器的所述输出端子；

其中所述带隙基准电压发生器连接至所述第一输出级和所述第二输出级的输出端口。

11.如权利要求10所述的电源管理方法，其特征在于，还包括以下步骤：

由比较器通过比较输入电压和第二参考电压来确定所述输入电压是否是所述第一电压；

如果所述输入电压低于或等于所述第二参考电压，通过所述比较器输出所述第一使能信号和第二去使能信号；

如果所述输入电压高于所述第二参考电压，通过所述比较器输出第二使能信号和第一去使能信号。

Images