[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108292696B - 光电子半导体组件和用于制造光电子半导体组件的方法 - Google Patents

光电子半导体组件和用于制造光电子半导体组件的方法 Download PDF

Info

Publication number
CN108292696B
CN108292696B CN201680065573.XA CN201680065573A CN108292696B CN 108292696 B CN108292696 B CN 108292696B CN 201680065573 A CN201680065573 A CN 201680065573A CN 108292696 B CN108292696 B CN 108292696B
Authority
CN
China
Prior art keywords
layer
contact
recess
main side
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680065573.XA
Other languages
English (en)
Other versions
CN108292696A (zh
Inventor
多米尼克·斯科尔茨
亚历山大·F·普福伊费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN108292696A publication Critical patent/CN108292696A/zh
Application granted granted Critical
Publication of CN108292696B publication Critical patent/CN108292696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种光电子半导体组件(100)，所述光电子半导体组件包括半导体层序列(1)，所述半导体层序列具有第一主侧、第一层(10)、有源层(11)、第二层(12)和第二主侧。在第二主侧上设置有第二接触元件(32)和第一接触元件(31)，所述第一接触元件填充半导体层序列中的留空部(2)。第一接触元件(31)包括透明的第一中间层(20)、金属的第一镜层(21)和金属的注入元件(23)。第一中间层(20)施加在留空部的横向于有源层伸展的侧壁上并且与半导体层序列(1)直接接触。第一镜层(21)在侧壁的区域中直接施加到第一中间层(20)上。注入元件(23)施加在留空部(2)的直接邻接于第一层(10)的底面上，其中在注入元件(23)和底面之间不设置有任何其他的金属元件。在运行时，第一中间层(20)禁止第二层(12)和第一接触元件(31)之间的直接电通流。注入元件(23)和镜层(21)具有不同的材料组成。

Description

光电子半导体组件和用于制造光电子半导体组件的方法
相关申请的交叉参引
本申请要求德国专利申请10 2015 119 353.1的优先权，其公开内容通过参考并入本文。
技术领域
提出一种光电子半导体组件。此外，提出一种用于制造光电子半导体组件的方法。
发明内容
要实现的目的在于：提出一种具有像素化的发光面的光电子半导体组件。在此，发光面的各个像点或像素应对于观察者而言是尤其对比度高的，即清晰地彼此分开。另一要实现的目的在于：提出一种用于制造这种半导体组件的方法。
根据至少一个实施方式，光电子半导体组件包括半导体层序列。半导体层序列具有如下以所提出的顺序上下相叠设置的元件：第一主侧、第一层、有源层、第二层和第二主侧。有源层例如基本上平行于第一和/或第二主侧伸展。第一和第二层优选是半导体层并且例如能够分别具有多个单独的半导体层。例如，第一层直接邻接于第一主侧和有源层。第二层优选直接邻接于有源层和第二主侧。第一层例如是n型掺杂的层，第二层是p型掺杂的层。但是相反的掺杂分别是可行的。
半导体层序列例如基于III-V族化合物半导体材料。半导体材料例如为氮化物化合物半导体材料，如AlnIn1-n-mGamN，或者为磷化物化合物半导体材料，如AlnIn1-n-mGamP，或者也为砷化物化合物半导体材料，如AlnIn1-n-mGamAs，其中分别有0≤n≤1，0≤m≤1并且n+m≤1。在此，半导体层序列能够具有掺杂物以及附加的组成部分。然而，为了简单性仅说明半导体层序列的晶格的主要组成部分，即Al、As、Ga、In、N或P，即使这些主要组成部分能够部分地由少量的其他物质替代和/或补充时也如此。优选地，半导体层序列基于AlInGaN。
有源层例如具有至少一个pn结和/或呈单量子阱、简称SQW的形式或呈多量子阱结构、简称MQW的形式的量子阱结构。
根据至少一个实施方式，半导体组件具有设置在第二主侧上的第一接触元件。第一接触元件例如具有金属或由其构成。在此，第一接触元件在运行时用于接触半导体层序列，尤其第一层。
第一接触元件优选完全地或部分地填充半导体层序列中的留空部。特别地，第一接触元件能够是留空部中的覆层，所述覆层对留空部的内侧仿形并且完全地覆盖。留空部在此从第二主侧起完全地延伸穿过第二层和有源层，并且通到第一层中。在此，留空部的平行于或基本上平行于有源层伸展的底面能够在第一层中构成。
留空部例如能够形成半导体层序列中的过孔，例如柱形的过孔。于是，柱的底面在第一层中构成。
根据至少一个实施方式，将第二接触元件施加到半导体层序列的第二主侧上。第二接触元件在第二主侧的俯视图中横向地设置在留空部旁边并且例如在俯视图中具有矩形的或正方形的基础形状。横向方向在此和在下文中是平行于第二主侧和/或平行于有源层的主延伸方向的方向。第二接触元件例如具有金属，如Al、Ag、Ti，或由其构成。
经由第二接触元件，在运行时例如将第二载流子注入到半导体层序列的第二层中。对此，第二接触元件优选与第二层直接电和机械接触。第一接触元件和第二接触元件在主侧的俯视图中能够彼此并排地且彼此间隔开地设置。但是替选地也可行的是：第一接触元件和第二接触元件在俯视图中至少部分地叠加并且例如沿垂直于横向方向的竖直方向通过绝缘层彼此间隔开和绝缘。
根据至少一个实施方式，第一接触元件具有透明的第一中间层、金属的第一镜层和金属的注入元件。
根据至少一个实施方式，第一中间层施加在留空部的横向于有源层伸展的侧壁上，并且与半导体层序列直接接触。在此，第一中间层尤其对于由有源层发射的辐射是透明的。例如，第一中间层在由有源层发射的平均波长处的透明度为至少80％或至少85％或至少90％或至少95％。
根据至少一个实施方式，第一镜层在侧壁的区域中直接施加到第一中间层上。第一镜层例如具有银、铝或铑或由其构成。
根据至少一个实施方式，注入元件施加到留空部的直接邻接于第一层的底面上。在注入元件和底面之间不设置有任何其他的金属元件，尤其不设置有任何其他的反射元件。第一注入元件例如具有Al、Ag、Ti或由其构成。优选地，注入元件在第二主侧的俯视图中遮盖留空部的底面的至少60％或至少80％或至少90％。
经由第一接触元件，例如将第一载流子穿过留空部注入到半导体层序列的第一层中。在到第一层的路径上，第一载流子的至少一部分优选经过注入元件并且从那里到达半导体层序列的第一层中。
根据至少一个实施方式，在正常运行时，第一中间层禁止在第二层和第一接触元件之间的直接电通流。换言之，第一中间层在第二层和第一镜层之间起电绝缘的作用。这就是说，第一中间层在该区域中在施加在半导体组件上的正常的工作电压下不具有或不具有显著的电流穿透性。相同内容优选在有源层和第一镜层之间的区域中是适用的。在第一层和第一镜层之间，第一中间层能够起电绝缘或导电的作用。
根据至少一个实施方式，第二接触元件的轮廓限定半导体组件的在观察第一主侧时在运行时发光的像点的形状、位置和大小。例如，像点的形状在观察第一主侧时因此通过第二接触元件到第一主侧上的投影确定。在此，像点的形状和大小不必强制地1:1地对应于第二接触元件的形状和大小。特别地，通过半导体层序列之内的横向电流扩展，像点的形状和大小能够略微与第二接触元件的形状和大小偏差，例如偏差最高10％或最高5％。
根据至少一个实施方式，注入元件和镜层具有不同的材料组成。特别地，注入元件和镜层由不同材料构成。
在至少一个实施方式中，光电子半导体组件包括半导体层序列，所述半导体层序列具有第一主侧、第一层、有源层、第二层和第二主侧，其以所提出的顺序上下相叠地成层。此外，在第二主侧上设置有第一接触元件，所述第一接触元件填充半导体层序列中的留空部。在此，留空部从第二主侧起完全地延伸穿过第二层和有源层，并且通到第一层中。此外，在第二主侧上设置有第二接触元件，所述第二接触元件在第二主侧的俯视图中横向地设置在留空部旁边。第一接触元件包括透明的第一中间层、金属的第一镜层和金属的注入元件。第一中间层施加在留空部的横向于有源层伸展的侧壁上，并且与半导体层序列直接接触。第一镜层在侧壁的区域中直接施加到第一中间层上。注入元件施加在留空部的直接邻接于第一层的底面上，其中在注入元件和底面之间不设置有任何其他的金属元件。在运行时，第一中间层禁止在第二层和第一接触元件之间的直接电通流。在观察第一主侧时，第二接触元件的轮廓限定半导体组件在运行时发光的像点的形状、位置和大小。注入元件和镜层具有不同的材料组成。
在此描述的发明尤其基于如下知识：在两个相邻的像点或像素之间期望尤其高的对比度。如果在两个像点之间存在用于接触半导体层序列的过孔，那么所述过孔能够有助于两个像点之间的对比度提高。在有源层中产生的光能够通过过孔的反射侧壁向回反射，由此抑制相邻的像点的光学串扰。该效果通过如下方式增强：过孔的底面处的材料对于出自像点中的光是反射率低的，尤其是吸收性的。在俯视图中，过孔于是显得更暗，使得提高两个相邻的像点之间的对比度。
因为注入元件和第一镜层具有不同的材料，所以能够对镜层优化反射率，相反，能够对注入元件优化电特性。整体上，以该方式能够改进各个像点或像素的亮度还有像素间对比度。
根据至少一个实施方式，用第一镜层覆盖留空部的侧壁的至少80％或至少95％。优选地，侧壁完全地用第一镜层覆盖。
根据至少一个实施方式，第一镜层在由有源层发射的平均波长处的反射率为至少80％或至少85％或至少90％或至少92％或至少95％。
根据至少一个实施方式，注入元件在由有源层发射的平均波长处的反射率为最高70％或最高50％或最高40％或最高30％或最高10％。
根据至少一个实施方式，注入元件在底面的区域中直接邻接于半导体层序列的第一层。以该方式，第一载流子能够从注入元件直接地注入到第一层中，而其不必经过其他的材料或元件。
但是替选地也可行的是：在底面的区域中，在注入元件和第一层之间构成有透明导电层。透明层于是在一侧直接邻接于注入元件和在相对置的一侧直接邻接于第一层。透明层例如在由有源层发射的平均波长处具有至少80％或至少85％或至少90％或至少95％的透明度。透明层在此能够具有透明导电氧化物，简称TCO，如氧化铟锡，简称ITO，或ZnO，或者由其构成。底面上的透明导电层的厚度例如为至少5nm或至少20nm或至少50nm或至少100nm和/或最高500nm或最高200nm或最高100nm。
根据至少一个实施方式，中间层是接触层，其中接触层在第一层的区域中建立第一层和第一镜层之间的电接触。在第二层的区域中，接触层基本上在第一镜层和第二层之间起电绝缘的作用。优选地，接触层在此不仅施加在侧壁上，而且附加地设置在底面和注入元件之间，并且在此例如与底面和注入元件直接接触。特别地，接触层因此是连贯的、如连续的层，所述层对留空部的全部内侧仿形并且优选完全地覆盖。
接触层的层厚度在此例如在5nm和200nm之间，优选在10nm和50nm之间，其中包括边界值。
接触层尤其建立半导体层序列的第一层和第一镜层和/或注入元件之间的电接触。换言之，接触层在半导体组件运行时具有关于第一层的良好的导电性。接触层和第一层之间的接触电阻因此例如能够为至少5·10-6Ω·cm2和最高1·10-4Ω·cm2。因此，在施加工作电压时，能够直接在接触层和第一层之间实现电通流。
相反，接触层在第一镜层和第二层之间起电绝缘的作用，即接触层尤其具有关于第二层的差的导电性。接触层和第二层之间的接触电阻例如能够比在之前提出的情况下高数个数量级。例如，接触电阻于是是之前提出的范围上限的至少10倍至100倍，尤其大于100倍，优选大于1000倍，即至少为1·10-3Ω·cm2。因此，关于半导体组件的功能，基本上防止接触层和第二层之间的电通流。
换言之，接触层为接触材料，所述接触材料选择性地仅与第一层形成良好的电接触。例如，相反，接触材料在半导体组件运行时构成对第二层的截止二极管。替选地或附加地，接触材料在半导体组件运行时构成对第二层的极度提高的欧姆过渡电阻。
具有这种选择性的接触特性的材料例如是透明导电氧化物，英文为TransparentConductive Oxide，简称TCO。透明导电氧化物是透明的导电的材料，通常为金属氧化物，即例如为氧化铟锡或氧化锌。
在至少一个实施方式中，接触层具有氧化锌，如ZnO，或由其构成。半导体层序列例如基于氮化镓，简称GaN。有利地，氧化锌本征地表现为n型半导体。令人惊讶地已经证实的是：这能够实现与基于氮化镓的n型传导的第一层、简称n-GaN的选择性良好的电接触，并且形成对基于氮化镓的p型传导的第二层、简称p-GaN的在半导体组件运行时截止的二极管。接触层和第一层之间的接触电阻在该情况下例如能够为至少5·10-6Ω·cm2和最高5·10-5Ω·cm2。接触层和第二层之间的接触电阻还能够为至少5·10-5Ω·cm2。
根据至少一个实施方式，中间层是第一绝缘层，所述第一绝缘层在侧壁的整个区域中防止第一镜层和半导体层序列之间的直接电通流。因此，第一绝缘层在侧壁的区域中形成第一接触元件的导电材料和半导体层序列之间的电绝缘。例如，第一绝缘层具有氧化硅，如SiO2，或氮化硅，如SiN，或者由其构成。第一绝缘层的厚度例如在50nm和200nm之间，其中包括边界值。特别地，第一镜层通过第一绝缘层与第一层、第二层和有源层电绝缘。
根据至少一个实施方式，第二接触元件连贯地、尤其连续地构成。优选地，第二接触元件因此不具有中断部，如孔。
根据至少一个实施方式，有源层在通过第二接触元件到有源层上的投影限定的区域中连贯地、尤其连续地构成。第二载流子优选在第二接触元件的整个横向扩展之上到达第二层中，并且与有源层的整个提出的区域中的第一载流子复合。于是，在该区域中产生电磁辐射。有源层的该产生光的区域的形状和大小又基本上限定在观察第一主侧时由观察者察觉的像点的大小和形状。小的形状偏差和大小偏差例如可归因于在半导体层序列之内的横向的电流扩展。
根据至少一个实施方式，光电子半导体组件包括多个沿横向方向彼此并排地且彼此间隔开地设置在第二主侧上的第二接触元件。第二接触元件能够如至今为止和在下文中描述的第二接触元件构成。第二接触元件优选矩阵状地设置在第二侧上，例如设置在网格的网目中。在网格线的区域中，第二接触元件于是彼此间隔开。每个第二接触元件尤其与如上面描述的像点一对一地相关联。因此，相关地像点能够矩阵状地设置在第一主侧上。
根据至少一个实施方式，第二接触元件在运行时能够单独地且彼此独立地操控，使得像点能够彼此独立地置于发光。这就是说，接触元件能够单独地且彼此独立地加载电流或电压。
根据至少一个实施方式，一个留空部或多个上面描述的留空部设置在两个相邻的第二接触元件之间的区域中。
根据至少一个实施方式，半导体组件具有多个如上面和下文中描述的第一接触元件连同所属的留空部。第一接触元件能够单独地且彼此独立地操控。替选地，第一接触元件仅能够共同地操控，例如经由共同的开关进行操控。
根据至少一个实施方式，至少一个像点与多个第一接触元件相关联，所述第一接触元件冗余地接触相应的像点。如果例如留空部构成为过孔，那么留空部与所属的第一接触元件环绕属于像点的第二接触元件设置。冗余地接触像点在此表示：在运行时经由多个第一接触元件分别将第一载流子注入到半导体层序列中，所述第一载流子与出自与第二接触元件相关联的像点中的第二载流子至少部分地复合。
根据至少一个实施方式，第一接触元件中的至少一个设置成同时横向邻接于多个相邻的像点，并且构成用于同时接触多个相邻的像点。特别地，第一接触元件的留空部于是因此设置在两个相邻的第二接触元件或所属的像点之间的区域中。于是，出自第一接触元件的第一载流子在运行时部分地与一个像点的第二接触元件的第二载流子复合，并且部分地与与其相邻的像点的第二接触元件的第二载流子复合。
根据至少一个实施方式，像点设置在网格的网目中，其中一个或多个接触元件的一个或多个留空部设置在网格的一个或多个节点上。如果例如第二接触元件在第二主侧的俯视图中正方形地或矩形地成形，使得留空部例如设置在第二接触元件的角处。
根据至少一个实施方式，留空部构成为沟槽。沟槽和注入元件于是在第二主侧的俯视图中优选分别形成连贯的、完全地包围第二接触元件的带。尤其通过留空部的所述沟槽形的设计方案，能够提高相邻的像点的对比度。
根据至少一个实施方式，半导体组件包括多个第二接触元件，围绕所述第二接触元件分别设置有沟槽。在此，围绕各个第二接触元件的沟槽优选连贯地构成，即共同地形成连贯的沟槽。优选地，沟槽形成围绕第二接触元件的网格。于是，第二接触元件又能够设置在网格的网目中。
根据至少一个实施方式，在连贯的沟槽中围绕第二接触元件构成唯一的、连贯的第一接触元件，所述第一接触元件在运行时同时接触多个像点。连贯的第一接触元件例如遵循连贯的沟槽的网格结构。
根据至少一个实施方式，注入元件在远离第一主侧的方向上超出第二主侧。注入元件在此优选一件式地构成。特别地，注入元件因此在留空部的整个竖直扩展之上或几乎在整个竖直扩展之上延伸。在横向方向上，第一中间层、第一镜层和注入元件彼此叠置。
根据至少一个实施方式，在注入元件和第一镜层之间在留空部的侧壁的区域中设置有第二绝缘层，所述第二绝缘层例如将第一镜层和注入元件彼此电绝缘。第二绝缘层能够具有与上面提出的第一绝缘层相同的或不同的材料。第二绝缘层在侧壁的区域中能够与注入元件和第一镜层直接接触。替选地，弃用第二绝缘层，并且第一镜层在侧壁的区域中与注入元件直接接触。
根据至少一个实施方式，注入元件作为层施加到留空部的底面上。在该情况下，镜层例如作为镜反射的填充材料引入到留空部中，并且完全地或至少部分地填充注入元件和第二主侧之间的区域。在该情况下，注入到第一接触元件中的第二载流子经由镜反射的填充材料或第一镜层到达注入元件中，并且从那里起到达第一层中。在底面上的注入元件的层厚度例如为至少5nm或至少20nm或至少50nm或至少100nm和/或最高500nm或最高200nm或最高100nm。
根据至少一个实施方式，在第二主侧上设置有具有用于操控第二接触元件的开关的载体。载体例如能够为具有晶体管、例如薄膜晶体管作为开关的有源矩阵元件。例如，每个开关与一个第二接触元件一对一地相关联。第二接触元件能够经由开关相应单独地且彼此独立地操控。
根据至少一个实施方式，第一主侧是用于将电磁辐射耦合输入到半导体组件中或将电磁辐射从半导体组件中耦合输出的辐射面。特别地，在第一主侧上因此不施加稳定组件的载体。仅薄的封装层能够施加在第一主侧上。辐射面优选沿着半导体组件的整个横向扩展连续平面地构成。特别地，在两个相邻的像点之间在第一主侧上不引入呈沟槽的形式的槽口。
此外，提出一种用于制造光电子半导体组件的方法。所述方法例如适合于制造如上描述的半导体组件。全部结合半导体组件公开的特征因此也针对方法公开并且反之亦然。
根据至少一个实施方式，方法包括步骤A)，其中提供半导体层序列，所述半导体层序列具有：第一主侧、第一主侧上的第一层、第一层上的有源层、有源层上的第二层和第二层上的第二主侧。
根据至少一个实施方式，在步骤B)中，将多个第二接触元件施加到第二主侧上，其中第二接触元件沿平行于有源层的主延伸方向的横向方向彼此并排地和彼此间隔开地设置。
根据至少一个实施方式，在步骤C)中，将呈孔或沟槽的形式的留空部从第二主侧起引入到半导体层序列中。在此，留空部完全地穿过第二层和有源层，并且通到第一层中。此外，留空部在第二主侧的俯视图中横向地设置在第二接触元件旁边。
根据至少一个实施方式，方法包括步骤D)，其中将第一中间层施加在留空部的横向于有源层伸展的侧壁上。在此，第一绝缘层直接邻接于半导体层序列。
根据至少一个实施方式，方法包括步骤E)，其中将第一镜层在侧壁的区域中直接施加到第一中间层上。
根据至少一个实施方式，在步骤F)中，将注入元件施加到留空部的直接邻接于第一层的底面上。在施加之后在注入元件和底面之间不设置有任何其他的金属元件。注入元件和镜层具有不同的材料组成。
根据至少一个实施方式，步骤A)至F)以所提出的顺序构成为单独的方法步骤。特别地，步骤A)至D)能够以所提出的顺序执行。
根据至少一个实施方式，第一中间层整面地施加到留空部的侧壁和底面上。于是，因此，留空部的内侧首先完全地由第一中间层遮盖。在随后的步骤中，通过干化学回刻蚀工艺，能够从底面又清除第一中间层。优选地，在此，第一中间层的回刻蚀自校准地进行，使得不需要使用光刻掩模。定向的干化学刻蚀工艺引起：第一中间层不从或几乎不从竖直伸展的侧壁剥离，相反，刻蚀速率或刻蚀速度在横向伸展的底面上显著更高。
但是，替选地也能够放弃从底面移除中间层。在另一制造方法中，于是第一中间层因此既不从底面移除也不从侧壁移除。这尤其当第一中间层是如上描述的接触层时能够是这种情况。
根据至少一个实施方式，在步骤E)中，第一镜层整面地施加到留空部的侧壁和底面上。因此，留空部的内侧首先完全地由第一镜层遮盖。随后，能够通过湿化学或干化学回刻蚀工艺从底面清除第一镜层。第一镜层的回刻蚀在此优选同样自校准地进行，并且在不利用光刻掩模的情况下执行。尤其如果第一镜层在留空部的侧壁处由保护层、例如如更下文描述的第二绝缘层遮盖，那么考虑第一镜层的湿化学回刻蚀。
根据至少一个实施方式，在施加第一镜层之后和在回刻蚀第一镜层之前，将第二绝缘层整面地在留空部的侧壁和底面的区域中施加到第一镜层上。随后，在底面的区域中能够通过干化学回刻蚀工艺从第一镜层消除第二绝缘层。在此，第二绝缘层的回刻蚀也优选自校准地进行，使得不需要使用光刻掩模。
根据至少一个实施方式，步骤F)在步骤E)之前执行。在此，在步骤F)中，借助于各向异性的沉积方法，注入元件作为层在留空部的底面上构成。随后，在步骤E)中，用镜反射的填充材料填充留空部，所述镜反射的填充材料于是形成第一镜层。
附图说明
在下文中，参照附图根据实施例详细阐述在此描述的光电子半导体组件以及在此描述的用于制造光电子半导体组件的方法。在此，相同的附图标记在各个附图中说明相同的元件。然而，在此不示出合乎比例的关系，更确切地说，为了更好的理解能够夸大地示出个别元件。
附图示出
图1A至1K示出用于光电子半导体组件的制造方法的一个实施例中的不同位置，
图1L至1N示出光电子半导体组件的实施例的俯视图，
图2A至5C示出用于光电子半导体组件的制造方法的另一实施例中的位置，
图6A示出光电子半导体组件的一个实施例的侧视图，和
图6B示出光电子半导体组件的变形方案的侧视图，
图7A至7D示出用于光电子半导体组件的制造方法的另一实施例中的不同位置。
具体实施方式
在图1A中示出用于制造光电子半导体组件的方法的第一位置。在此，半导体层序列1直接施加在衬底13、例如半导体层序列1的生长衬底上。半导体层序列1具有朝向衬底13的第一主侧和背离衬底13的第二主侧。在衬底13上，以所提出的顺序在第一主侧和第二主侧之间施加有第一层10、有源层11和第二层12。此外，在半导体层序列1的第二主侧上施加有第二接触层320以及设置在其上的第一钝化层14。
半导体层序列1例如基于GaN，衬底13例如是蓝宝石或GaN生长衬底。第二接触层320例如由Ag形成。第一钝化层14能够具有绝缘材料，如SiO2或Si，或者由其构成。
在方法的在图1B中示出的位置中，借助于掩模光刻地结构化第二接触层320和设置在其上的钝化层14。通过结构化出现第二接触元件32，所述第二接触元件沿平行于有源层11的主延伸方向的横向方向彼此并排地且彼此间隔开地设置在第二主侧上。
在图1C中示出的位置中，借助于相同的掩模结构化半导体层序列1。在此，将留空部2引入到半导体层序列1中，所述留空部从第二主侧起完全地延伸穿过第二层12和有源层11，并且通到第一层10中。留空部2在相邻的第二接触元件32之间的中间空间中构成。留空部2能够为柱形的过孔或沟槽，所述过孔或沟槽分别具有横向于有源层11伸展的侧面和基本上平行于有源层11伸展的底面。
在图1D的位置中，在留空部2的侧壁上完全地施加有呈第一绝缘层20的形式的第一中间层20，如SiO2层或SiN层。第一绝缘层20的施加例如能够通过首先将第一绝缘层20一致地沉积到半导体层序列1的第二主侧上进行。在此，第一绝缘层20形状配合地置于留空部2的侧壁以及底面上。随后，能够进行干化学回刻蚀工艺，其中平行于第二主侧的面上的刻蚀速率大于垂直于第二主侧的面上的刻蚀速率。由此实现：完全地移除留空部2的底面上的第一绝缘层20，而保留留空部2的侧壁上的第一绝缘层20。在这种自校准的回刻蚀工艺中，不需要使用掩模，例如光刻掩模。
在图1E中示出的位置中，第一镜层21、例如Ag层从第二主侧起施加到半导体层序列1上。在此，第一镜层21完全地且形状配合地覆盖留空部2的底面和侧壁。
在图1F的位置中，在留空部2的侧壁的区域中将第二绝缘层22、例如SiO2层或SiN层直接施加到第一镜层21上。在此，第二绝缘层22的施加能够如第一绝缘层20的施加那样通过首先一致的沉积和随后的回刻蚀工艺来进行。以该方式实现：第一镜层21在留空部2的地面的区域中没有第二绝缘层22。
在图1G的位置中，从留空部2的底部也消除第一镜层21。为了从底面移除第一镜层21，能够使用干化学的或湿化学的刻蚀方法。在湿化学的、尤其各向同性的刻蚀方法中，侧壁上的第二绝缘层22作用为保护层，使得在侧壁处不侵蚀第一镜层21。因此，第二绝缘层22一定程度上起用于第一镜层21处的刻蚀工艺的掩模的作用。使用附加的光刻掩模对于从底面刻蚀掉第一镜层21也不是必需的。
在图1H的位置中，借助呈金属材料、如Al、Ti或Au的形式的注入元件23填充留空部2。在第二主侧上，注入元件23也覆盖围绕留空部2的区域。在图1H的横截面图中，注入元件23T形地构成。整体上，通过至少部分地用注入元件23填充形成第一接触元件31，所述第一接触元件完全地填充留空部2。在底面的区域中，注入元件23分别与半导体层序列1的第一层10直接接触。但是替选地，事先也还能够将透明导电材料、如ZnO或ITO施加到底面上，所述透明导电材料于是与第一层10和注入元件23直接接触。
在图1I中示出的位置中，将第二钝化层15施加到第二主侧上，所述第二钝化层完全地且形状配合地覆盖第一接触元件31和第二接触元件32。第二钝化层15能够具有与第一钝化层14相同的材料或由其构成。
在图1J中通过光刻工艺结构化第一钝化层14和第二钝化层15，使得第一接触元件31和第二接触元件32至少部分地露出。特别地，第二接触元件32在不与第一接触元件31叠加的区域中露出。
在图1K的位置中示出：具有开关50的载体5如何施加到半导体层序列1的第二主侧上。在此，开关50经由导电材料、例如焊料金属或导电胶与第二接触元件32机械和导电连接。每个开关50与一个第二接触元件32一对一地相关联。经由开关50能够单独地且彼此独立地对各个第二接触元件32接触或通电。此外，第一接触元件31与一个共同的开关50相关联，所述开关共同地对全部第一接触元件31接触和通电。
在图1K中还可见的是：衬底13从半导体层序列1的第一主侧移除。半导体层序列1的第一主侧形成用于辐射的辐射面6，所述辐射在有源层11中产生。在此，辐射面6连续平面地在多个第一接触元件31和第二接触元件32之上伸展。
此外，在图1K可见：每个第二接触元件32与一个像点4一对一地相关联。在运行时，像点4在观察辐射面6时根据哪个第二接触元件32通电来发光。在此，像点4基本上通过第二接触元件32到辐射面6上的投影来限定。因此，像点4的形状、大小和位置基本上从第二接触元件32的形状、大小和位置中得出。
在图1L中以半导体层序列1的第二主侧的俯视图示出在此描述的半导体组件100的一个实施例。可见各个第二接触元件32，所述第二接触元件以矩阵状的图案设置。第一接触元件31形成单独的连贯的第一接触元件31。留空部2形成连贯的沟槽2，所述沟槽网格线形地围绕第二接触元件32设置。在此，第一接触元件31形成用于多个第二接触元件32的共同的配对接触件。
在图1M中示出半导体组件100的辐射面6或第一主侧的俯视图。以虚线示出各个像点4的轮廓，所述像点分别一对一地与第二接触元件32相关联，并且其轮廓基本上对应于第二接触元件32的轮廓。各个像点4在运行时能够单独地且彼此独立地操控，使得在图1M中示出的辐射面6示出像素化的发光面。
在图1N的实施例中，如在图1L中那样示出半导体层序列1的第二主侧的俯视图。与图1L不同，留空部2在此不设置为围绕第二接触元件32的沟槽2，而是作为半导体层序列1中的孔2成形。在此，孔2分别安置在围绕第二接触元件32的网格的交叉点上。特别地，设置在孔2中的第一接触元件31在此因此构成为半导体层序列1中的过孔，例如柱形的过孔。在此，每个第二接触元件32与多个第一接触元件31相关联。但是正好相反，每个第一接触元件31也与至少两个第二接触元件32相关联。
在图2A至2C中示出对图1A和1B的方法步骤替选的方法步骤。
在图2A中，将多个第二接触元件32施加到半导体层序列1的第二主侧上，所述第二接触元件彼此间隔开。与图1A的位置相反，在该时间点还没有将第一钝化层14施加到第二接触元件32上。
第一钝化层14在图2B的位置中才施加到第二接触元件32上。在此，第一钝化层14完全地覆盖第二接触元件32并且也填充在相邻的第二接触元件32之间在第二主侧上的中间区域。
经由借助于掩模进行的像素精细的光刻方法，于是能够结构化第一钝化层14，使得半导体层序列1在两个相邻的第二接触元件32之间的区域中露出。结果在图2C中示出。与在图1B中不同，通过该方法步骤，也在横向于第二主侧伸展的侧壁上用第一钝化层14遮盖第二接触元件32。这提供的优点是：第二接触元件32被更好地保护，但是缺点是：在第二接触元件32之间的区域中出现更大的面积消耗并且需要更多的工艺步骤。
在图3A至3B中，示出对图1H至1J的方法步骤替选的方法步骤。图3A在此首先对应于图1H。
与在图1H至1J的实施例中不同，在第一接触元件31成形之后，不将第二钝化层15施加到半导体层序列1的第二主侧上。更确切地说，如在图3B中示出，直接光刻地结构化第一钝化层14，其中第一接触元件31和第二接触元件32至少部分地露出。根本不使用第二钝化层15。这相对于在图1中示出的方法具有的优点是：需要少量的工艺步骤。
在图4A至4C中，示出对图1E至1H的方法步骤替选的方法步骤。在此，图4A首先对应于图1E。
但是与在图1E至1H中不同，为了从留空部2的底面移除第一镜层21，不使用第二绝缘层22。更确切地说，如在图4B中示出的那样，第一镜层21借助于各向异性的回刻蚀工艺，即例如干化学的回刻蚀工艺从留空部2的底面移除。由于回刻蚀工艺的各向异性，在此，仅露出留空部2的底面，而第一镜层21保留在留空部2的侧壁上。
在图4C中随后示出：如何用注入元件23填充留空部2，由此形成第一接触元件31。在此，注入元件23又分别在底面上与第一层10直接接触。此外，在图4C的实施例中，注入元件23也与第一镜层21直接电接触。
在图5A至5C中示出方法步骤中的位置，所述方法步骤能够替选于图1D至1H的方法步骤执行。
在此，图5A对应于上面描述的图1D。这就是说，留空部2的侧壁已经用第一绝缘层20覆盖，而从留空部2的底面消除第一绝缘层20。
在图5B中示出，如何借助于各向异性的沉积方法，如例如物理气相沉积，简称PVD，将金属的注入元件23作为层施加到留空部2的底面上，例如直接施加到底面上。这例如能够借助于光刻掩模来进行。通过使用各向异性的沉积方法，留空部2的侧壁保持没有注入元件23。
在图5C中示出如下方法中的位置，在所述方法中，镜反射的金属填充材料21随后引入到留空部2中。填充材料21在此完全地填充留空部2并且在远离第二主侧的方向上超出留空部2。镜反射的填充材料21在此同时形成第一镜层21。与在至今为止的实施例中不同，第一接触元件31现在主要通过第一镜层21代替通过注入元件23形成。
在图6A中示出光电子半导体组件100的一个实施例的侧视图，所述光电子半导体组件对应于图1K的实施例。但是附加地，在图6A中还示出在有源层11中产生的电磁射束的一些作为箭头示出的光路。
在此，实线的箭头代表像点4之内的射束，所述射束从有源层11中直接地经由辐射面6从半导体组件100中耦合输出。
虚线箭头示出如下光路，其中射束在留空部2的侧壁处反射并且随后才经由辐射面6耦合输出。在此，射束通过高反射率的第一镜层21尤其有效地反射。
点状的箭头示出如下光路，其中射束从有源层11首先射到辐射面6上，但是在那里由于菲涅尔反射或全反射部分地或完全地向回反射。存在如下危险：所述射束达到相邻的像点4进而减少像点4之间的对比度。
但是在当前的实施例中，射束首先射到留空部2的底面上，并且在那里代替第一镜层21可见注入元件23。但是，注入元件23优选吸收性地或反射性差地构成，使得光在底面处吸收。这降低相邻的像点4的光学串扰并且对于观察者提高对比度。
相反，在图6B示出半导体组件的变形，其中注入元件23和镜层21由相同的材料形成。如从图6B可见，射束在留空部2的底面处反射，由此出现相邻的像点4的串扰和对于观察者而言降低的对比度。
在图7A至7D中示出制造方法的另一实施例中的不同位置。图7A的位置例如随图1C中的位置之后。
在图7A中附加地将光掩模40施加到钝化层14上，所述光掩模在留空部2的区域中具有开口。但是整体上，开口大于留空部2的横向扩展。也在图7A中示出，第一中间层20如何作为连贯的层施加到光掩模40上和引入到留空部2中，例如经由非定向的工艺，如溅射。在此，第一中间层20完全地覆盖留空部2的底面和侧壁。
与在迄今为止的实施例中不同，第一中间层20在此不是第一绝缘层20，而是接触层20，所述接触层具有与半导体层序列1的第一层10的小的接触电阻，但是其中与半导体层序列1的第二层12的接触电阻大。例如，对此，半导体层序列1基于GaN，第一层10于是例如是n-GaN层，第二层12例如是p-GaN层。接触层20的材料例如是ZnO。
尽管在全部上述实施例中，第一中间层20是第一绝缘层20，然而，第一绝缘层20也能够分别用这种接触层20交换。
在图7B的位置中，金属层经由定向工艺、如蒸镀施加到接触层20上。所述金属层在留空部2的底面的区域中形成注入元件23。在此，接触层20在注入元件23和第一层10之间传导电流。通过定向地施加金属层实现：仅覆盖横向伸展的面，即尤其底面。竖直伸展的面、尤其侧壁不由注入元件23的金属材料覆盖或仅轻微地由其覆盖。
在图7C的位置中，又经由非定向的或各向同性的方法施加金属的第一镜层21，使得侧壁和底面由第一镜层21覆盖。
但是，与例如在图5C的实施例中不同，第一镜层21不完全地、而是仅部分地填充留空部2，并且对留空部2的底面和侧壁仿形。在此，保持留空部2的一部分未填充。也能够在全部之前的实施例中选择这种部分填充留空部2。
在图7D中示出如下位置，在所述位置中，光掩模40与位于其上的层剥离。随后，例如能够执行接合图1I至1K描述的方法步骤，以便制成半导体组件100。
本发明不通过根据实施例进行的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使所述特征或所述组合自身没有明确地在实施例中说明时也如此。
附图标记列表
1 半导体层序列
2 留空部
4 像点
5 载体
6 辐射面
10 第一层
11 有源层
12 第二层
13 衬底
14 第一钝化层
15 第二钝化层
20 第一中间层
21 第一镜层
22 第二绝缘层
23 注入元件
31 第一接触元件
32 第二接触元件
40 光掩模
50 开关
100 光电子半导体组件

Claims (19)

1.一种光电子半导体组件（100），所述光电子半导体组件具有：
- 半导体层序列（1），所述半导体层序列包括如下以所提出的顺序上下相叠设置的元件：第一主侧、第一层（10）、有源层（11）、第二层（12）和第二主侧；
- 设置在所述第二主侧上的第一接触元件（31），所述第一接触元件填充所述半导体层序列（1）中的留空部（2），其中所述留空部（2）从所述第二主侧起完全地延伸穿过所述第二层（12）和所述有源层（11），并且通到所述第一层（10）中，
- 多个沿平行于所述第二主侧的横向方向彼此并排地且彼此间隔开地设置的、施加在所述第二主侧上的第二接触元件（32），所述第二接触元件在所述第二主侧的俯视图中横向地设置在所述留空部（2）旁边，其中
- 所述第一接触元件（31）具有透明的第一中间层（20）、金属的第一镜层（21）和金属的注入元件（23），
- 所述第一中间层（20）施加在所述留空部（2）的横向于所述有源层（11）伸展的侧壁上，并且与所述半导体层序列（1）直接接触，
- 所述第一镜层（21）在所述侧壁的区域中直接施加到所述第一中间层（20）上，
- 所述注入元件（23）施加到所述留空部（2）的直接邻接于所述第一层（10）的底面上，并且在所述注入元件（23）和所述底面之间不设置有任何其他的金属元件，
- 在运行时，所述第一中间层（20）禁止所述第二层（12）和所述第一接触元件（31）之间的直接电通流，
- 所述第二接触元件（32）的轮廓限定所述半导体组件（100）的在观察所述第一主侧时在运行时发光的像点（4）的形状、位置和大小，
- 所述注入元件（23）和所述第一镜层（21）具有不同的材料组成，其中
- 每个所述第二接触元件（32）与一个像点（4）一对一地相关联。
2.根据权利要求1所述的光电子半导体组件（100），其中
- 用所述第一镜层（21）覆盖所述留空部（2）的所述侧壁的至少80%，
- 所述第一镜层（21）在由所述有源层（11）发射的平均波长处的反射率至少为80%，
- 所述注入元件（23）在由所述有源层（11）发射的平均波长处的反射率最高为50%。
3.根据权利要求1或2所述的光电子半导体组件（100），其中
- 所述注入元件（23）在所述底面的区域中直接邻接于所述第一层（10）或
- 在所述底面的区域中，在所述注入元件（23）和所述第一层（10）之间构成透明层，所述透明层直接邻接于所述注入元件（23）和所述第一层（10），并且在由所述有源层（11）发射的平均波长处的透明度至少为80%。
4.根据权利要求1或2所述的光电子半导体组件（100），其中所述第一中间层（20）是第一绝缘层，所述第一绝缘层在所述侧壁的区域中禁止所述第一镜层（21）和所述半导体层序列（1）之间的直接电通流。
5.根据权利要求1或2所述的光电子半导体组件（100），其中所述第一中间层（20）是接触层，其中
- 所述接触层在所述第一层（10）的区域中建立所述第一层（10）和所述第一镜层（21）之间的电接触，
- 所述接触层在所述第二层（12）的区域中在所述第一镜层（21）和所述第二层（12）之间起电绝缘的作用，
- 所述接触层附加地设置在所述底面和所述注入元件（23）之间。
6.根据权利要求1或2所述的光电子半导体组件（100），其中
- 所述第二接触元件（32）在运行时能够单独地且彼此独立地操控，使得所述像点（4）能够彼此独立地置于发光，
- 所述留空部（2）设置在两个相邻的第二接触元件（32）之间的区域中。
7.根据权利要求1或2所述的光电子半导体组件（100），其中至少一个像点（4）与多个第一接触元件（31）相关联，所述第一接触元件冗余地接触相应的所述像点（4）。
8.根据权利要求1或2所述的光电子半导体组件（100），其中所述第一接触元件（31）中的至少一个设置成同时横向邻接于多个相邻的像点（4），并且构成用于同时接触所述多个相邻的像点（4）。
9.权利要求1或2所述的光电子半导体组件（100），其中所述像点（4）设置在网格的网目中，其中一个或多个接触元件（31）的一个或多个留空部（2）设置在所述网格的一个或多个节点上。
10.根据权利要求1或2所述的光电子半导体组件（100），其中
- 所述留空部（2）构成为沟槽（2），
- 所述沟槽（2）和所述注入元件（23）在所述第二主侧的俯视图中分别形成连贯的、完全地包围所述第二接触元件（32）的带。
11.根据权利要求10所述的光电子半导体组件（100），其中
- 所述沟槽（2）围绕各个所述第二接触元件（32）连贯，并且网格围绕所述第二接触元件（32）形成，
- 在连贯的所述沟槽（2）中构成唯一的、连贯的第一接触元件（31），所述第一接触元件在运行时同时接触多个像点（4）。
12.根据权利要求11所述的光电子半导体组件（100），其中在所述注入元件（23）和所述第一镜层（21）之间，在所述留空部（2）的侧壁的区域中设置有第二绝缘层（22）。
13.根据权利要求1或2所述的光电子半导体组件（100），其中
- 所述注入元件（23）作为层施加到所述留空部（2）的所述底面上，
- 所述第一镜层（21）作为镜反射的填充材料引入到所述留空部（2）中，并且完全地或至少部分地填充注入元件（23）和第二主侧之间的区域。
14.一种用于制造光电子半导体组件（100）的方法，所述方法具有如下步骤：
A）提供半导体层序列（1），所述半导体层序列具有：第一主侧、所述第一主侧上的第一层（10）、所述第一层（11）上的有源层（11）、所述有源层（11）上的第二层（12）和所述第二层（12）上的第二主侧；
B）将多个第二接触元件（32）施加到所述第二主侧上，其中所述第二接触元件（32）沿平行于所述有源层（11）的主延伸方向的横向方向彼此并排地和彼此间隔开地设置；
C）将呈孔或沟槽的形式的留空部（2）从所述第二主侧引入到所述半导体层序列（1）中，其中
- 所述留空部（2）完全地穿过所述第二层（12）和所述有源层（11），并且通到所述第一层（10）中，
- 所述留空部（2）在所述第二主侧的俯视图中横向地设置在所述第二接触元件（32）旁边；
D）将第一中间层（20）施加在所述留空部（2）的横向于所述有源层（11）伸展的侧壁上，使得所述第一中间层（20）直接邻接于所述半导体层序列（1）；
E）将金属的第一镜层（21）在所述侧壁的区域中直接施加到所述第一中间层（20）上；
F）将金属的注入元件（23）施加到所述留空部（2）的直接邻接于所述第一层（10）的底面上，其中随后在所述注入元件（23）和所述底面之间不设置有任何其他的金属元件，其中所述注入元件（23）和所述第一镜层（21）具有不同的材料组成。
15.根据权利要求14所述的方法，其中在步骤D）中
- 将所述第一中间层（20）整面地施加到所述留空部（2）的所述侧壁和所述底面上，
- 随后通过干化学回刻蚀工艺从所述底面清除所述第一中间层（20），
- 对所述第一中间层（20）的回刻蚀是自校准的并且在不利用光刻掩模的情况下执行。
16.根据权利要求14所述的方法，其中在步骤D）中
- 将所述第一中间层（20）整面地施加到所述留空部（2）的所述侧壁和所述底面上，并且在另一制造方法中既不从所述底面移除、也不从所述侧壁移除。
17.根据权利要求14所述的方法，其中在步骤E）中
- 将所述第一镜层（21）整面地施加到所述留空部（2）的所述侧壁和所述底面上，
- 随后通过湿化学或干化学回刻蚀工艺从所述底面清除所述第一镜层（21），
- 对所述第一镜层（21）的回刻蚀是自校准的并且在不利用光刻掩模的情况下执行。
18.根据权利要求17所述的方法，其中在施加所述第一镜层（21）之后和在回刻蚀所述第一镜层（21）之前，
- 将第二绝缘层（22）整面地在所述留空部（2）的所述侧壁和所述底面的区域中施加到所述第一镜层（21）上，
- 随后，通过干化学回刻蚀在所述底面的区域中从所述第一镜层（21）清除所述第二绝缘层（22），
- 对所述第二绝缘层（22）的回刻蚀是自校准的并且在不利用光刻掩模的情况下执行。
19.根据权利要求14所述的方法，其中
- 步骤F）在步骤E）之前执行，
- 在步骤F）中，借助于各向异性的沉积方法，将所述注入元件（23）作为层在所述留空部（2）的所述底面上构成，
- 在步骤E）中，用镜反射的材料填充所述留空部（2），所述镜反射的材料于是形成所述第一镜层（21）。
CN201680065573.XA 2015-11-10 2016-11-09 光电子半导体组件和用于制造光电子半导体组件的方法 Active CN108292696B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015119353.1 2015-11-10
DE102015119353.1A DE102015119353B4 (de) 2015-11-10 2015-11-10 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
PCT/EP2016/077149 WO2017081085A1 (de) 2015-11-10 2016-11-09 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Publications (2)

Publication Number Publication Date
CN108292696A CN108292696A (zh) 2018-07-17
CN108292696B true CN108292696B (zh) 2021-03-05

Family

ID=57249827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680065573.XA Active CN108292696B (zh) 2015-11-10 2016-11-09 光电子半导体组件和用于制造光电子半导体组件的方法

Country Status (5)

Country Link
US (1) US10374121B2 (zh)
JP (1) JP6661009B2 (zh)
CN (1) CN108292696B (zh)
DE (1) DE102015119353B4 (zh)
WO (1) WO2017081085A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117414A1 (de) 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
FR3076170B1 (fr) * 2017-12-22 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de report de structures electroluminescentes
DE102019101544A1 (de) * 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren
DE102018106970A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US10615305B1 (en) * 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
DE102018122492A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
FR3087580B1 (fr) * 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
JPWO2020100301A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20210343905A1 (en) * 2018-11-16 2021-11-04 Sakai Display Products Corporation Micro led device and production method therefor
US20210408341A1 (en) * 2018-11-16 2021-12-30 Sakai Display Products Corporation Micro led device and production method therefor
JPWO2020100300A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100293A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100297A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100291A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20210408340A1 (en) * 2018-11-16 2021-12-30 Sakai Display Products Corporation Micro led device and method for manufacturing same
WO2020100292A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100298A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100296A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100295A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20220013510A1 (en) * 2018-11-16 2022-01-13 Sakai Display Products Corporation Micro led device and method for manufacturing same
JPWO2020100303A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20220028841A1 (en) * 2018-12-06 2022-01-27 Sakai Display Products Corporation Micro led device and manufacturing method thereof
US20220029059A1 (en) * 2018-12-12 2022-01-27 Sakai Display Products Corporation Micro led device, and method for manufacturing micro led device
DE102018132651A1 (de) * 2018-12-18 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil
US20220013577A1 (en) * 2018-12-27 2022-01-13 Sakai Display Products Corporation Micro-led device and manufacturing method thereof
US20220093579A1 (en) * 2019-01-28 2022-03-24 Sakai Display Products Corporation Micro led device and method for manufacturing same
DE102019106419A1 (de) 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
JPWO2020194387A1 (zh) * 2019-03-22 2020-10-01
CN113614935A (zh) * 2019-03-22 2021-11-05 堺显示器制品株式会社 微型led紫外辐射源及其制造方法
US20210288222A1 (en) * 2020-03-11 2021-09-16 Lumileds Llc Light Emitting Diode Devices With Common Electrode
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11942507B2 (en) * 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053274A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
SG178067A1 (en) * 2009-07-30 2012-03-29 3M Innovative Properties Co Pixelated led
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
TWI470832B (zh) 2010-03-08 2015-01-21 Lg Innotek Co Ltd 發光裝置
KR101154320B1 (ko) 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
TWI435477B (zh) * 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012110836A1 (de) * 2012-11-12 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2014105403A1 (en) * 2012-12-31 2014-07-03 Invensas Corporation High performance light emitting diode
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
FR3007580B1 (fr) * 2013-06-25 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique a reflectivite amelioree
DE102013112881A1 (de) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102014101896A1 (de) 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
JP2015177087A (ja) 2014-03-17 2015-10-05 スタンレー電気株式会社 半導体発光装置とその製造方法
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN104952995B (zh) * 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
DE102015108532A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip

Also Published As

Publication number Publication date
US10374121B2 (en) 2019-08-06
DE102015119353B4 (de) 2024-01-25
JP2018533220A (ja) 2018-11-08
DE102015119353A1 (de) 2017-05-11
CN108292696A (zh) 2018-07-17
JP6661009B2 (ja) 2020-03-11
US20180331251A1 (en) 2018-11-15
WO2017081085A1 (de) 2017-05-18

Similar Documents

Publication Publication Date Title
CN108292696B (zh) 光电子半导体组件和用于制造光电子半导体组件的方法
CN111328430B (zh) 用于制造包括多个二极管的光电设备的方法
US10734439B2 (en) Method for producing an optoelectronic device comprising a plurality of gallium nitride diodes
US10084012B2 (en) Optoelectronic device with light-emitting diodes
US9214613B2 (en) Method of forming light-generating device including reflective layer
US7994519B2 (en) Semiconductor chip and method for producing a semiconductor chip
TWI472062B (zh) 半導體發光裝置及其製造方法
US8058082B2 (en) Light-emitting diode with textured substrate
CN110168753B (zh) 具有发光二极管的光电器件
CN109844947B (zh) 显示设备和用于生产该设备的方法
US10923530B2 (en) Optoelectronic device with light-emitting diodes
US20220037393A1 (en) Optoelectronic device comprising pixels which emit three colours
TWI443856B (zh) 半導體晶片及製造半導體晶片之方法
US11742469B2 (en) Semiconductor light-emitting device and method of fabricating the same
KR102465400B1 (ko) 발광 소자 및 이의 제조 방법
US20110121322A1 (en) Radiation-Emitting Thin-Film Semiconductor Chip and Method of Producing a Radiation-Emitting Thin Film Semiconductor Chip
US20210028223A1 (en) Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component
US11380818B2 (en) Semiconductor light emitting device
WO2023152023A1 (en) Optoelectronic semiconductor device and manufacturing method
CN114787995A (zh) 光电子器件和用于制造光电子器件的方法
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant