[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108092649A - 一种相位插值器和相位插值器的控制方法 - Google Patents

一种相位插值器和相位插值器的控制方法 Download PDF

Info

Publication number
CN108092649A
CN108092649A CN201810003906.7A CN201810003906A CN108092649A CN 108092649 A CN108092649 A CN 108092649A CN 201810003906 A CN201810003906 A CN 201810003906A CN 108092649 A CN108092649 A CN 108092649A
Authority
CN
China
Prior art keywords
phase
clock
unit
mrow
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810003906.7A
Other languages
English (en)
Other versions
CN108092649B (zh
Inventor
徐希
陈�峰
陶成
夏洪锋
邰连梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Long Xun Semiconductor (hefei) Ltd By Share Ltd
Original Assignee
Long Xun Semiconductor (hefei) Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Long Xun Semiconductor (hefei) Ltd By Share Ltd filed Critical Long Xun Semiconductor (hefei) Ltd By Share Ltd
Priority to CN201810003906.7A priority Critical patent/CN108092649B/zh
Publication of CN108092649A publication Critical patent/CN108092649A/zh
Application granted granted Critical
Publication of CN108092649B publication Critical patent/CN108092649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种相位插值器和相位插值器的控制方法，相位插值器包括：编码电路；与所述编码电路相连的时钟混频器；设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号，由此可见，本申请可以通过均衡模块来减少相位插值器切换过程中出现的毛刺，使得切换过程更加平顺，减小了误码的风险。

Description

一种相位插值器和相位插值器的控制方法
技术领域
本发明涉及相位插值器技术领域，更具体的说是涉及一种相位插值器和相位插值器的控制方法。
背景技术
相位插值器为一种能够将频率相同相位不同的两个周期性的输入时钟信号按比例混合产生的一个频率相同但相位介于两者之间的输出时钟信号的器件，在实际应用中，具有对其进行档位切换的需求。
具体的，相位插值器包括编码电路以及与编码电路相连的时钟混频器，当需要进行档位切换时，编码电路可以通过输出权重控制信号使得时钟混频器的输出相位由当前相位当前或向后切换某一步长。
然后由于混频器本身特性的影响，会使得相位插值器的输出时钟信号出现毛刺，而切换步长越大该毛刺现象越严重，从而增加误码风险。
发明内容
有鉴于此，本发明提供一种相位插值器，以解决上述技术问题。
为实现上述目的，本发明提供如下技术方案：
一种相位插值器，包括：
编码电路；
与所述编码电路相连的时钟混频器；
设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。
优选的，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率以及第一增益。
优选的，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向后切换第二步长至第二相位时，具有第二频率以及第二增益。
优选的，所述第一频率的计算公式如下：
其中，ft1为所述第一频率，f0为所述相位插值器的工作时钟频率，Δθ1为所述第一步长；
所述第一增益为所述时钟混频器由当前相位向前切换所述第一步长时的衰减系数。
优选的，所述第二频率的计算公式如下：
其中，ft2为所述第二频率，f0为所述相位插值器的工作时钟频率，Δθ2为所述第二步长；
所述第二增益为所述时钟混频器由当前相位切换所述第二步长时的衰减系数。
优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
所述均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元。
优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
所述均衡模块的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间。
优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
所述均衡模块包括第一均衡模块和第二均衡模块；
所述第一均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元；
所述第二均衡模块的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间。
一种相位插值器的控制方法，应用于如上任一项所述的相位插值器中，包括：
接收档位切换指令；
基于所述档位切换指令确定相位切换方向以及切换步长，基于所述相位切换方向和切换步长生成用于控制所述时钟混频器的相位切换的权重控制信号。
经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种相位插值器，包括：编码电路，与所述编码电路相连的时钟混频器，设置在所述时钟混频器的输出端的均衡模块，该均衡模块用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号，由此可见，本申请可以通过均衡模块来减少相位插值器切换过程中出现的毛刺，使得切换过程更加平顺，减小了误码的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的相位插值器的结构示意图；
图2为现有的时钟混频器的结构示意图；
图3为现有的时钟混频器的相位向前切换的波形示意图；
图4为现有的时钟混频器的相位向后切换的波形示意图；
图5为本发明一个实施例公开的一种相位插值器的一种结构示意图；
图6为本发明一个实施例公开的一种相位插值器的另一结构示意图；
图7为本发明一个实施例公开的时钟混频器的相位向前切换的波形示意图；
图8为本发明一个实施例公开的时钟混频器的相位向后切换的波形示意图；
图9为本发明一个实施例公开的均衡模块的频率响应曲线示意图；
图10为本发明另一实施例公开的时钟混频器和均衡模块的连接的结构示意图；
图11为本发明又一实施例公开的时钟混频器和均衡模块的连接的结构示意图；
图12本发明一个实施例公开的一种相位插值器的控制方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的相位插值器的结构如图1所示，相位插值器包括：编码电路100、两个多路复用器200、时钟混频器300以及两个差分转单端放大器400。其中：
时钟混频器300的输入端与两个多路复用器200相连，时钟混频器300的控制端与编码电路100相连，时钟混频器300的输出端与两个差分转单端放大器400相连。
编码电路100分别与两个多路复用器200以及时钟混频器300相连，当需要进行档位切换时，编码电路可以通过输出权重控制信号使得混频器的输出相位由当前相位当前或向后切换某一步长。
具体的，现有的时钟混频器的一种结构如图2所示，基于该结构描述时钟混频器在进行相位切换时出现的毛刺现象。具体的：
(1)相位向前切换
如图3所示，假设时钟混频器当前工作在b相位，在某一时间点tt，编码电路通过控制时钟混频器的权重使得时钟混频器的输出相位由b相位向前切换某一步长至a相位。
在理想状态下，在tt时刻，时钟混频器的输出时钟信号应该在较短时间到达a相位，即图3中的①线，那么，时钟混频器的输出时钟信号对应的翻转时间点应该在x位置，x位置为切换相位后时钟混频器的输出时钟信号应该到达的位置。而实际情况中，时钟混频器的输出时钟信号如②线所示。这是由于在切换相位时，a相位所对应的权重单元已经在往反方向充放电流，从而导致输出时钟信号不仅不上升反而开始下降。时钟混频器为了优化档位的线性度，通常会使得输出节点的时间常数较大，以使得斜率减缓从而便于混频。因此，即使时刻tt向前移动到还没到达波峰的某一位置，低带宽也限制输出节点不可能出现如①线所示的迅速上升。最终，差分转单端放大器以y点为翻转时间点输出最终的结果，由图3可以看出，提前了一段时间，从而造成输出时钟信号出现毛刺。且由b相位到a相位的切换步长越大，该毛刺现象越严重。
(2)相位向后切换
如图4所示，假设时钟混频器当前工作在a相位。在某一时间点tt，编码电路通过时钟混频器的权重使得混频器的相位从a相位向后切换某一步长到b相位。
在理想状态下，时钟混频器的输出时钟信号应该是图4中的①线，那么，时钟混频器的输出时钟信号对应的翻转时间点应该在x位置，x位置为切换相位后时钟混频器的输出时钟信号应该到达的位置。而实际情况中，时钟混频器的输出时钟信号如②线所示，这是由于在切换相位时，b相位所对应的权重单元仍然保持原来的充放电方向，使得最终的摆幅扩大，超过稳定频率下波峰的最大摆幅，输出节点的等效低通效应使得低频的增益较大。最终差分转单端放大器以y点为翻转时间点输出最终的结果，由图4可以看出，延迟了一段时间，从而造成输出时钟信号出现毛刺。且由a相位到b相位的切换步长越大，该毛刺现象越严重。
为解决上述技术问题，本发明实施例公开了一种相位插值器，以下通过几个实施例详细进行描述：
本发明实施例一公开了一种相位插值器，如图5所示，该相位插值器包括：编码电路100、与编码电路100相连的时钟混频器200以及设置在时钟混频器200的输出端的均衡模块300。
编码电路100用于在接收到档位切换指令时，基于该档位切换指令确定相位切换方向以及切换步长，并基于相位切换方向和切换步长生成权重控制信号，并将该权重控制信号发送给时钟混频器，以使得时钟混频器的当前相位向所述相位切换方向切换相应的切换步长。
均衡模块300用于在编码电路100控制时钟混频器20切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内。
其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。
该预设范围为系统能够容忍相位插值器切换相位后所出现的最大毛刺，预设范围越小，毛刺越小。最优的，均衡模块300用于在编码电路100控制时钟混频器20切换当前相位时将时钟混频器的输出时钟信号均衡至预设增益以使得当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点处。
需说明的是，该翻转时间点为与时钟混频器相连的差分转单端放大器翻转时钟混频器的输出时钟信号的时间点。相位插值器可以包括上述差分转单端放大器。
作为相位插值器的一种具体结构，可参见图6，如图6所示，相位插值器包括：编码电路100、时钟混频器200、均衡模块300、两个时钟多路复用器400以及两个差分转单端放大器500。其中：
两个时钟多路复用器400的控制端与编码电路100的输出端相连，时钟混频器200的控制端与编码电路100的输出端相连，时钟混频器200的输入端与两个多路复用器400的输出端相连，时钟混频器200的输出端设置有均衡模块300，进而与两个差分转单端放大器500的输入端相连。
均衡模块300用于在编码电路100控制时钟混频器200切换当前相位时将时钟混频器200的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内。
由此可见，本发明实施例提供了一种相位插值器，包括：编码电路，与所述编码电路相连的时钟混频器，设置在所述时钟混频器的输出端的均衡模块，该均衡模块用于在编码电路控制时钟混频器切换当前相位时将时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，该目标输出时钟信号为时钟混频器切换相位后的理想输出时钟信号。由此可见，本申请可以通过均衡模块来减少相位插值器切换过程中出现的毛刺，使得切换过程更加平顺，减小了误码的风险。
在本发明中，编码电路可以控制时钟混频器的相位向前切换或者向后切换，具体的：
均衡模块用于在编码电路控制时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率以及第一增益。
其中，第一频率的计算公式如下：
其中，ft1为第一频率，f0为相位插值器的工作时钟频率，Δθ1为第一步长。其中，相位插值器的工作时钟频率和第一步长均为已知值，因此可以计算出第一频率。
第一增益为时钟混频器由当前相位向前切换第一步长时的衰减系数，该衰减系数为时钟混频器在未使用均衡模块的情况下由当前相位向前切换第一步长时的衰减系数。
为便于理解，请参照图7所示的波形示意图图，如图7所示，T0为相位插值器的输入时钟的半周期，Tt1为相位向前切换时瞬时的等效高频的半周期，
图7中的实线对应于图3中的曲线①。而在实际电路很难实现图3中的曲线①所示的准确波形，但是发明人通过反复的实验验证得出，最大基波分量的频率在ft1左右。因此，在一阶优化的情况下，可以使得正弦周期为2Tt1的基波分量增益补偿到f0的输入基波的摆幅，这样也能使得输出时钟信号对应的翻转时间点在X点附近。
其中，Δθ1为第一步长，而因此可以推导出
那么，只要保证均衡模块在编码电路控制时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率ft1，且具有时钟混频器在未使用均衡模块的情况下由当前相位向前切换第一步长时的衰减系数就能够使得输出时钟信号的交叉点在X点的翻转时间点。例如时钟混频器在未使用均衡模块的情况下由当前相位向前切换第一步长时的衰减了3dB，那么均衡模块需相补偿3dB。
均衡模块用于在编码电路控制时钟混频器由当前相位向后切换第二步长至第二相位时，具有第二频率以及第二增益。
其中，第二频率的计算公式如下：
其中，ft2为所述第二频率，f0为所述相位插值器的工作时钟频率，Δθ2为所述第二步长；
第二增益为时钟混频器由当前相位切换所述第二步长时的衰减系数，该衰减系数为时钟混频器在未使用均衡模块的情况下由当前相位向后切换第一步长时的衰减系数。
如图8所示的波形图，其中，T0为相位插值器的输入时钟的半周期，Tt2为相位向后切换时瞬时的等效低频的半周期，
图8中的实现对应于图4中的曲线①。同理，通过压低低频ft2的基波分量的增益，也可以使得时钟混频器的输出时钟信号对应的翻转时间点接近理想翻转时间点X。
其中，Δθ2为第二步长，而因此可以推导出
结合图7和图8的描述可以得出均衡模块的频率响应曲线，具体如图9，图9中的(a)曲线为时钟混频器向前切换相位时，均衡模块的频率响应曲线，(b)曲线为时钟混频器向后切换相位时，均衡模块的频率响应曲线，基于(a)和(b)可以得出既包括时钟混频器向前切换相位又包括时钟混频器向后切换相位时，均衡模块的频率响应曲线(c)。
本发明另一实施例公开了时钟混频器与均衡模块的一种结构关系，如图10所示，时钟混频器包括第一权重单元、第二权重单元、第一负载单元和第二负载单元。
其中，第一权重单元和第二权重单元分别具有n个权重单元，n为大于等于1的整数。在时钟混频器工作过程中，编码电路可以通过向时钟混频器发送控制信号，即CTL控制信号和CTLB控制信号来控制第一权重单元和第二权重单元中权重单元的打开个数。需说明的是，CTL控制信号和CTLB控制信号为互斥信号，第一权重单元和第二权重单元中打开权重单元的个数总和等于n。例如，在某一相位档位下，第一权重单元中N1个权重单元打开，第二权重单元中N2个权重单元打开，N1+N2＝n。
第一负载单元与第一权重单元和第二权重单元相连，第二负载单元与第一权重单元和第二权重单元相连。
均衡模块包括第一均衡子模块300A和第二均衡子模块300B，第一均衡子模块300A包括第一负载单元，第二均衡子模块300B包括第二负载单元。
在本实施例中，均衡模块通过开关管将时钟混频器的负载单元等效为电感结构，从而实现均衡效果。需说明的是，图10所述的均衡模块的结构并不构成对本发明中的均衡模块的限定，其他能够实现本发明的均衡效果的均衡模块均在本发明的保护范围之内。
本发明又一实施例公开了时钟混频器与均衡模块的另一种结构关系，如图11所示，时钟混频器包括第一权重单元、第二权重单元、第一负载单元和第二负载单元。
其中，第一权重单元和第二权重单元分别具有n个权重单元，n为大于等于1的整数。
第一负载单元与第一权重单元和第二权重单元相连，第二负载单元与第一权重单元和第二权重单元相连。
均衡模块300的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间，而均衡模块300的输出端与差分转单端放大器的输入端相连。
需说明的是，图11所述的均衡模块的结构并不构成对本发明中的均衡模块的限定，其他能够实现本发明的均衡消息的均衡模块均在本发明的保护范围之内。
本发明又一实施例公开了时钟混频器与均衡模块的另一种结构关系，在本实施例中，均衡模块既包括如图10所示的均衡模块，又包括如图11所示的均衡模块。具体的：
时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
均衡模块包括第一均衡模块和第二均衡模块；第一均衡模块包括第一均衡子模块和第二均衡子模块，第一均衡子模块包括第一负载单元，第二均衡子模块包括所述第二负载单元。
第二均衡模块的第一输入端连接在第一权重单元和第一负载单元之间，所述均衡模块的第二输入端连接在第二权重单元和第二负载单元之间。
本发明一个实施例还公开了一种相位插值器的控制方法，该方法可以应用于如上任一实施例所描述的相位插值器中，如图12所示，该方法包括以下步骤：
步骤1201：接收档位切换指令；
步骤1202：基于所述档位切换指令确定相位切换方向以及切换步长，基于所述相位切换方向和切换步长生成用于控制所述时钟混频器的相位切换的权重控制信号。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种相位插值器，其特征在于，包括：
编码电路；
与所述编码电路相连的时钟混频器；
设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。
2.根据权利要求1所述的相位插值器，其特征在于，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率以及第一增益。
3.根据权利要求1所述的相位插值器，其特征在于，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向后切换第二步长至第二相位时，具有第二频率以及第二增益。
4.根据权利要求2所述的相位插值器，其特征在于，所述第一频率的计算公式如下：
<mrow> <msub> <mi>f</mi> <mrow> <mi>t</mi> <mn>1</mn> </mrow> </msub> <mo>=</mo> <mfrac> <mrow> <msub> <mi>f</mi> <mn>0</mn> </msub> <mo>&amp;times;</mo> <mi>&amp;pi;</mi> </mrow> <mrow> <mo>(</mo> <mi>&amp;pi;</mi> <mo>-</mo> <msub> <mi>&amp;Delta;&amp;theta;</mi> <mn>1</mn> </msub> <mo>)</mo> </mrow> </mfrac> </mrow>
其中，ft1为所述第一频率，f0为所述相位插值器的工作时钟频率，Δθ1为所述第一步长；
所述第一增益为所述时钟混频器由当前相位向前切换所述第一步长时的衰减系数。
5.根据权利要求3所述的相位插值器，其特征在于，所述第二频率的计算公式如下：
<mrow> <msub> <mi>f</mi> <mrow> <mi>t</mi> <mn>2</mn> </mrow> </msub> <mo>=</mo> <mfrac> <mrow> <msub> <mi>f</mi> <mn>0</mn> </msub> <mo>&amp;times;</mo> <mi>&amp;pi;</mi> </mrow> <mrow> <mo>(</mo> <mi>&amp;pi;</mi> <mo>+</mo> <msub> <mi>&amp;Delta;&amp;theta;</mi> <mn>2</mn> </msub> <mo>)</mo> </mrow> </mfrac> </mrow>
其中，ft2为所述第二频率，f0为所述相位插值器的工作时钟频率，Δθ2为所述第二步长；
所述第二增益为所述时钟混频器由当前相位切换所述第二步长时的衰减系数。
6.根据权利要求1所述的相位插值器，其特征在于，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
所述均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元。
7.根据权利要求1所述的相位插值器，其特征在于，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
所述均衡模块的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间。
8.根据权利1所述的相位插值器，其特征在于，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；
所述均衡模块包括第一均衡模块和第二均衡模块；
所述第一均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元；
所述第二均衡模块的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间。
9.一种相位插值器的控制方法，其特征在于，应用于如权利要求1-8任一项所述的相位插值器中，包括：
接收档位切换指令；
基于所述档位切换指令确定相位切换方向以及切换步长，基于所述相位切换方向和切换步长生成用于控制所述时钟混频器的相位切换的权重控制信号。
CN201810003906.7A 2018-01-03 2018-01-03 一种相位插值器和相位插值器的控制方法 Active CN108092649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810003906.7A CN108092649B (zh) 2018-01-03 2018-01-03 一种相位插值器和相位插值器的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810003906.7A CN108092649B (zh) 2018-01-03 2018-01-03 一种相位插值器和相位插值器的控制方法

Publications (2)

Publication Number Publication Date
CN108092649A true CN108092649A (zh) 2018-05-29
CN108092649B CN108092649B (zh) 2021-05-04

Family

ID=62181586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810003906.7A Active CN108092649B (zh) 2018-01-03 2018-01-03 一种相位插值器和相位插值器的控制方法

Country Status (1)

Country Link
CN (1) CN108092649B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833798A (zh) * 2023-02-15 2023-03-21 南京沁恒微电子股份有限公司 一种高线性度多比特相位插值器

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399427B1 (ko) * 1997-06-12 2003-09-29 후지쯔 가부시끼가이샤 위상보간기
US6943606B2 (en) * 2001-06-27 2005-09-13 Intel Corporation Phase interpolator to interpolate between a plurality of clock phases
US20080001644A1 (en) * 2006-06-30 2008-01-03 Abel Christopher J Phase interpolator with output amplitude correction
CN103346778A (zh) * 2013-07-04 2013-10-09 北京大学 一种宽带线性均衡电路
CN103718460A (zh) * 2011-06-03 2014-04-09 德克萨斯仪器股份有限公司 用于具有改善线性度的数字相位插值器的装置和系统
CN104091313A (zh) * 2014-07-16 2014-10-08 龙迅半导体科技(合肥)有限公司 自动均衡补偿值的处理方法和装置、自动均衡方法和装置
US9208130B1 (en) * 2012-08-16 2015-12-08 Xilinx, Inc. Phase interpolator
CN105634451A (zh) * 2015-12-29 2016-06-01 龙迅半导体（合肥）股份有限公司 一种数据时钟恢复电路及其相位插值器
CN106026991A (zh) * 2016-05-06 2016-10-12 龙迅半导体（合肥）股份有限公司 一种相位插值器及其控制方法
CN106656116A (zh) * 2016-12-27 2017-05-10 上海交通大学 高线性度的相位插值器
CN206259962U (zh) * 2016-12-22 2017-06-16 桂林电子科技大学 一种低频增益分段可调的线性均衡器
US20170317857A1 (en) * 2016-02-23 2017-11-02 Huawei Technologies Co., Ltd. FFE-Aided CDR to Calibrate Phase Offset and Enhance Gain In Baud Rate Sampling Phase Detector

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399427B1 (ko) * 1997-06-12 2003-09-29 후지쯔 가부시끼가이샤 위상보간기
US6943606B2 (en) * 2001-06-27 2005-09-13 Intel Corporation Phase interpolator to interpolate between a plurality of clock phases
US20080001644A1 (en) * 2006-06-30 2008-01-03 Abel Christopher J Phase interpolator with output amplitude correction
CN103718460A (zh) * 2011-06-03 2014-04-09 德克萨斯仪器股份有限公司 用于具有改善线性度的数字相位插值器的装置和系统
US9208130B1 (en) * 2012-08-16 2015-12-08 Xilinx, Inc. Phase interpolator
CN103346778A (zh) * 2013-07-04 2013-10-09 北京大学 一种宽带线性均衡电路
CN104091313A (zh) * 2014-07-16 2014-10-08 龙迅半导体科技(合肥)有限公司 自动均衡补偿值的处理方法和装置、自动均衡方法和装置
CN105634451A (zh) * 2015-12-29 2016-06-01 龙迅半导体（合肥）股份有限公司 一种数据时钟恢复电路及其相位插值器
US20170317857A1 (en) * 2016-02-23 2017-11-02 Huawei Technologies Co., Ltd. FFE-Aided CDR to Calibrate Phase Offset and Enhance Gain In Baud Rate Sampling Phase Detector
CN106026991A (zh) * 2016-05-06 2016-10-12 龙迅半导体（合肥）股份有限公司 一种相位插值器及其控制方法
CN206259962U (zh) * 2016-12-22 2017-06-16 桂林电子科技大学 一种低频增益分段可调的线性均衡器
CN106656116A (zh) * 2016-12-27 2017-05-10 上海交通大学 高线性度的相位插值器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DONG-WOO JEE等: ""A 0.1-fref BW 1GHz Fractional-N PLL with FIR Embedded Phase-Interpolator-Based Noise Filtering"", 《2011 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 *
SRIKANTH GONDI等: ""Equalization and Clock and Data Recovery Techniques for 10-Gb/s CMOS Serial-Link Receivers"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833798A (zh) * 2023-02-15 2023-03-21 南京沁恒微电子股份有限公司 一种高线性度多比特相位插值器

Also Published As

Publication number Publication date
CN108092649B (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
JP5634391B2 (ja) 改善されたパルス幅変調方式
US8248138B2 (en) Method and apparatus for preventing phase interpolation circuit from glitch during clock switching
US9705515B1 (en) Digital phase locked loop and method of driving the same
CN109981086B (zh) 一种相位插值器
US7336721B2 (en) Digital frequency modulator
CN105634451A (zh) 一种数据时钟恢复电路及其相位插值器
CN108092649B (zh) 一种相位插值器和相位插值器的控制方法
CN202374291U (zh) 一种直流偏置校准装置
KR20240096838A (ko) 듀티 사이클 보정회로
US8698536B2 (en) Variable delay circuit
CN103338037B (zh) 一种锁相环中时钟信号转数字信号的方法和装置
CN110928824B (zh) 高频离线驱动器
CN101841342B (zh) 实现低功耗发射信号的方法、装置及系统
CN104821808A (zh) 相位插值器
CN204578499U (zh) 相位插值器
CN102545610B (zh) 一种滑模变结构控制dc-dc开关变换器的数字方法及系统
CN104821807A (zh) 改进的相位插值器
CN115208406A (zh) 混合型数字模拟转换电路、芯片及转换方法
EP3748859A1 (en) Dac device having positive dac and negative dac and associated digital-to-analog converting method
JP7444244B2 (ja) トラック・アンド・ホールド回路
WO2019124481A1 (ja) 誤り訂正装置、誤り訂正方法及び光通信システム
US9780797B2 (en) CMOS interpolator for a serializer/deserializer communication application
JP3657726B2 (ja) 段階型送信電力制御回路
KR102513739B1 (ko) Mipi d-phy 고속 송신기의 이퀄라이징 시스템
US10819315B1 (en) Voltage mode signal transmitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant