CN107944314B

CN107944314B - 一种磁条解码方法及系统

Info

Publication number: CN107944314B
Application number: CN201711339002.3A
Authority: CN
Inventors: 林来砖; 竺际隆; 郑茳; 肖佐楠
Original assignee: CCore Technology Suzhou Co Ltd
Current assignee: CCore Technology Suzhou Co Ltd
Priority date: 2017-12-14
Filing date: 2017-12-14
Publication date: 2021-04-13
Anticipated expiration: 2037-12-14
Also published as: CN107944314A

Abstract

本申请公开了一种磁条解码方法，包括：获取磁条的原始信号和用户解码模式；当所述用户解码模式为软件解码模式，通过所述软件解码模式对所述原始信号进行解码；其中，所述通过所述软件解码模式对所述原始信号进行解码的具体过程包括：通过PGA以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；通过ADC对所述限幅放大信号进行采样，获得采样后的数字信号；通过CPU的解码软件程序对所述数字信号进行解码。本发明在经过PGA、ADC后获得数字信号，利用解码软件程序对该数字信号进行解码，该解码过程由软件完成，抗干扰能力强，兼容性高，刷卡成功率高。本申请还相应公开了一种磁条解码系统。

Description

一种磁条解码方法及系统

技术领域

本发明涉及信息识别技术领域，特别涉及一种磁条解码方法及系统。

背景技术

磁条卡是一种运用磁性物质制成的标识卡，它的应用领域十分广泛，可以制作成为银行卡，会员卡，公路交费卡等等。一般磁条卡的正面由聚氯乙烯、聚酷薄膜或复合纸制成，它的反面则贴有具有磁性的具有一条或者几条磁道的磁条。

磁条卡中的信息必须通过磁条卡刷卡终端读取并解码，通常情况下，刷卡终端由磁头，解码系统，加解密系统，以及通讯控制系统组成。本发明“一种基于单模块实现多方式磁条解码的电路实现方案”是解码系统的一种实现方案。

磁条卡中的信息是以磁条中磁畴的方向来作记录的，并以F2F编码格式进行编码，即在周期T内，如果出现N-N，或者S-S，则为逻辑1；若周期T内，没有出现，则记为逻辑0。当刷卡时，由于磁条中磁畴方向的不同，根据楞次定理，磁头上会产生感应电流，当磁头感应到N-N或者S-S时，会出现电流脉冲，如图1中的信号波形所示。

具体使用磁条卡时，磁道保存的信息经磁头读取后，产生原始F2F编码信号，由于该信号幅度为几mV到几十mV，因此需磁头信号预处理电路对该信号进行预处理，处理完毕后，再送解码控制器或者解码程序进行解码，最后通过总线与CPU进行数据传输。

在现有技术中，虽然不同的IC厂商在进行磁头信号预处理、解码控制电路和解码程序上各有不同，但是一般都采用硬件解码方案。这种方案软件程序简单，但是抗干扰能力差；一种固定的硬件解码方案只能对固定的磁条卡类型进行解码，兼容性较差；而且刷卡成功率低，有信息读取错误或失败的可能。

发明内容

有鉴于此，本发明的目的在于提供一种抗干扰能力较强，刷卡成功率较高的磁条解码方法及系统。其具体方案如下：

一种磁条解码方法，包括：

获取磁条的原始信号和用户解码模式；

当所述用户解码模式为软件解码模式，通过所述软件解码模式对所述原始信号进行解码；

其中，所述通过所述软件解码模式对所述原始信号进行解码的具体过程包括：

通过PGA以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；

通过ADC对所述限幅放大信号进行采样，获得采样后的数字信号；

通过CPU的解码软件程序对所述数字信号进行解码。

优选的，所述通过PGA以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号的过程，包括：

通过包括clamp电路的所述PGA，以预设倍数对所述原始信号进行限幅放大，得到所述限幅放大信号。

优选的，所述通过PGA以预设倍数对所述原始信号进行限幅放大的过程之前，还包括：

通过所述CPU调整所述预设倍数。

优选的，所述通过CPU的解码软件程序对所述数字信号进行解码的过程，具体包括：

在预设周期内，判断所述数字信号是否包括1；

如果是，则判定为逻辑1；如果否，则判定为逻辑0。

优选的，所述磁条解码方法还包括：

当所述用户解码模式为硬件解码模式，通过所述硬件解码模式对所述原始信号进行解码；

其中，所述通过所述硬件解码模式对所述原始信号进行解码的具体过程包括：

通过所述PGA以所述预设倍数对所述原始信号进行放大，得到放大信号；

第一比较器组对所述放大信号进行信号幅度区间判定，得到区间判定信号；

第二比较器组对所述放大信号进行数字化处理，根据所述放大信号的波峰与波谷，得到两路单边数字脉冲信号；

解码控制器对所述两路单边数字脉冲信号进行解码，并根据所述区间判定信号调整所述预设倍数。

优选的，所述解码控制器对所述两路单边数字信号进行解码的过程，具体包括：

在预设周期内，判断所述两路单边数字信号中是否包括1；

如果所述两路单边数字信号中有任一路所述单边数字信号中包括1，则判定为逻辑1；

如果所述两路单边数字信号中均不包括1，则判定为逻辑0。

相应的，本发明还公开了一种磁条解码系统，包括：

数据获取端口，用于获取磁条的原始信号和用户解码模式；

软件解码模组，用于当所述用户解码模式为软件解码模式，通过所述软件解码模式对所述原始信号进行解码；

其中，所述软件解码模组具体包括：

PGA，用于当所述用户解码模式为软件解码模式，以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；

ADC，用于当所述用户解码模式为所述软件解码模式，对所述限幅放大信号进行采样，获得采样后的数字信号；

CPU，用于当所述用户解码模式为所述软件解码模式，通过解码软件程序对所述数字信号进行解码。

优选的，所述PGA包括：

clamp电路，用于在所述PGA对所述原始信号放大时进行限幅。

优选的，所述CPU还用于：

控制所述预设倍数。

优选的，所述磁条解码系统还包括硬件解码模组，用于当所述用户解码模式为硬件解码模式，通过所述硬件解码模式对所述原始信号进行解码；

其中，所述硬件解码模组具体包括：

所述PGA，用于当所述用户解码模式为所述硬件解码模式，以所述预设倍数对所述原始信号进行放大，得到放大信号；

第一比较器组，用于当所述用户解码模式为所述硬件解码模式，对所述放大信号进行信号幅度区间判定，得到区间判定信号；

第二比较器组，用于当所述用户解码模式为所述硬件解码模式，对所述调节后信号进行数字化处理，根据所述放大信号的波峰与波谷，得到两路单边数字脉冲信号；

解码控制器，用于当所述用户解码模式为所述硬件解码模式，对所述两路单边数字脉冲信号进行解码，并根据所述区间判定信号调整所述预设倍数。

本发明公开了一种磁条解码方法，包括：获取磁条的原始信号和用户解码模式；当所述用户解码模式为软件解码模式，通过所述软件解码模式对所述原始信号进行解码；其中，所述通过所述软件解码模式对所述原始信号进行解码的具体过程包括：通过PGA以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；通过ADC对所述限幅放大信号进行采样，获得采样后的数字信号；通过CPU的解码软件程序对所述数字信号进行解码。本发明在经过PGA、ADC后获得与原始信号对应的数字信号，利用解码软件程序对该数字信号进行解码，该解码过程由软件完成，抗干扰能力强，兼容性高，刷卡成功率高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为磁头读取磁条卡的过程中原始F2F信号输出的原理图；

图2为本发明实施例中一种磁条解码方法的步骤流程图；

图3为本发明实施例中clamp电路在PGA中的接线图；

图4为本发明实施例中一种具体的磁条解码方法的子步骤流程图；

图5为本发明实施例中一种具体的磁条解码方法的F2F解码原理图；

图6为本发明实施例中一种磁条解码系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种磁条解码方法，参见图2所示，包括：

S1：获取磁条的原始信号和用户解码模式；

S2：当所述用户解码模式为软件解码模式，通过所述软件解码模式对所述原始信号进行解码；

S21：通过PGA(Programmable Gain Amplifier，可编程增益放大器)以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；

其中，这里的预设倍数可以由CPU来调整。

具体的，由于原始信号幅度是不规则的，如果仅按照预设倍数进行放大，电压幅度很容易大于VCC或GND，输出波形出现削波失真，这会导致原始信号的信号周期T丢失，导致后续的解码出错。因此，可以在PGA中添加clamp电路，clamp电路在PGA中的接线图参见图3所示。当信号放大器的输出电压很大超出预设最大电压值时，clamp电路可以把输出信号幅度“拽”下来，使输出信号保持在最大电压值；当信号放大器的输出快要接近0时，clamp电路又会将输出信号幅度“拉”上去，保证输出信号在ADC(Analog-to-Digital Converter，模数转换器)的识别范围内。所以可以通过包括clamp电路的所述PGA，以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号，限幅后的放大信号更易于获取，不易丢失。

S22：通过ADC对所述限幅放大信号进行采样，获得采样后的数字信号；

可以理解的是，ADC以一定的转换速度对PGA输出的限幅放大信号进行采样，将采样得到的放大信号的波峰、波谷信号以数字信号的形式发送给CPU。

S23：通过CPU的解码软件程序对所述数字信号进行解码。

其中，CPU中的软件程序会根据数字信号自动识别数字化后的F2F波形，并根据具体的算法进行解码，例如在预设周期内，判断所述数字信号是否包括1；如果是，则判定为逻辑1；如果否，则判定为逻辑0。当然，这里对软件程序使用的解码算法不作限制，还可以设计其他的解码算法。

可以理解的是，软件设计比较复杂，刷卡的成功率更高，安全性也有所保障，而且软件程序更容易编写和修改，兼容性较高，适合具有高端复杂需求的用户。

本发明实施例公开了一种具体的磁条解码方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：

所述磁条解码方法还包括：

S3：当所述用户解码模式为硬件解码模式，通过所述硬件解码模式对所述原始信号进行解码；

其中，所述通过所述硬件解码模式对所述原始信号进行解码的具体过程参见图4所示，包括：

S31：通过所述PGA以所述预设倍数对所述原始信号进行放大，得到放大信号；

S32：第一比较器组对所述放大信号进行信号幅度区间判定，得到区间判定信号；

很容易看出来，S31与S21是相似的。但是，与软件解码模式不同的是，本发明的硬件解码模式中未使用clamp电路进行限幅，而是使用了比较器组对放大信号进行自动调节。

S33：第二比较器组对所述放大信号进行数字化处理，根据所述放大信号的波峰与波谷，得到两路单边数字脉冲信号voutp和voutn；

S34：解码控制器对所述两路单边数字信号voutp和voutn进行解码，并根据所述区间判定信号调整所述预设倍数。

具体的解码算法为：在预设周期内，判断所述两路单边数字信号中是否包括1；如果所述两路单边数字信号中有任一路所述单边数字信号中包括1，则判定为逻辑1；如果所述两路单边数字信号中均不包括1，则判定为逻辑0。

当然，这里也可以选择其他的解码算法通过解码控制器实现。

可以理解的是，参见图5中F2F的解码原理，解码控制器根据本周期的区间判定信号调整所述预设倍数，在下一周期中，原始信号经过PGA获得调整后的放大信号。

可以理解的是，解码控制器与CPU相连，最终解码控制器经过解码得到的结果会发送给CPU。与软件解码模式相比，硬件解码模式中CPU的负担更小。

可以理解的是，本实施例与上一实施例相比，新增了硬件解码模式，因此用户可以根据自己的需求高低，进行用户解码模式的选择，从而获取更切合需求的解码模式。

相应的，本发明实施例还公开了一种磁条解码系统，参见图6所示，包括：

数据获取端口01，用于获取磁条的原始信号和用户解码模式；

软件解码模组02，用于当所述用户解码模式为软件解码模式，通过所述软件解码模式对所述原始信号进行解码；

其中，所述软件解码模组02具体包括：

PGA11，用于以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；

ADC12，用于当所述用户解码模式为软件解码模式，对所述限幅放大信号进行采样，获得采样后的数字信号；

CPU13，用于当所述用户解码模式为软件解码模式，通过解码软件程序对所述数字信号进行解码。

进一步的，所述PGA11包括clamp电路，用于在PGA对所述原始信号放大时进行限幅。

可以理解的是，clamp电路用于调整超出或小于设定范围内的输出信号的电压值，使之可以保持在能被ADC12识别的范围内。

进一步的，CPU13还用于控制调整所述预设倍数。

可以理解的是，软件设计比较复杂，刷卡的成功率更高，安全性也有所保障，而软件程序更容易编写和修改，兼容性较高，适合具有高端复杂需求的用户。

进一步的，所述磁条解码系统还可以包括：

硬件解码模组03，用于当所述用户解码模式为硬件解码模式，通过所述硬件解码模式对所述原始信号进行解码；

其中，所述硬件解码模组03具体包括：

所述PGA11，用于当所述用户解码模式为所述硬件解码模式，以所述预设倍数对所述原始信号进行放大，得到放大信号；

其中，如果原软件解码模组中的PGA还包括了clamp电路，在硬件解码模式中该clamp电路不工作。

第一比较器组14，用于当所述用户解码模式为所述硬件解码模式，对所述放大信号进行信号幅度区间判定，得到区间判定信号对所述放大信号进行自动调节，得到调节后信号；

第二比较器组15，用于当所述用户解码模式为所述硬件解码模式，对所述调节后信号进行数字化处理，根据所述放大信号的波峰与波谷，得到两路单边数字脉冲信号得到所述调节后信号的波峰与波谷分别对应的两路单边数字信号；

解码控制器16，用于当所述用户解码模式为所述硬件解码模式，对所述两路单边数字脉冲信号进行解码，并根据所述区间判定信号调整所述预设倍数。

可以理解的是，根据用户对用户解码模式的选择，本系统可以在软件解码模式和硬件解码模式之间转换，以满足不同需求的用户。

本发明实施例具有与上述实施例中磁条解码方法相应的有益效果。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种磁条解码方法及系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种磁条解码方法，其特征在于，包括：

获取磁条的原始信号和用户解码模式；

通过CPU调整PGA的预设倍数；

通过所述PGA以所述预设倍数对所述原始信号进行限幅放大，得到限幅放大信号；

通过所述CPU的解码软件程序对所述数字信号进行解码；

解码控制器对所述两路单边数字脉冲信号进行解码，将解码后的结果发送给所述CPU，并根据所述区间判定信号调整所述预设倍数。

2.根据权利要求1所述磁条解码方法，其特征在于，所述通过PGA以预设倍数对所述原始信号进行限幅放大，得到限幅放大信号的过程，包括：

3.根据权利要求1所述磁条解码方法，其特征在于，所述通过CPU的解码软件程序对所述数字信号进行解码的过程，具体包括：

在预设周期内，判断所述数字信号是否包括1；

如果是，则判定为逻辑1；如果否，则判定为逻辑0。

4.根据权利要求1所述磁条解码方法，其特征在于，所述解码控制器对所述两路单边数字脉冲信号进行解码的过程，具体包括：

在预设周期内，判断所述两路单边数字脉冲信号中是否包括1；

如果所述两路单边数字脉冲信号中有任一路所述单边数字脉冲信号中包括1，则判定为逻辑1；

如果所述两路单边数字脉冲信号中均不包括1，则判定为逻辑0。

5.一种磁条解码系统，其特征在于，包括：

数据获取端口，用于获取磁条的原始信号和用户解码模式；

其中，所述软件解码模组具体包括：

CPU，用于当所述用户解码模式为所述软件解码模式，通过解码软件程序对所述数字信号进行解码，还用于控制所述预设倍数；

所述磁条解码系统还包括硬件解码模组，用于当所述用户解码模式为硬件解码模式，通过所述硬件解码模式对所述原始信号进行解码；

其中，所述硬件解码模组具体包括：

第二比较器组，用于当所述用户解码模式为所述硬件解码模式，对所述放大信号进行数字化处理，根据所述放大信号的波峰与波谷，得到两路单边数字脉冲信号；

解码控制器，用于当所述用户解码模式为所述硬件解码模式，对所述两路单边数字脉冲信号进行解码，将解码后的结果发送给所述CPU，并根据所述区间判定信号调整所述预设倍数。

6.根据权利要求5所述磁条解码系统，其特征在于，所述PGA包括：

clamp电路，用于在所述PGA对所述原始信号放大时进行限幅。