[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107799476B - 具有挡止件的封装基板及感测器封装结构 - Google Patents

具有挡止件的封装基板及感测器封装结构 Download PDF

Info

Publication number
CN107799476B
CN107799476B CN201610800858.5A CN201610800858A CN107799476B CN 107799476 B CN107799476 B CN 107799476B CN 201610800858 A CN201610800858 A CN 201610800858A CN 107799476 B CN107799476 B CN 107799476B
Authority
CN
China
Prior art keywords
substrate
stopper
distance
colloid
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610800858.5A
Other languages
English (en)
Other versions
CN107799476A (zh
Inventor
辛宗宪
彭镇滨
林建亨
谢昆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Victory International Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victory International Ltd By Share Ltd filed Critical Victory International Ltd By Share Ltd
Priority to CN201610800858.5A priority Critical patent/CN107799476B/zh
Priority to TW106112204A priority patent/TWI692287B/zh
Priority to US15/657,301 priority patent/US10600829B2/en
Publication of CN107799476A publication Critical patent/CN107799476A/zh
Application granted granted Critical
Publication of CN107799476B publication Critical patent/CN107799476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00317—Packaging optical devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measuring Fluid Pressure (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明提供了一种具有挡止件的封装基板及感测器封装结构，具有挡止件的封装基板包括：基板以及至少一挡止件，或是包括：基板；至少一挡止件，以及胶体。感测器封装结构包括：基板；第一挡止件；第二挡止件；感测元件；第一胶体；第二胶体；以及透光件。通过本发明的实施，挡止件或者是第一挡止件及第二挡止件的设置，封装基板产生一凸起，可以使胶体不会产生溢流，提高具有此种封装基板的封装结构的可靠度。

Description

具有挡止件的封装基板及感测器封装结构
技术领域
本发明涉及一种封装基板及感测器封装结构，特别涉及一种具有挡止件的封装基板及感测器封装结构。
背景技术
感测器的封装中，其封胶体(compound)或挡墙(Dam Core)的模造制程的可靠度，大大影响整体封装的质量。
然而现今的接合垫封装或是感测器封装制程中，或多或少都会有溢胶或是封胶体或挡墙结合不够紧密的情况产生，不但影响生产良率及产品的可靠度，成本的上升、退货的疑虑及信用的受损，更会导致供应厂商乃至产业供应链的整体危机。
有鉴于此，如何发展出一种简单有效的封装基板，不但不须复杂制程或昂贵制造设备，实施成本低廉，并具有创新结构的设计，可以避免胶体溢流，并使胶体与基板结合更为紧密，大幅提高产品的良率及可靠度，将成为封装产业，甚至整个半导体及其应用产业一个重要的进步课题。
发明内容
本发明要解决的技术问题是提供一种具有挡止件的封装基板及感测器封装结构，通过挡止件或者是第一挡止件及第二挡止件的设置，封装基板产生一凸起，可以使胶体不会产生溢流，提高具有此种封装基板的封装结构的可靠度。
本发明提供了一种具有挡止件的封装基板，其包括：一个基板，其具有一上表面及相对于所述上表面的一下表面；以及至少一个挡止件，设置于所述上表面，且所述挡止件具有一个裸露部及相邻于所述裸露部的一个遮蔽部；其中，两相邻的所述裸露部之间的距离为第一距离，且两相邻的所述遮蔽部之间的距离为第二距离，所述第一距离大于所述第二距离。
进一步地，还包括胶体，所述胶体设置于所述上表面，且覆盖所述第二距离以及两相邻的所述遮蔽部。
进一步地，其中所述胶体的一侧边与所述基板之间具有一倾斜角度。
进一步地，其中所述胶体进一步延伸形成二阶区域。
进一步地，其中所述裸露部具有一凸块及覆盖所述凸块的一覆盖层，且所述覆盖层连接于所述遮蔽部。
进一步地，所述凸块为金属。
进一步地，其中所述覆盖层与所述遮蔽部为相同材质。
本发明还提供了一种具有挡止件的封装基板，其包括：一个基板，其具有一上表面及相对于所述上表面的一下表面，且至少一接合垫设置于所述上表面；至少一挡止件，设置在邻近于所述接合垫的所述上表面，且所述挡止件具有一裸露部以及相邻于所述裸露部的一遮蔽部；以及一胶体，设置在两相邻的所述遮蔽部上。
本发明还提供了一种感测器封装结构，其包括：一个基板，其具有一上表面以及相对于所述上表面的一下表面；第一挡止件，设置于所述上表面，且所述第一挡止件具有第一裸露部及相邻于所述第一裸露部的第一遮蔽部；第二挡止件，设置于所述上表面，且所述第二挡止件具有第二裸露部以及相邻于所述第二裸露部的第二遮蔽部；感测元件，设置在所述第一挡止件及所述第二档止件之间；第一胶体，设置于所述上表面且覆盖所述第一遮蔽部；第二胶体，设置于所述上表面且覆盖所述第二遮蔽部；以及透光件，设置于所述感测元件上方，所述透光件的一端与所述第一胶体接触且所述透光件的另一端与所述第二胶体接触。
进一步地，其中所述第一裸露部与所述第二裸露部之间的距离小于所述第一遮蔽部与所述第二遮蔽部之间的距离，且所述感测元件设置于所述第一裸露部与所述第二裸露部之间。
进一步地，其中所述第一裸露部及所述第二裸露部分别具有一凸块以及覆盖所述凸块的覆盖层。
进一步地，其中所述第一胶体的一部分覆盖所述第一遮蔽部且另一部分覆盖所述基板，所述第二胶体的一部分覆盖所述第二遮蔽部且另一部分覆盖所述基板。
进一步地，其中所述第一胶体邻近于所述第一裸露部的一侧边与基板形成的第一倾斜角，且所述第二胶体邻近于所述第二裸露部的一侧边与基板形成第二倾斜角。
进一步地，其中所述第一胶体具有第一阶梯部且所述第二胶体具有第二阶梯部，所述透光件的一端设置于所述第一阶梯部上且所述透光件的另一端设置于所述第二阶梯部上。
进一步地，其中所述第一裸露部与所述感测元件之间设置有至少第一接合垫，且所述第二裸露部与所述感测元件之间设置有至少第二接合垫。
进一步地，其中所述感测元件通过导电线电连接于所述第一接合垫或所述第二接合垫。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明至少具有下列优点及有益效果：
一、不须复杂制程或昂贵制造设备，实施成本低廉。
二、通过挡止件或是第一挡止件及第二挡止件的设置，封装制程中胶体不会产生溢流。
附图说明
图1为本发明第一实施例的一种具有挡止件的封装基板的剖视示意图。
图2为本发明第二实施例的一种具有挡止件的封装基板的剖视示意图。
图3为本发明第三实施例的一种形成有胶体的具有挡止件的封装基板的剖视示意图。
图4为本发明第四实施例的一种形成有胶体及二阶区域的具有挡止件的封装基板的剖视示意图。
图5为采用第四实施例封装基板的感测器封装结构的数组式排列的立体示意图。
图6为本发明实施例的一种感测器封装结构的剖视示意图。
【主要组件符号说明】
100： 具有挡止件的封装基板 200： 多个封装结构
300： 感测器封装结构 10： 基板
11： 上表面 12： 下表面
20’： 第一挡止件 20： 第二挡止件
21’： 第一裸露部 21： 第二裸露部
211、211’： 凸块 212、212’： 覆盖层
22’： 第一遮蔽部 22： 第二遮蔽部
D1： 第一距离 D2： 第二距离
30： 胶体 301： 侧边
θ1、θ2： 倾斜角度 40： 二阶区域
401： 侧边 50： 接合垫
60： 感测元件 ：
310： 第一挡止件 311： 第一裸露部
312： 第一遮蔽部 320： 第二挡止件
321： 第二裸露部 322： 第二遮蔽部
330： 感测元件 331： 导电线
340： 第一胶体 341： 第一阶梯部
350： 第二胶体 351： 第二阶梯部
360： 透光件 L1： 距离
L2： 距离 370： 凸块
380： 覆盖层 A1： 第一倾斜角度
A2： 第二倾斜角度 391： 第一接合垫
392： 第二接合垫
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有挡止件的封装基板及感测器封装结构
其具体实施方式、结构、特征及其功效，详细说明如下。
实施例1
请参考如第1图所示，为第一实施例的一种具有挡止件的封装基板100，其具有：基板10；以及至少一挡止件。
如第1图所示，基板10，具有一上表面11及相对于上表面11的下表面12。基板10本身可以为一个具有至少一组电路结合至少一个贯孔的电路基板，基板10的上表面11则可以为无纺布所形成。
如第1图所示，基板10的上表面11设置有第一挡止件20’以及第二挡止件20，并且第一挡止件20’具有第一裸露部21’及相邻于第一裸露部21’的第一遮蔽部22’，第二挡止件20具有第二裸露部21及相邻于第二裸露部21的第二遮蔽部22。须特别说明的是，第一挡止件20’以及第二挡止件20为镜像设置。
所述的挡止件可以形成为圆形环状或是方形环状，挡止件可以是一个固定设置于基板10的上表面11的金属环。
其中，两相邻的裸露部具有第一距离D1，两相邻的遮蔽部具有第二距离D2，且第一距离D1大于第二距离D2。具体地，第一裸露部21’与第二裸露部21间形成第一距离D1，且第一遮蔽部22’与第二遮蔽部22间形成第二距离D2。
另外，于第一实施例中还包括接合垫50，接合垫50设置于上表面11。须特别说明的是，接合垫50可选择性的设置或不设置于基板10上。
实施例2
如第2图所示，为本发明第二实施例的一种具有挡止件的封装基板的剖视示意图。第二实施例与第一实施例具有基本相同的结构，差异仅在于第二实施例中的第一裸露部20’以及第二裸露部20分别具有一凸块211’、211以及覆盖凸块211’、211的覆盖层212’、212，且覆盖层212’、212分别与遮蔽部22’、22相连接。
至于所具有的凸块可以为金属，而覆盖层则可以与遮蔽部为相同材质所形成。
实施例3
如第3图所示，于实际封装应用时，具有挡止件的封装基板100可以进一步包括胶体30，胶体30设置于基板10的上表面11，并且覆盖第二距离D2以及两相邻的遮蔽部。具体的，胶体30覆盖第一遮蔽部22’以及第二遮蔽部22并且填满覆盖第一遮蔽部22’以及第二遮蔽部22所形成的第二距离D2。
如第3图所示，胶体30的一侧边301可以与基板10的垂直线之间具有一倾斜角度θ1的倾斜面，具有倾斜角θ1的倾斜面可以使封装时制作胶体30的模具于实际使用时易于脱模。值得一提的是，倾斜角度θ1介于1-20度的间。
实施例4
如第4图所示，于应用需要时，胶体30可以进一步延伸形成一个二阶区域40。二阶区域40的一侧边401可以与基板10的垂直线间具有一倾斜角度θ2的倾斜面，具有二阶区域40的胶体30不但脱模更为容易，所模造出的胶体作为挡墙使用时，也更易于与应用结构的透光板或其他组件结合的更加紧密。值得一提的是，倾斜角度θ2介于1-10度的间。
如第1图至第4图所示，具有挡止件的封装基板100，因为挡止件的设置使裸露部形成凸起，于胶体30的模造制程时，会因为凸起的阻挡，而不会产生溢流。
实施例5
图5为采用第4实施例封装基板的感测器封装结构的数组式排列的立体示意图。图5为多个封装结构200所形成的立体示意图，其包括：一基板10以及由挡止件以及胶体30围绕形成的感测元件60设置区。其中，感测元件60设置于所述区域内。
请参考如第6图所示，为实施例的一种感测器封装结构300，其包括：一基板10；第一挡止件310；第二挡止件320；感测元件330；第一胶体340；第二胶体350以及透光件360。
如图6所示，感测器封装结构300的基板10，同样具有一上表面11以及相对于上表面11的下表面12。基板10同样可以为一个电路基板，具有至少一组电路结合至少一个贯孔，基板10的上表面11也同样可以为无纺布所形成。
如图5所示，第一挡止件310，设置于基板10的上表面11，且第一挡止件310具有第一裸露部311以及相邻于第一裸露部311的第一遮蔽部312。
第二挡止件320，则一样设置于上表面11，且第二挡止件320具有第二裸露部321以及相邻于所述第二裸露部321的第二遮蔽部322。具体地，第一挡止件310与第二挡止件320呈现镜像设置。
如图6所示，感测器封装结构300的感测元件330，则设置在第一挡止件310及第二档止件320之间，其中感测元件330可以是至少一个感测芯片，或是至少一个感测芯片与其他集成电路所结合形成。详言的，感测元件330设置在第一裸露部311及第二裸露部321之间。
如图5所示，第一裸露部311与第二裸露部321间的距离L2小于第一遮蔽部312与第二遮蔽部322间的距离L1，且感测元件330设置于基板10的上表面11，且位于第一裸露部311与第二裸露部321间。
如图5所示，第一裸露部311及第二裸露部321可以分别具有一凸块370以及覆盖凸块370的覆盖层380，且覆盖层380分别与第一遮蔽部312以及第二遮蔽部322相连接。值得一提的是，在其他实施例中，基板10也可以选择如图1所示的基板，不具有凸块结构。
如图6所示，感测器封装结构300具有的第一胶体340，设置于上表面11且覆盖第一遮蔽部312；而第二胶体350，则设置于上表面11且覆盖第二遮蔽部322。第一胶体340的一部分覆盖第一遮蔽部312且另一部分覆盖于基板10的上表面11，而第二胶体350的一部分覆盖第二遮蔽部322且另一部分覆盖于基板10的上表面11。
如图6所示，实际封装应用中，第一胶体340邻近于第一裸露部311的侧边与基板10的垂直线可以形成第一倾斜角度A1，且第二胶体350邻近于第二裸露部321的侧边与基板10的垂直线可以形成第二倾斜角度A2。其中，第一倾斜角度A1以及第二倾斜角度A2可以介于1-20度之间。
如图6所示，第一胶体340可以具有第一阶梯部341，且第二胶体350可以具有第二阶梯部351，透光件360的一端设置于第一阶梯部341上，而透光件360的另一端则设置于第二阶梯部351上。
如此，感测器封装结构300便可以因为第一挡止件310及第二挡止件320的设置，而不使第一胶体340或第二胶体350的形成产生溢流，使透光件360不会受到污染而影响其正常功能。
另外，感测器封装结构300可以进一步在第一裸露部311与感测元件330之间设置至少第一接合垫391，而且在第二裸露部321与感测元件330之间设置至少一个第二接合垫392。
所设置的第一接合垫391与第二接合垫392，可以与基板10的电路或贯孔电连接，而且感测元件330可以通过导电线331电连接于第一接合垫391或第二接合垫392，使感测元件330与基板10的电路相连通。须特别说明的是，第一接合垫391以及第二接合垫392可选择性的设置或不设置于基板10上。
总而言之，通过第一挡止件310及第二挡止件320的设置，可以使胶体30或是第一胶体340及第二胶体350于模造过程或封装制程中，不会产生溢流，确保具有挡止件的封装基板100或感测器封装结构300的正常功能并提升其可靠度。
以上所述各实施例仅用以说明本发明的特点，其目的在使本领域技术人员能了解本发明的内容并据以实施，而非限定本发明的专利范围，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (7)

1.一种具有挡止件的封装基板，其包括：
一个基板，其具有一上表面及相对于所述上表面的一下表面,且至少一接合垫设置于所述上表面；
至少一个挡止件，设置于邻近所述接合垫的所述上表面，且所述挡止件具有一裸露部及相邻于所述裸露部的一遮蔽部；其中,所述裸露部的一最大厚度大于所述遮蔽部的一最大厚度；以及
一胶体,设置在两相邻的所述遮蔽部上；
其中，两相邻的所述裸露部之间的距离为第一距离，且两相邻的所述遮蔽部之间的距离为第二距离，所述第一距离大于所述第二距离。
2.根据权利要求1所述的封装基板，其特征在于：所述胶体设置于所述上表面，且覆盖所述第二距离。
3.根据权利要求2所述的封装基板，其特征在于：其中所述胶体的一侧边与所述基板之间具有一倾斜角度。
4.根据权利要求2所述的封装基板，其特征在于：其中所述胶体进一步延伸形成二阶区域。
5.根据权利要求1所述的封装基板，其特征在于：其中所述裸露部具有一凸块及覆盖所述凸块的一覆盖层，且所述覆盖层连接于所述遮蔽部。
6.根据权利要求5所述的封装基板，其特征在于：所述凸块为金属。
7.根据权利要求5所述的封装基板，其特征在于：其中所述覆盖层与所述遮蔽部为相同材质。
CN201610800858.5A 2016-09-02 2016-09-02 具有挡止件的封装基板及感测器封装结构 Active CN107799476B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610800858.5A CN107799476B (zh) 2016-09-02 2016-09-02 具有挡止件的封装基板及感测器封装结构
TW106112204A TWI692287B (zh) 2016-09-02 2017-04-12 感測器封裝結構
US15/657,301 US10600829B2 (en) 2016-09-02 2017-07-24 Package base core and sensor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610800858.5A CN107799476B (zh) 2016-09-02 2016-09-02 具有挡止件的封装基板及感测器封装结构

Publications (2)

Publication Number Publication Date
CN107799476A CN107799476A (zh) 2018-03-13
CN107799476B true CN107799476B (zh) 2019-12-13

Family

ID=61281711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610800858.5A Active CN107799476B (zh) 2016-09-02 2016-09-02 具有挡止件的封装基板及感测器封装结构

Country Status (3)

Country Link
US (1) US10600829B2 (zh)
CN (1) CN107799476B (zh)
TW (1) TWI692287B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10659664B2 (en) * 2016-08-01 2020-05-19 Ningbo Sunny Opotech Co., Ltd. Camera module and molded circuit board assembly and manufacturing method thereof
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
JP7569622B2 (ja) * 2019-11-21 2024-10-18 浜松ホトニクス株式会社 ミラーユニット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200921863A (en) * 2007-11-14 2009-05-16 Walton Advanced Eng Inc Semiconductor package avoiding die-bonding flash
TWM515206U (zh) * 2015-08-13 2016-01-01 Xial Technology Co Ltd 防坍塌之基板結構
CN105681640A (zh) * 2016-03-28 2016-06-15 宁波舜宇光电信息有限公司 摄像模组及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100957A (ja) * 2001-09-26 2003-04-04 Nec Corp 半導体パッケージ
US6680525B1 (en) * 2003-01-09 2004-01-20 Kingpak Technology Inc. Stacked structure of an image sensor
CN2632861Y (zh) * 2003-06-26 2004-08-11 深圳元宏电子科技有限公司 一种发光晶片的封装结构
TWI240394B (en) * 2004-10-28 2005-09-21 Advanced Semiconductor Eng Semiconductor package for 3D package
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
TWI650016B (zh) * 2013-08-22 2019-02-01 新力股份有限公司 成像裝置、製造方法及電子設備
US10170508B2 (en) * 2016-06-21 2019-01-01 Kingpak Technology Inc. Optical package structure
US10692917B2 (en) * 2016-07-06 2020-06-23 Kingpak Technology Inc. Sensor package structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200921863A (en) * 2007-11-14 2009-05-16 Walton Advanced Eng Inc Semiconductor package avoiding die-bonding flash
TWM515206U (zh) * 2015-08-13 2016-01-01 Xial Technology Co Ltd 防坍塌之基板結構
CN105681640A (zh) * 2016-03-28 2016-06-15 宁波舜宇光电信息有限公司 摄像模组及其制造方法

Also Published As

Publication number Publication date
TW201813480A (zh) 2018-04-01
US20180068912A1 (en) 2018-03-08
US10600829B2 (en) 2020-03-24
TWI692287B (zh) 2020-04-21
CN107799476A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
JP5635661B1 (ja) イメージセンサの２段階封止方法
US12131982B2 (en) Electronic package structure with reduced vertical stress regions
CN107591420B (zh) 感测器封装结构
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US10186538B2 (en) Sensor package structure
US10600830B2 (en) Sensor package structure
US20080169557A1 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
KR101563911B1 (ko) 반도체 패키지
US10720370B2 (en) Sensor package structure
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
WO2015080000A1 (ja) 半導体装置および半導体装置の製造方法
TW201513288A (zh) 半導體裝置
US20110241187A1 (en) Lead frame with recessed die bond area
TWM550909U (zh) 影像感測器封裝結構
CN104347558B (zh) 半导体封装件及其制造方法
CN103515333A (zh) 半导体封装结构
US7492037B2 (en) Package structure and lead frame using the same
TWI710093B (zh) 天線置頂之半導體封裝結構
US10573677B2 (en) Semiconductor device on which a transparent plate is disposed for exposing an element region
TWI606562B (zh) 電子封裝結構
KR102628424B1 (ko) 회로 기판
CN107731759A (zh) 半导体封装
KR20080076621A (ko) 반도체 패키지
TWM486862U (zh) 光電元件之封裝體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230117

Address after: Taipei City, Taiwan Chinese Zhongzheng District Yanping Road No. 83 6 floor

Patentee after: TONG HSING ELECTRONIC INDUSTRIES, Ltd.

Address before: Taiwan Hsinchu County Chinese jhubei City, Taihe Road No. 84

Patentee before: KINGPAK TECHNOLOGY Inc.

TR01 Transfer of patent right