[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107787556B - 用于控制晶体管的电路装置 - Google Patents

用于控制晶体管的电路装置 Download PDF

Info

Publication number
CN107787556B
CN107787556B CN201680002994.8A CN201680002994A CN107787556B CN 107787556 B CN107787556 B CN 107787556B CN 201680002994 A CN201680002994 A CN 201680002994A CN 107787556 B CN107787556 B CN 107787556B
Authority
CN
China
Prior art keywords
transistor
gate
circuit arrangement
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680002994.8A
Other languages
English (en)
Other versions
CN107787556A (zh
Inventor
伯恩哈德·阿特尔斯梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fronius International GmbH
Original Assignee
Fronius International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fronius International GmbH filed Critical Fronius International GmbH
Publication of CN107787556A publication Critical patent/CN107787556A/zh
Application granted granted Critical
Publication of CN107787556B publication Critical patent/CN107787556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种用于控制具有绝缘栅极(3)的晶体管(T1)的电路装置(1)，该电路装置(1)具有用于产生驱动信号(UTR)的栅极驱动器(2)和与所述晶体管(T1)的栅极(3)‑源极(8)路径并联的电容器(C)，其中所述栅极驱动器(2)被设计成产生大于或等于零伏的驱动信号(UTR)，设置用于与所述电容器(C)形成谐振电路(9)的电感器(L)，并且在所述谐振电路(9)中设置开关元件(S)，所述开关元件(S)被设计成在所述电容器(C)重新充电之后将所述谐振电路(9)中断。根据本发明，所述电路装置(1)的位于所述栅极驱动器(2)的下游的部分被设计成使用所述栅极驱动器(2)的驱动信号(UTR)进行唯一电压供应，并且所述开关元件(S)由附加晶体管(T2)形成，第一续流二极管(D1)与所述开关元件(S)并联布置，并且所述谐振电路(9)的所述电感器(L)布置在所述附加晶体管(T2)和所述晶体管(T1)的栅极(3)之间。

Description

用于控制晶体管的电路装置
技术领域
本发明涉及一种用于控制具有绝缘栅极的晶体管特别是IGBT、MOSFET或GaN或SiCFET的电路装置，该电路装置具有用于在正极和负极之间产生驱动信号的栅极驱动器，该驱动信号具有用于在启动阶段期间启动所述晶体管的第一驱动电压和用于在停用阶段期间停用所述晶体管的第二驱动电压，该电路装置还具有与所述晶体管的栅极-源极结并联的电容器，其中所述栅极驱动器被设计成产生大于或等于0V的驱动信号，设置用于与所述电容器形成谐振电路的电感器，其中所述谐振电路被设计成在停用所述晶体管时通过将所述驱动信号改变至所述第二驱动电压而将所述电容器再次充电至低于所述第二驱动电压的负的栅-源电压，并且在所述谐振电路中设置开关元件，其中所述开关元件被设计成在所述电容器重新充电之后将所述谐振电路中断。
背景技术
在本领域中已知用于启动或停用功率电子电路的具有绝缘栅的晶体管的栅极驱动器。例如，这种晶体管可以由IGBT、MOSFET、GaN FET或SiC FET构成。例如，简单的栅极驱动器被设计成产生用于启动晶体管的第一驱动电压以及用于停用晶体管的第二驱动电压。为了可靠地停用和锁定晶体管，(对于n沟道型晶体管)可能必须将晶体管的栅极充电至负的栅极电压。否则，甚至轻微的电压波动或干扰都会不期望地启动晶体管，这还会导致短路(这取决于是否正在使用功率电子电路)。因此，为了确保可靠的停用和锁定，通常向位于晶体管的栅极的电容器供应负的驱动电压。例如，一个通常的方法涉及给栅极驱动器供应负电压。然而，由于与产生负电压供应相关的成本支出，这种方法是不利的。
为了避免涉及到负电压供应特别是涉及到考虑到功率电子电路中的晶体管的桥式电路的电压供应的成本支出，部分地利用根据图1的电路装置1。这里，电容CS与齐纳二极管(Z-diode)DS并联地布置在栅极驱动器2和晶体管T1的栅极3之间。在晶体管T1的启动阶段期间，CS被充电至可在停用阶段期间作为负电压的电压电位。由于在停用阶段期间电容CS必定将与晶体管T1的栅-源路径并联的电容器C充电至负的栅极电压UGS，其必须被给予对应大的尺寸。作为一个不利的结果，很多时候只能若干个开关循环之后才能获得期望的负电压电位，这是因为较短的启动阶段在一些情况下可能不足以将电容器CS完全充电，从而必须在若干个启动节段上对电容器CS进行充电。根据图1的电路装置1的另一个明显缺点是，打个比方说，负的栅极电压UGS被从正的驱动电压UTR分走，因而不再用来对晶体管T1进行启动。用于启动晶体管T1的正的栅极电压UGS相应地变得更小，并且在一些情况下只能通过提高电路复杂性来实现可靠的启动。
US 2011/221480 A1描述了一种所讨论的类型的电路装置，其中对于该电路装置的一部分需要单独的电源，这相应地增加了成本支出。
Nithiphat Teerakawanich等人的名称为“A New Resonant Gate Driver withBipolar Voltage and Gate Energy Recovery”(Applied Power ElectronicsConference and Exposition(APEC)(应用电力电子会议与博览会)，2013年第28届，IEEE，2013年3月17日，第2424至2428页)”的文章公开一种用于控制晶体管如MOSFET和IGBT的共振栅极驱动器，其中利用存储在栅极电容器中的能量用于下一个开关循环，从而使得可以实现更简单并且更节省成本的电路装置。
发明内容
从开始描述的现有技术出发，本发明的目的因而是创造出一种用于控制晶体管的电路，该电路即使没有负供应电压，也能够可靠地启动和停用晶体管，并且在停用阶段期间确保将晶体管可靠地锁定。另外，该电路装置表现出简单且节省成本的结构设计。
本发明通过如下事实实现所阐述的目的：所述电路装置的位于所述栅极驱动器的下游的部分被设计成使用所述栅极驱动器的驱动信号进行唯一电压供应，并且所述开关元件由附加晶体管形成，第一续流二极管(Freilaufdiode)与所述开关元件并联布置，并且所述谐振电路的所述电感器布置在所述附加晶体管和所述晶体管的栅极之间。
如果将一电感器与和所述晶体管的栅极-源极结并联的电容器连接，并且将因而形成的谐振电路设计成在停用所述晶体管的同时使用低于所述第二驱动电压的负的栅-源电压对位于所述晶体管的栅极处的电容器进行再次充电，由此能够确保所述晶体管的可靠停用。所述谐振电路中的开关元件使得可以将所述谐振电路断开，由此保持在所述再次充电过程中产生的负的栅-源电压。这是因为在所述晶体管的栅极处被充电至所述负的栅源电压的电容器由于断开的开关元件而不能进一步放电，从而允许将负的栅-源电压适当地保持。当将所述驱动信号从所述第一驱动电压改变至所述第二驱动负压以停用所述晶体管时，根据本发明的电路装置能够用来借助于所述电感器将与所述晶体管的栅极-源极结并联的带正电的电容器放电。在该放电过程中转移到所述电感器内的能量能够使所述电容器在所述栅极处进一步放电至负的栅-源电压。通过同时将所述开关元件断开能够防止反复的再次充电过程，从而可以实现并保持低于所述第二驱动电压的负的栅-源电压。由于该原因，所述电路装置能够先前在第一停用期间将与所述晶体管的栅极-源极结并联的电容器充电至负电压，同时在晶体管的启动阶段期间仍然可以获得完整的正驱动电压。另外，由于较少的简单元件，在电路技术方面，该电路装置能够给予简单的结构设计，并且能够节约成本地制造。因为所述电路装置的位于所述栅极驱动器的下游的部分被设计成使用所述栅极驱动器的驱动信号进行唯一电力供应，因此无需附加电压供应，这降低了整个电路装置的复杂性，并且因此降低了成本。由于与所述开关元件并联布置的第一续流二极管，能够将在停用所述晶体管的同时用于对与所述晶体管的栅极-源极结并联的电容器进行有效地再次充电所需的电流容易地引导过所述开关元件。通过使所述第一续流二极管由集成到所述附加晶体管中的续流二极管形成能够简化该电路装置。
值得注意的是，该电路装置特别很好地适合于控制具有规则反复的开关过程的功率电子电路(诸如桥式电路)中的晶体管。在这点上，停用阶段应该理解为在同一晶体管反复启动之前的持续时间。例如，该持续时间可以位于几个μs到若干100ms的范围内。
如果所述栅-源电压在整个停用阶段期间是负的，则不仅能够确保晶体管可靠停用，而且还能够防止晶体管在该停用阶段期间非预期地再次启动。
如果所述栅-源电压基本相当于所述启动阶段期间的第一驱动电压，则该电路装置能够证明是有利的。这样，整个第一驱动电压都能够用来将与所述晶体管的栅极-源极结并联的电容器启动或充电。
如果所述第二驱动电压测量为0V则可以使用特别简单的栅极驱动器。
所述开关元件有利地以所述驱动信号的第一驱动电压启动而以所述驱动信号的第二驱动电压停用。这使得容易实现所述电路装置，因为无需任何附加信号来对所述开关元件进行开关。结果，不需要昂贵或复杂的电路。
从电路技术角度来看，特别的简单性使得在该开关元件由p沟道场效应晶体管或PNP晶体管构成时能够使所述电路装置激发出可靠度。这使得可以将附加晶体管布置在所述电感器和驱动信号之间，并且可以控制该附加晶体管而无需任何进一步元件。
通过将所述附加晶体管的栅极或基极端子通过第一电阻器与所述栅极驱动器的负极连接，并且将所述附加晶体管的源极或发射极端子与栅极驱动器的正极连接，则能够进一步改进该电路装置。这使得可以对基极电流或栅极充电电流施加限制，从而能够防止对所述附加晶体管造成损坏。
如果第二电阻器布置在所述电感器和所述晶体管的栅极之间，在该电阻器能够用来确定电路衰减。这能够允许对与所述晶体管的栅极-源极结并联的电容器进行充分快速的充电过程，而只有较小过冲或没有过冲。
通过将第三电阻器与和所述第二电阻器并联的第二续流二极管串联地布置能够进一步改进该电路装置。这使得在启动或停用所述晶体管的同时该电路能够进行可变衰减，从而能够将栅-源电压充电至期望电位以便以相应低的过冲来启动或停用所述晶体管。
给定各个元件的适当尺寸，如果所述电容器由所述晶体管的栅-源电容器形成，则能够进一步简化所述电路装置。这消除了在所述晶体管的栅极和源极之间的附加电容器的需要。
如果第四电阻器与所述电容器并联地布置，则在没有所述栅极驱动器的电压供应的情况下，仍然能够限定栅-源电压，由此防止所述栅-源电压“浮动”。
通过将串联连接的两个直接相对的齐纳二极管与所述电容器并联布置，能够防止所述晶体管的栅极具有过高的正电压或负电压。另外，可以使用这些齐纳二极管来在启动所述晶体管的过程期间限制所述栅-源电压过冲。
附图说明
下面将参照附图更详细地说明本发明，这些附图示性地、示意性地并且不受限制地描绘了本发明的有利实施方式。这里示出的是：
图1是根据现有技术的用于控制晶体管的电路装置；
图2是根据本发明的用于控制晶体管的电路装置的示意性草图；
图3是根据本发明的电路装置的具体构造；以及
图4是根据图3的电路装置的栅极驱动器和与晶体管的栅极-源极结并联的电容器上的电压特征。
具体实施方式
图2示出了用于控制具有绝缘栅级3的晶体管T1(特别是IGBT、MOSFET或GaN FET或SiC FET)的电路装置1的示意性草图，该电路装置1具有用于在正极7和负极6之间产生驱动信号UTR的栅极驱动器2。为了控制晶体管T1，栅极驱动器2输出测量起来大于或等于零伏的驱动信号UTR，从而将晶体管T1的栅极3处的电容器C充电或放电至栅-源电压UGS。为此，根据图4，驱动信号UTR表现出用于启动晶体管T1的第一驱动电压4和用于停用晶体管T1的第二驱动电压5。为了可靠地停用并锁定晶体管T1，有利的是将晶体管T1的栅极充电至负的栅-源电压UGS。否则，根据功率电子电路(未示出)的应用，甚至较小的电压波动或干扰也会导致晶体管不期望地启动或短期导通，这还可能转换成短路。
根据本发明，这就是为什么电容器C与晶体管T1的栅极3-源极8结并联地使一电感器L连接至该电容器C的原因，该电感器L与晶体管T1的电容器C一起形成了谐振电路9。通过相应地确定这些元件的尺寸，该谐振电路9被设计成在停用晶体管T1的同时将与晶体管T1的栅极3-源极8结并联的电容器C再次充电至低于第二驱动电压5的负的栅-源电压UGS。当栅极驱动器2从第一驱动电压4切换至第二驱动电压5时，存储在电容器C中的能量放电，从而引发流过电感器L的电流。即使电容器C放电，该电流也可以得到维持，这是因为电感器L防止了电流突然变化。电感器L中存在的磁能量由此触发电容器C的进一步放电或再次充电至低于第二驱动电压5的负的栅-源电压UGS。另外，在谐振电路9中布置有开关元件S，这使得可以将谐振电路9断开。断开的谐振电路9防止电容器C重新再次充电，从而使得负的栅-源电压UGS得以维持。在所示的电路布置1中，该负的栅-源电压UGS确保晶体管T1可靠地停用和锁定。这有效地防止了晶体管T1的不期望的启动或短期导通，由于轻微电压波动或干扰可能潜在地导致这种不期望的启动或短期导通。特别有利的是，电路装置1在第一停用时就已经将晶体管T1的栅极3处的电容器C充电至负电压。尽管如此，在晶体管T1的启动阶段TEIN期间可以获得用于启动晶体管T1的完整的正的第一电压4。另外，该电路装置1由于较少几个简单元件而在电路技术方面设计简单，并且制造起来比较廉价。在根据图2和图3的所示示例中，晶体管T1是自锁定n沟道FET。当然，通过相应地修改该电路装置可以想到用于其他晶体管类型。
一般来说，可以说电感器L不需要绝对由离散元件构成，而是也可以由电路板上的导体构成。
所描绘的电路装置1还适合于控制具有规则重复的开关过程的功率电子电路的晶体管T1，诸如桥式电路中的晶体管。根据开关频率，晶体管T1的停用阶段tAUS测量为若干μs到若干100ms。给定谐振电路9即电感器L、电容器C和可能存在的电阻器的适当尺寸，栅-源电压UGS在该整个停用阶段tAUS期间保持为负。这不仅确保晶体管T1的可靠停用，而且还防止在停用阶段期间晶体管T1不期望的再次启动。
如从根据图3的具体实施方式可以看出，在启动阶段tEIN期间的栅-源电压UGS基本相当于驱动电压4。结果，整个电压可用于第一驱动电压4，以启动与晶体管T1的栅极3-源极8结并联的电容器C或对该电容器C进行充电，由此允许快速且可靠进行开关过程。由电容器C的充电过程和电路装置1中的电位损失而引起从第一驱动电压4发生轻微偏移。相反，第二驱动电压5为0伏，这使得栅极驱动器2的结构设计能够特别简单，并且因而能够节省成本地使用栅极驱动器2。
另外，电路装置1的栅极驱动器2的下游的部分被设计成使用驱动器信号UTR进行唯一电压供应，如图2和3中所示。因而，只需要一个电压源(没有在附图中示出)来向栅极驱动器2供应电压，从而给整个电路装置1供应电能。栅极驱动器2因而借助于其驱动信号UTR给电路装置1的下游部分供应电能。这样没有任何附加电压源既降低了整个电路装置的复杂性又降低了其成本。
第一续流二极管D1与电路装置1中的开关元件S并联布置。尽管开关元件S打开，该开关元件S也使得可以继续再充电过程，直到电流方向发生改变。一旦存储在电感器L中的能量已经再次完全放出，则电流方向发生改变。这相当于再充电过程期望地完成，这是因为电容器C上的电压此时位于其负最大值的范围内。因此，使用续流二极管D1，可以在第一驱动电压4到第二驱动电压5的改变与电容器C到负的栅-源电极UGS的再充电过程的结束之间的任意时间点将开关元件S断开。这可以使电路装置1进一步简化，因为驱动信号UTR也可以用来直接使开关元件S进行开关。
另外，根据图3的电路装置1中的开关元件S在驱动信号UTR的第一驱动电压4时启动，并且在驱动信号UTR的第二驱动电压5处停用。如以上已经提及的，因而无需为了对开关元件S进行开关而需要任何附加信号，这使得能够容易地实现电路装置1。
根据图3的电路装置1就电路技术方面来说具有特别简单的设计，这是因为开关元件S由附加晶体管T2构成。这使得可以将附加晶体管T2布置在电感器L和驱动信号UTR之间，并且可以控制该附加晶体管T2而无需任何附加元件。尽管在所示的实施例中附加晶体管T2由P沟道FET构成，也可以想到使用PNP晶体管。
如图3所示，附加晶体管T2的栅极端子通过第一电阻器R1与栅极驱动器2的负极6连接，并且源极端子与栅极驱动器2的正极7连接。这限制了附加晶体管T2的栅极充电电流，而同时使得可以容易地使用少量元件来控制P沟道FET。栅极驱动器2的负极6和接地端子之间的连接是可调节的，但不是绝对必须如此。
可以进一步想到，不使用所决定的第一续流二极管D1，而是使第一续流二极管D1由集成在附加晶体管T2内的续流二极管，特别是集成在P沟道FET内的续流二极管构成。这样可以进一步降低电路装置1的元件成本支出。
第二电阻器R2可以布置在电感器L和晶体管T1的栅极3之间。该电阻器R2确定谐振电路9的启动过程的衰减，因而影响与晶体管T1的栅极-源极结并联的电容器C的充电过程。合适的元件尺寸由此防止栅-源电压UGS在启动晶体管T1的同时过冲。
第三电阻器R3可以与和第二电阻器R2并联的第二续流二极管D2串联地连接。该第三电阻器R3用来在停用晶体管T1的同时为谐振电路9设置变化的衰减。这使得在停用期间以及在与栅-源电压UGS相关的电容器C的再次充电期间实现栅-源电压UGS的过冲减小。因而能够分开地影响充电和放电或再次充电过程，这允许使栅-源电压UGS的边沿陡度和过冲最优化。
当电容器C由晶体管T1的栅-源电容器构成时产生了附加的简化。这消除了在栅极3和源极8之间的附加电容器C的需要。
第四电阻器R3可以与电容器C并联地布置，从而仍然限定栅-源电压UGS(假定栅极驱动器2没有任何电压供应)，由此防止栅-源电压UGS“浮动”。
为了防止晶体管T1的栅极3受到过高的正或负的栅-源电压UGS，将串联连接的两个直接相对的齐纳二极管D3、D4与电容器C并联布置。另外，齐纳二极管D3、D4防止在晶体管T1的启动过程期间栅-源电压UGS过冲。这使栅源-电压UGS在从第一驱动电压4切换到第二驱动电压5的同时产生了相应的有利的陡峭前沿。
在根据图3的电路装置1的元件的示例性尺寸中，从正的栅-源电压UGS到负的栅-源电压UGS的边沿衰减时间令人期望地小于或等于100ns，从而保持晶体管T1的停用损失较低。同时，边沿陡度小于谐振电路9的周期持续时间的一半，这是因为电容器C的再充电过程在半个周期内就完成，并且通过二极管D1的锁止行为阻止了重新过冲。在如下的尺寸示例中，假定周期持续时间T＝140ns(T＝tEIN+tAUS)。
根据如下公式，5nF的电容器C(大体相当于功率FET的典型栅-源电容器)和70ns的边沿衰减时间相应地产生了大约100nH的电感L：
Figure BDA0001257521270000081
进一步示例尺寸采取20V的正的栅-源电压UGS+和-5V的栅-源电压UGS-。公式为：
Figure BDA0001257521270000082
其中
Figure BDA0001257521270000083
该公式产生了总的欧姆电阻，包括谐振电路的大约4欧姆的全部损失。因为除了电感器和电容器的欧姆损失之外还必须考虑二极管的栅极驱动器和通量电压，各个电阻器必须给予对应较小的尺寸，或者与电容器并联的电阻器R4必须给予较大尺寸。在具有3.3欧姆的电容器R2的示例性大小中，这产生了1欧姆的R3和10千欧的R4。
当然，实际用于电感器、电容器和电阻器的值可能与所示的示例性尺寸偏离。根据对电路装置1以及晶体管T1和栅极驱动器2的个别要求，可以设想具有上述示例性值的元件尺寸可以为10的幂或更高或更低。

Claims (11)

1.一种用于控制具有绝缘栅极(3)的晶体管(T1)的电路装置(1)，该电路装置(1)具有用于在正极(7)和负极(6)之间产生驱动信号(UTR)的栅极驱动器(2)，该驱动信号(UTR)具有用于在启动阶段(tEIN)期间启动所述晶体管(T1)的第一驱动电压(4)和用于在停用阶段(tAUS)期间停用所述晶体管(T1)的第二驱动电压(5)，该电路装置(1)还具有与所述晶体管(T1)的栅极(3)-源极(8)结并联的电容器(C)，其中所述栅极驱动器(2)被设计成产生大于或等于0V的驱动信号(UTR)，设置用于与所述电容器(C)形成谐振电路(9)的电感器(L)，其中所述谐振电路(9)被设计成在停用所述晶体管(T1)时通过将所述驱动信号(UTR)改变至所述第二驱动电压(5)而将所述电容器(C)再次充电至低于所述第二驱动电压(5)的负的栅-源电压(UGS)，并且在所述谐振电路(9)中设置开关元件(S)，其中所述开关元件(S)被设计成在所述电容器(C)重新充电之后将所述谐振电路(9)中断，其特征在于，所述电路装置(1)的位于所述栅极驱动器(2)与所述晶体管(T1)之间的部分被设计成使用所述栅极驱动器(2)的驱动信号(UTR)进行唯一电压供应，并且所述开关元件(S)由附加晶体管(T2)形成，第一续流二极管(D1)与所述开关元件(S)并联布置，并且所述谐振电路(9)的所述电感器(L)布置在所述附加晶体管(T2)和所述晶体管(T1)的栅极(3)之间。
2.根据权利要求1所述的电路装置(1)，其特征在于，所述栅-源电压(UGS)在整个停用阶段(tAUS)期间是负的。
3.根据权利要求1所述的电路装置(1)，其特征在于，所述栅-源电压(UGS)相当于所述启动阶段期间(tEIN)所述栅极驱动器(2)的第一驱动电压(4)。
4.根据权利要求1所述的电路装置(1)，其特征在于，其中所述栅极驱动器(2)的第二驱动电压(5)测量为0V。
5.根据权利要求1所述的电路装置(1)，其特征在于，所述开关元件(S)被设计成以所述第一驱动电压(4)启动而以所述第二驱动电压(5)停用。
6.根据权利要求1所述的电路装置(1)，其特征在于，所述开关元件(S)由p沟道场效应晶体管或PNP晶体管构成。
7.根据权利要求1所述的电路装置(1)，其特征在于，所述附加晶体管(T2)的栅极或基极端子通过第一电阻器(R1)与所述栅极驱动器(2)的负极(6)连接，所述附加晶体管(T2)的源极或发射极端子与栅极驱动器(2)的正极(7)连接。
8.根据权利要求1所述的电路装置(1)，其特征在于，第二电阻器(R2)布置在所述电感器(L)和所述晶体管(T1)的栅极(3)之间。
9.根据权利要求8所述的电路装置(1)，其特征在于，第三电阻器(R3)与和所述第二电阻器(R2)并联的第二续流二极管(D2)串联地布置。
10.根据权利要求1所述的电路装置(1)，其特征在于，第四电阻器(R4)与所述电容器(C)并联地布置。
11.根据权利要求1所述的电路装置(1)，其特征在于，串联连接的两个直接相对的齐纳二极管(D3，D4)与所述电容器(C)并联布置。
CN201680002994.8A 2015-06-30 2016-06-30 用于控制晶体管的电路装置 Active CN107787556B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15174575.9 2015-06-30
EP15174575 2015-06-30
PCT/EP2016/065230 WO2017001535A1 (de) 2015-06-30 2016-06-30 Schaltungsanordnung zur ansteuerung eines transistors

Publications (2)

Publication Number Publication Date
CN107787556A CN107787556A (zh) 2018-03-09
CN107787556B true CN107787556B (zh) 2020-10-23

Family

ID=53496547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680002994.8A Active CN107787556B (zh) 2015-06-30 2016-06-30 用于控制晶体管的电路装置

Country Status (6)

Country Link
US (1) US10038442B2 (zh)
EP (1) EP3317967B1 (zh)
CN (1) CN107787556B (zh)
ES (1) ES2794615T3 (zh)
PL (1) PL3317967T3 (zh)
WO (1) WO2017001535A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5976648B2 (ja) * 2010-08-23 2016-08-24 デ，ロシェモント，エル．，ピエール 共振トランジスタゲートを有するパワーｆｅｔ
US11575376B2 (en) * 2019-09-27 2023-02-07 Neolith Llc Non-dissipative element-enabled capacitive element driving
CN113659967B (zh) * 2021-08-23 2024-06-04 华北电力大学 用于优化碳化硅mosfet开关特性的驱动电路及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561576A (zh) * 2001-10-01 2005-01-05 皇家飞利浦电子股份有限公司 具有能量恢复电路的栅极驱动器装置
CN1592055A (zh) * 2003-08-26 2005-03-09 三洋电机株式会社 晶体管电路和升压电路
DE102009006618A1 (de) * 2009-01-29 2010-08-05 Daimler Ag Schaltungsanordnung zum Betreiben eines elektrischen Verbrauchers und Verfahren zum Schalten eines Halbleiterschalters, insbesondere eines MOSFETs
US8456201B2 (en) * 2011-07-06 2013-06-04 Eaton Corporation Energy-recycling resonant drive circuits for semiconductor devices
CN103548265A (zh) * 2011-06-06 2014-01-29 住友电气工业株式会社 开关电路
JP2014093892A (ja) * 2012-11-06 2014-05-19 Fuji Electric Co Ltd 電圧駆動型半導体素子の駆動装置
CN103944548A (zh) * 2013-01-21 2014-07-23 株式会社电装 用于晶体管的栅极驱动电路
CN104426333A (zh) * 2013-08-27 2015-03-18 三菱电机株式会社 驱动电路以及半导体装置
KR101519850B1 (ko) * 2014-07-09 2015-05-14 중앙대학교 산학협력단 Mosfet의 공진형 게이트 드라이버 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208535B1 (en) 1994-10-31 2001-03-27 Texas Instruments Incorporated Resonant gate driver
DE10306809A1 (de) * 2003-02-18 2004-09-02 Siemens Ag Betrieb einer Halbbrücke, insbesondere einer Feldeffekttransistor-Halbbrücke
CN1849748B (zh) * 2003-09-08 2011-05-11 皇家飞利浦电子股份有限公司 半导体开关的高频控制
JP3840241B2 (ja) * 2004-08-11 2006-11-01 株式会社東芝 電力用ｍｏｓｆｅｔのゲート駆動回路及びゲート駆動方法
WO2009008739A1 (en) * 2007-07-09 2009-01-15 Power Concepts Nz Limited Drive circuit
FR2947973B1 (fr) * 2009-07-07 2011-06-17 Schneider Toshiba Inverter Dispositif de commande d'un transistor de puissance
JP5197658B2 (ja) * 2010-03-10 2013-05-15 株式会社東芝 駆動回路
JP5263316B2 (ja) * 2011-02-15 2013-08-14 株式会社デンソー 半導体スイッチング素子の駆動回路
US8847631B2 (en) * 2011-12-23 2014-09-30 General Electric Company High speed low loss gate drive circuit
US20140002145A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Driving circuit for a transistor
JP2016054621A (ja) * 2014-09-04 2016-04-14 株式会社東芝 コントローラ及びコンバータ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561576A (zh) * 2001-10-01 2005-01-05 皇家飞利浦电子股份有限公司 具有能量恢复电路的栅极驱动器装置
CN1592055A (zh) * 2003-08-26 2005-03-09 三洋电机株式会社 晶体管电路和升压电路
DE102009006618A1 (de) * 2009-01-29 2010-08-05 Daimler Ag Schaltungsanordnung zum Betreiben eines elektrischen Verbrauchers und Verfahren zum Schalten eines Halbleiterschalters, insbesondere eines MOSFETs
CN103548265A (zh) * 2011-06-06 2014-01-29 住友电气工业株式会社 开关电路
US8456201B2 (en) * 2011-07-06 2013-06-04 Eaton Corporation Energy-recycling resonant drive circuits for semiconductor devices
JP2014093892A (ja) * 2012-11-06 2014-05-19 Fuji Electric Co Ltd 電圧駆動型半導体素子の駆動装置
CN103944548A (zh) * 2013-01-21 2014-07-23 株式会社电装 用于晶体管的栅极驱动电路
CN104426333A (zh) * 2013-08-27 2015-03-18 三菱电机株式会社 驱动电路以及半导体装置
KR101519850B1 (ko) * 2014-07-09 2015-05-14 중앙대학교 산학협력단 Mosfet의 공진형 게이트 드라이버 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A resonant galvanically separated power MOSFET/IGBT gate driver;T. Bergh;《2004 IEEE 35th Annual Power Electronics Specialists Conference》;20050425;第3243-3247页 *
新型双功率MOSFET管谐振驱动电路;郭晓君等;《中国电机工程学报》;20111125;第44-51页 *

Also Published As

Publication number Publication date
PL3317967T3 (pl) 2020-11-02
US10038442B2 (en) 2018-07-31
EP3317967B1 (de) 2020-04-22
ES2794615T3 (es) 2020-11-18
WO2017001535A1 (de) 2017-01-05
US20180102775A1 (en) 2018-04-12
EP3317967A1 (de) 2018-05-09
CN107787556A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
US9397658B2 (en) Gate drive circuit and a method for controlling a power transistor
US9209793B2 (en) Bootstrap circuitry for an IGBT
CN113098469A (zh) 用于GaN开关的时间可编程失效安全下拉电路
US9496862B2 (en) Circuit arrangement for actuating a semiconductor switching element
US8222928B2 (en) Circuit arrangement including voltage supply circuit
US20160134279A1 (en) Method and circuit for recharging a bootstrap capacitor using a transfer capacitor
US20080197904A1 (en) Circuit Arrangement for Switching a Load
CN111342641A (zh) 一种功率开关器件的驱动电路及驱动系统
JP2007336694A (ja) 絶縁ゲート型半導体素子の駆動回路
CN107787556B (zh) 用于控制晶体管的电路装置
JP2017158106A (ja) 半導体装置
US20170264286A1 (en) Semiconductor device
EP3104527A2 (en) Semiconductor device
US9787295B2 (en) Power supply circuit for gate driver and gate driver circuit of floating switch having the same
JP5481042B2 (ja) 過電圧保護回路およびそれを用いた電子機器
US10860042B2 (en) Method of forming a semiconductor device
US20100059023A1 (en) Circuit Arrangement and Method for Operating an Inductive Load
CN109478454B (zh) 用于控制电感式负载的电路装置
JP6116002B2 (ja) Ｄｃ−ｄｃ電源回路
US9584117B1 (en) Hybrid resonant driver for sic MOSFET
US9559608B2 (en) Rectifier circuit with reduced reverse recovery time
KR102434048B1 (ko) 전자식 릴레이 장치
US9660510B2 (en) Voltage converter for a motor vehicle
US7932710B2 (en) Step-up circuit and step-up circuit device
CN113141112A (zh) 开关稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant