CN107564915B - 一种3d nand存储器件及其制造方法 - Google Patents
一种3d nand存储器件及其制造方法 Download PDFInfo
- Publication number
- CN107564915B CN107564915B CN201710773927.2A CN201710773927A CN107564915B CN 107564915 B CN107564915 B CN 107564915B CN 201710773927 A CN201710773927 A CN 201710773927A CN 107564915 B CN107564915 B CN 107564915B
- Authority
- CN
- China
- Prior art keywords
- layer
- pillar
- sacrificial layer
- substrate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 238000009825 accumulation Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 316
- 230000000994 depressogenic effect Effects 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 23
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 238000003860 storage Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种3D NAND存储器件及其制造方法，通过刻蚀衬底形成凸柱阵列，在凸柱周围形成了包围下部的底层牺牲层，底层牺牲层之上进一步形成绝缘层和牺牲层交替层叠的堆叠层，在堆叠层中形成的沟道孔位于凸柱之上，沟道孔中用于形成与凸柱连接的存储层，该凸柱作为沟道孔中存储层底部的源线选通管的沟道区，在底层牺牲层被置换为金属层之后，金属层作为栅极、凸柱作为沟道区，最终形成源线选通管器件。该方法中，通过刻蚀衬底形成源线选通管的沟道区，减少了制造工艺中的热需求，减少对外围电路中的器件形成造成影响，同时，源线选通管的沟道区保持衬底的晶格结构，为高质量的沟道区，提高源线选通管器件的性能。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器件。
在3D NAND存储器结构中，采用垂直堆叠多层存储单元的方式，实现堆叠式的3DNAND存储器件。参考图1，3D NAND存储器件包括：绝缘层1101和金属层1102交替层叠的堆叠层110，堆叠层110中的沟道孔，沟道孔中形成有外延层122以及外延层122之上的存储层，外延层122的外壁上形成有栅介质层124，存储层包括ONO(Oxide-Nitride-Oxide)的电荷捕获层1301和多晶硅的沟道层1302，沟道层1302间为氧化物的填充层1303。其中，每一沟道孔中形成一串存储单元，对于这一串存储单元，每一层金属层1102为控制栅，底部的外延层122用于形成这一串存储单元的源线选通管(SLS，Source Line Selector)，该源线选通管也被称为下选通管或底部选通管。
在现有的3D NAND存储器件的制造工艺中，首先，形成绝缘层和牺牲层交替层叠的堆叠层；接着，刻蚀堆叠层直至衬底表面，形成沟道孔；而后，通过选择性外延生长工艺，在沟道孔的底部形成外延层；而后，在沟道孔中形成存储层；之后，将牺牲层去除之后，通过氧化工艺在外延层的表面形成氧化硅的栅介质层，而后，进行金属填充，外延层的周围形成了金属栅极，最终形成源线选通管器件。
在形成源线选通管器件的过程中，选择性外延生长工艺对热需求较大，温度通常大于800℃，会对外围电路中的器件形成造成影响。同时，刻蚀沟道孔之后，衬底的表面的平整度较差，影响外延生长的质量，进而会影响到源线选通管器件的性能。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器件及其制造方法，提高源线选通管的器件性能。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器件的制造方法，包括：
提供衬底；
刻蚀所述衬底，以形成具有凸柱阵列的凹陷区；
在凸柱及凹陷区表面上形成栅介质层；
在凹陷区的栅介质层上形成包围凸柱的底层牺牲层，所述底层牺牲层低于所述凸柱；
在所述底层牺牲层及凸柱之上形成绝缘层和牺牲层交替层叠的堆叠层；
刻蚀所述堆叠层，在对应于凸柱的区域上形成沟道孔，所述凸柱为源线选通管的沟道区，所述沟道孔用于形成与凸柱连接的存储层。
可选地，刻蚀所述衬底形成凸柱阵列和刻蚀所述堆叠层形成沟道孔的步骤中，采用相同的掩膜版。
可选地，刻蚀所述衬底，以形成具有凸柱阵列的凹陷区，包括：
在所述衬底上形成硬掩膜层以及图案化的光阻层；
以所述光阻层为掩蔽，图案化第一硬掩膜层；
以图案化的硬掩膜层为掩蔽，刻蚀所述衬底，以形成具有凸柱阵列的凹陷区。
可选地，在凹陷区的栅介质层上形成包围凸柱的底层牺牲层，包括：
进行底层牺牲层的填充；
进行底层牺牲层的平坦化；
刻蚀去除部分厚度的底层牺牲层。
可选地，在所述底层牺牲层及凸柱之上形成绝缘层和牺牲层交替层叠的堆叠层，包括：
进行第一层绝缘层的填充；
进行第一层绝缘层的平坦化，第一层绝缘层高于凸柱的上表面；
在第一层绝缘层上交替层叠牺牲层和绝缘层，以形成堆叠层。
可选地，还包括：
在所述沟道孔中形成存储层，存储层包括沟道孔侧壁上的电荷捕获层、电荷捕获层及凸柱上的沟道层、以及沟道层间的绝缘填充层；
将堆叠层中的牺牲层以及底层牺牲层置换为金属层。
可选地，所述电荷捕获层包括依次层叠的氧化硅、氮化硅和氧化硅，所述沟道层为多晶硅。
一种3D NAND存储器件，包括：
衬底；
所述衬底中的凹陷区，凹陷区上形成有凸柱阵列，凸柱侧壁及凹陷区表面上形成有栅介质层，所述凸柱阵列通过刻蚀凹陷区所在衬底形成；
所述凹陷区中包围凸柱的底层金属层，所述底层金属层低于所述凸柱；
所述底层金属层之上绝缘层与金属层交替层叠的堆叠层；
所述堆叠层中的沟道孔；
所述沟道孔中与凸柱连接的存储层，所述凸柱为源线选通管的沟道区。
可选地，所述存储层包括沟道孔侧壁上电荷捕获层、电荷捕获层及凸柱上的沟道层、以及沟道层间的绝缘填充层。
可选地，所述凸柱的上表面低于堆叠层中第一层绝缘层的上表面。
本发明实施例提供的3D NAND存储器件及其制造方法，通过刻蚀衬底形成凸柱阵列，在凸柱周围形成了包围下部的底层牺牲层，底层牺牲层之上进一步形成绝缘层和牺牲层交替层叠的堆叠层，在堆叠层中形成的沟道孔位于凸柱之上，沟道孔中用于形成与凸柱连接的存储层，该凸柱作为沟道孔中存储层底部的的源线选通管的沟道区，在底层牺牲层被置换为金属层之后，金属层作为栅极、凸柱作为沟道区，最终形成源线选通管器件。该方法中，通过刻蚀衬底形成源线选通管的沟道区，减少了制造工艺中的热需求，减少对外围电路中的器件形成造成影响，同时，源线选通管的沟道区保持衬底的晶格结构，为高质量的沟道区，提高源线选通管器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了现有技术中种3D NAND存储器件的剖面结构示意图；
图2示出了根据本发明实施例的3D NAND存储器件的制造方法的流程图；
图3-17示出了根据本发明实施例的制造方法形成3D NAND存储器件的过程中的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在3D NAND存储器件制造工艺中，在堆叠层中形成沟道孔之后，通过选择性外延生长在沟道孔底部生长出外延层，该外延层用于形成源线选通管，而该工艺对热需求较大，温度通常大于800℃，会对外围电路中的器件形成造成影响，同时，刻蚀沟道孔之后，衬底的表面的平整度较差，影响外延生长的质量，进而会影响到源线选通管器件的性能。
为此，本发明提供了一种3D NAND存储器件及其制造方法，通过刻蚀衬底形成源线选通管的沟道区，减少了制造工艺中的热需求，减少对外围电路中的器件形成造成影响，同时，源线选通管的沟道区保持衬底的晶格结构，为高质量的沟道区，提高源线选通管器件的性能。
为了更好地理解本发明的技术方案和技术效果，以下将结合流程图和附图对具体的实施例进行详细的描述。
参考图2所示，在步骤S01，提供衬底100，参考图3所示。
在本发明实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅单晶衬底。
在该衬底上可以同时集成核心存储区和外围电路，也可以仅用于形成核心存储区，核心存储区为3D NAND器件的形成区域，外围电路为与NAND器件操作相关的电路，通常由CMOS器件组成。
在步骤S02，刻蚀所述衬底100，以形成具有凸柱112阵列的凹陷区110，参考图6所示。
该步骤中刻蚀的衬底为用于形成存储器件的区域，该区域中可以已经形成有阱掺杂区，由于凸柱为刻蚀衬底形成的，凸柱与衬底为相同材质和晶格的结构，凹陷区110为刻蚀衬底去除的部分，凹陷区中，未被刻蚀的部分即为凸柱，凸柱规则排布形成凸柱阵列，凸柱阵列与之后要形成的沟道孔一一对应，优选地，凸柱可以为圆柱形状。
在本实施例中，具体的，通过以下步骤形成具有凸柱112阵列的凹陷区110。
首先，在衬底100上依次形成第一硬掩膜层102和第一光阻层104。
所述第一硬掩膜层102可以为单层或叠层结构，材料例如可以为氧化硅、氮化硅、氮氧化硅、无定形碳等或他们的组合，所述第一光阻层可以为正光阻或负光阻。在该实施例中，所述第一硬掩膜层102为氧化硅及其上的无定型碳层、氮氧化硅层，所述第一光阻层104为负光阻，可以采用化学气相沉积或热氧化的方式，在衬底100上先形成第一硬掩膜层，而后在其上旋涂负光阻材料，以形成第一光阻层104，参考图3所示。
接着，形成图案化的第一光阻层104，参考图5所示。
先对第一光阻层104进行曝光工艺，参考图4所示，在掩膜版的遮挡下，将掩膜版上的图案传递至第一光阻层104中，由于采用负光阻，其中，未被光照的第一光阻层1042将在显影时被去除掉，被光照的第一光阻层1041在显影时不会被去除，从而形成图案化的第一光阻层1041，如图5所示。
接着，以图案化后的第一光阻层1401为掩蔽，图案化第一硬掩膜层102，参考图6所示。
可以采用干法刻蚀，例如可以采用RIE(反应离子刻蚀)工艺，刻蚀第一硬掩膜层102，将光阻层1401的图案转移至第一硬掩膜层102中，并将光阻层1041清洗去除掉。
而后，以图案化的第一硬掩膜层102为掩蔽，刻蚀所述衬底100，以形成具有凸柱112阵列的凹陷区110，参考图6和图7(图6的俯视图)所示。
可以采用干法刻蚀，例如可以采用RIE(反应离子刻蚀)工艺，在第一硬掩膜层102的遮挡下，刻蚀衬底100，形成具有凸柱阵列的凹陷区110，该衬底区域上刻蚀去除的部分形成凹陷区，未被去除的部分形成凸柱112，凸柱112呈阵列排布形成凸柱阵列，参考图7所示。该凸柱112为通过刻蚀衬底形成，保留了衬底的材质，本实施例中，凸柱为单晶硅，无需通过生长工艺形成，为源线选通管提供更高质量的沟道区，有助于提高源线选通管的性能。
在形成凸柱112之后，凸柱112上的第一硬掩膜层102可以被去除掉，也可以保留下来，本实施例中，该第一硬掩膜层102被保留下来。
此处形成的凸柱为源线选通管的沟道区，在凸柱上将要形成沟道孔，上述刻蚀步骤中，在向光阻层转移图案时采用的掩膜版可以为用于形成沟道孔时的掩膜版，这样，无需增加新的掩膜版，降低工艺成本。
在步骤S03，在凸柱112侧壁及凹陷区表面上形成栅介质层114，参考图8所示。
凸柱112为源线选通管的沟道区，在该步骤中在源线选通管的沟道区上先形成栅介质层，以便于形成沟道选通管，栅介质层可以为二氧化硅或高k介质材料(相对于二氧化硅具有更高的介电常数)，本实施例中，该栅介质层114为二氧化硅，可以通过热氧化工艺来形成该二氧化硅的栅介质层，热氧化之后，在凸柱112以及凹陷区的整个表面上都会形成栅介质层114，凸柱112上表面上的栅介质层将在后续形成存储层时去除掉。
在步骤S04，在凹陷区110的栅介质层114上形成包围凸柱112的底层牺牲层116，所述底层牺牲层116低于所述凸柱112，参考图11所示。
在该步骤中，在凸柱下部形成了牺牲层116，牺牲层116为在后续步骤中将要被去除的膜层，在牺牲层116被去除之后，将会被重新填充金属层，重新填充的金属层包围凸柱112的下部，作为源线选通管的栅极，最终，形成源线选通管。
可以根据后续去除牺牲层时的刻蚀选择性来确定牺牲层的材料，在本实施例中，牺牲层的材料为氮化硅(Si3N4)。具体的，可以通过以下步骤形成底部牺牲层116。
首先，进行底层牺牲层116的填充，参考图9所示。
可以采用化学气相沉积或其他合适的沉积方法，进行底部牺牲层116的填充。
而后，进行底层牺牲层116的平坦化，参考图10所示。
可以采用化学机械研磨(CMP)的方法，进行平坦化，本实施例中，平坦化之后，在凹槽内形成了底层牺牲层。
而后，刻蚀去除部分厚度的底层牺牲层116，参考图11所示。
可以采用湿法或干法刻蚀，去除一定厚度的底层牺牲层116，刻蚀之后，形成包围凸柱下部的底层牺牲层116，也就是说，底层牺牲层116要低于所述凸柱112。
在步骤S05，在所述底层牺牲层116及凸柱112之上形成绝缘层和牺牲层交替层叠的堆叠层130，参考图14所示。
根据垂直方向所需形成的存储单元的个数来确定堆叠层130的层数，堆叠层130的层数例如可以为32层、64层、128层等，此处堆叠层的层数是指其中牺牲层的层数，牺牲层在后续的步骤中将被替换为金属层，绝缘层用于将金属层间隔开，金属层为存储器件的控制栅，该层数决定了垂直方向上存储单元的个数，因此，堆叠层的层数越多，越能提高集成度。可以理解的是，在本发明实施例的图示中，仅示意性的示例出其中的几层，在实际器件结构中，堆叠层具有更多的层数。
可以根据后续工艺中的刻蚀选择性来确定绝缘层和牺牲层的材料，本实施例中，绝缘层为氧化硅(SiO2)层，牺牲层为氮化硅层。
在形成堆叠层130时，可以先形成第一层绝缘层1201，而后依次交替沉积牺牲层122和绝缘层120，从而形成堆叠层130。
具体的，在本实施例中，首先，进行第一层绝缘层1201的填充，参考图12所示。
可以采用化学气相沉积的方法，沉积氧化硅，以进行第一层绝缘层1201的填充，参考图12所示。
而后，进行第一层绝缘层1201的平坦化，第一层绝缘层1201高于凸柱112的上表面，参考图13所示。
在该步骤中，仅去除凸柱112之上的一部分第一绝缘层1201，以实现第一绝缘层1201的平坦化，平坦化之后，第一层绝缘层1201仍覆盖凸柱112的上表面。这样，可以便于后续形成用于形成存储单元的堆叠层。
而后，在平坦化的第一层绝缘层1201之上，交替层叠牺牲层122和绝缘层120，从而形成堆叠层130，参考图14所示。
可以采用化学气相沉积的方法，交替沉积牺牲层122和绝缘层120，从而形成堆叠层130。
在步骤S06，刻蚀所述堆叠层130，在对应于凸柱112的区域上形成沟道孔140，所述凸柱112为源线选通管的沟道区，所述沟道孔140用于形成与凸柱连接的存储层，参考图15所示。
具体的，本实施例中，可以在堆叠层上依次形成第二硬掩膜层及图案化的第二光阻层(图未示出)，形成图案化的第二光阻层时采用的掩膜版可以同形成凸柱时的掩膜版为同一掩膜版；而后采用刻蚀技术，将第二光阻层的图案转移至第二掩膜层中，并去除第二光阻层；而后，采用刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀堆叠层，直至暴露出凸柱112的表面，从而，在凸柱上形成沟道孔140，如图15所示，沟道孔140位于凸柱112上，用于形成存储层，存储层与凸柱112可以通过接触连接。
至此，在凸柱112上形成了沟道孔，沟道孔用于形成存储层，之后，可以完成其他的加工工艺。
在步骤S07，在所述沟道孔中形成存储层150，存储层150包括沟道孔侧壁上的电荷捕获层1501、电荷捕获层1501及凸柱112上的沟道层1502、以及沟道层1502间的绝缘填充层1503，参考图16所示。
在本实施例中，电荷捕获层为ONO，即氧化硅-氮化硅-氧化硅的叠层，沟道层为多晶硅层，在具体的实施例中，可以依次沉积ONO的电荷捕获层1501，而后形成多晶硅的沟道层1502时，在形成多晶硅层时，将凸柱112上表面的ONO层去除掉，使得沉积的多晶硅层与凸柱112上表面接触连接，而后，填充绝缘填充层1503，本实施例中，绝缘填充层1503为氧化硅，从而，在沟道孔中形成存储层150。
在步骤S08，将堆叠层130中的牺牲层122以及底层牺牲层116置换为金属层123，参考图17所示。
该步骤中，将所有的牺牲层，包括堆叠层130中的牺牲层122以及底层牺牲层116全部被去除掉，而后重新填充入金属材料，这样，形成了底层金属层1231，以及新的由金属层和绝缘层交替层叠的堆叠层131，如图17所示。
具体的，可以先形成栅线缝隙(图未示出)，通过酸液进入栅线缝隙，选择对绝缘层和牺牲层的高选择比的酸液，在本实施例中，可以采用磷酸(H3PO4)，将氮化硅的牺牲层去除，去除之后，填充入金属层，金属层通常为钨(W)。而后，可以在沟道孔上部形成N型漏极接触160，用于连接漏极选择管。
至此，完成了本发明实施例的3D NAND存储器件。在进行金属层的置换之后，金属层为栅线，堆叠层131中的每一层金属层与存储层150构成一个存储单元，从而，在沟道孔中形成一串存储单元，存储单元的底部为源线选通管，源线选通管的沟道为凸柱112，在凸柱112的侧壁上形成有栅介质层114，凸柱112下部被底层金属层1231包围，凸柱112上表面与其上的存储层150连接，从而，形成以凸柱为沟道的源线选通管。
以上对本发明实施例的制造方法进行了详细的描述，此外，本发明还提供了由上述方法形成的3D NAND存储器件，参考图17所示，包括：
衬底100；
所述衬底100中的凹陷区，凹陷区上形成有凸柱112阵列，凸柱112侧壁及凹陷区表面上形成有栅介质层114，所述凸柱阵列通过刻蚀凹陷区所在衬底100形成；
所述凹陷区中包围凸柱112的底层金属层1231，所述底层金属层1231低于所述凸柱112；
所述底层金属层1231之上绝缘层123与金属层123交替层叠的堆叠层131；
所述堆叠层131中的沟道孔；
所述沟道孔中与凸柱连接的存储层150，所述凸柱112为源线选通管的沟道区。
在本发明实施例中，所述存储层150包括沟道孔侧壁上电荷捕获层1501、电荷捕获层1501及凸柱112上的沟道层1502、以及沟道层1502间的绝缘填充层1503。
底层金属层1231包围凸柱112，底层金属层1231低于凸柱112，也就是说，底层金属层1231的上表面低于凸柱112的上表面，底层金属层1231仅包围凸柱的下部，该底部金属层1231之上为堆叠层，底层金属层的上表面低于堆叠层中的第一层绝缘层1201的上表面。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底；
刻蚀所述衬底，以形成具有凸柱阵列的凹陷区；
在凸柱及凹陷区表面上形成栅介质层；
在凹陷区的栅介质层上形成包围凸柱的底层牺牲层，所述底层牺牲层低于所述凸柱；
在所述底层牺牲层及凸柱之上形成绝缘层和牺牲层交替层叠的堆叠层；
刻蚀所述堆叠层，在对应于凸柱的区域上形成沟道孔，所述凸柱为源线选通管的沟道区，所述沟道孔用于形成与凸柱连接的存储层；
在所述沟道孔中形成存储层，存储层包括沟道孔侧壁上的电荷捕获层、电荷捕获层及凸柱上的沟道层、以及沟道层间的绝缘填充层；
将堆叠层中的牺牲层以及底层牺牲层置换为金属层；
其中，刻蚀所述衬底形成凸柱阵列和刻蚀所述堆叠层形成沟道孔的步骤中，采用相同的掩膜版。
2.根据权利要求1所述的制造方法，其特征在于，刻蚀所述衬底，以形成具有凸柱阵列的凹陷区，包括：
在所述衬底上形成硬掩膜层以及图案化的光阻层；
以所述光阻层为掩蔽，图案化第一硬掩膜层；
以图案化的硬掩膜层为掩蔽，刻蚀所述衬底，以形成具有凸柱阵列的凹陷区。
3.根据权利要求1所述的制造方法，其特征在于，在凹陷区的栅介质层上形成包围凸柱的底层牺牲层，包括：
进行底层牺牲层的填充；
进行底层牺牲层的平坦化；
刻蚀去除部分厚度的底层牺牲层。
4.根据权利要求3所述的制造方法，其特征在于，在所述底层牺牲层及凸柱之上形成绝缘层和牺牲层交替层叠的堆叠层，包括：
进行第一层绝缘层的填充；
进行第一层绝缘层的平坦化，第一层绝缘层高于凸柱的上表面；
在第一层绝缘层上交替层叠牺牲层和绝缘层，以形成堆叠层。
5.根据权利要求1所述的制造方法，其特征在于，所述电荷捕获层包括依次层叠的氧化硅、氮化硅和氧化硅，所述沟道层为多晶硅。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710773927.2A CN107564915B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制造方法 |
| PCT/CN2018/087158 WO2019041892A1 (en) | 2017-08-31 | 2018-05-16 | THREE DIMENSIONAL MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| CN201880005174.3A CN110088904B (zh) | 2017-08-31 | 2018-05-16 | 三维存储器件及其制造方法 |
| CN202010709035.8A CN111653574B (zh) | 2017-08-31 | 2018-05-16 | 三维存储器件及其制造方法 |
| TW107122784A TWI682525B (zh) | 2017-08-31 | 2018-07-02 | 三維記憶體裝置及其製造方法 |
| US16/046,679 US10797067B2 (en) | 2017-08-31 | 2018-07-26 | Three-dimensional memory device and fabricating method thereof |
| US17/012,460 US11437400B2 (en) | 2017-08-31 | 2020-09-04 | Three-dimensional memory device and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710773927.2A CN107564915B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564915A CN107564915A (zh) | 2018-01-09 |
| CN107564915B true CN107564915B (zh) | 2018-11-16 |
Family
ID=60978629
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710773927.2A Active CN107564915B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制造方法 |
| CN202010709035.8A Active CN111653574B (zh) | 2017-08-31 | 2018-05-16 | 三维存储器件及其制造方法 |
| CN201880005174.3A Active CN110088904B (zh) | 2017-08-31 | 2018-05-16 | 三维存储器件及其制造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010709035.8A Active CN111653574B (zh) | 2017-08-31 | 2018-05-16 | 三维存储器件及其制造方法 |
| CN201880005174.3A Active CN110088904B (zh) | 2017-08-31 | 2018-05-16 | 三维存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (3) | CN107564915B (zh) |
| TW (1) | TWI682525B (zh) |
| WO (1) | WO2019041892A1 (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564915B (zh) * | 2017-08-31 | 2018-11-16 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| US10797067B2 (en) | 2017-08-31 | 2020-10-06 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and fabricating method thereof |
| CN108389786B (zh) * | 2018-03-08 | 2019-06-21 | 长江存储科技有限责任公司 | 用于三维存储器件的存储区制作过程的硬掩模处理方法 |
| KR102553126B1 (ko) * | 2018-03-19 | 2023-07-07 | 삼성전자주식회사 | 채널 구조체를 갖는 메모리 장치 |
| CN109451765B (zh) | 2018-04-18 | 2020-05-22 | 长江存储科技有限责任公司 | 用于形成三维存储器设备的沟道插塞的方法 |
| CN108598085A (zh) * | 2018-06-21 | 2018-09-28 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、在凹陷结构上制作漏极的方法 |
| KR102665340B1 (ko) * | 2018-09-18 | 2024-05-14 | 삼성전자주식회사 | 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법 |
| CN109698203B (zh) * | 2019-01-08 | 2021-10-19 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| JP7234369B2 (ja) | 2019-01-08 | 2023-03-07 | 長江存儲科技有限責任公司 | 三次元メモリ装置およびその製造方法 |
| CN109887918B (zh) * | 2019-03-05 | 2020-04-10 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| CN110085599A (zh) * | 2019-03-25 | 2019-08-02 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| TWI701811B (zh) * | 2019-05-15 | 2020-08-11 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構 |
| US11264396B2 (en) * | 2019-05-31 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-type high voltage devices fabrication for embedded memory |
| CN110783172B (zh) * | 2019-09-09 | 2022-06-14 | 长江存储科技有限责任公司 | 用于分离堆叠封装结构中多个裸片的混合溶剂和方法 |
| EP3795721B1 (en) * | 2019-09-19 | 2023-07-19 | Murata Manufacturing Co., Ltd. | Nanowire structure to form an array of isolated capacitors, and associated manufacturing methods |
| WO2021056520A1 (en) | 2019-09-29 | 2021-04-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having epitaxially-grown semiconductor channel and method for forming the same |
| KR20210038084A (ko) * | 2019-09-30 | 2021-04-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN110729300A (zh) * | 2019-10-17 | 2020-01-24 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110931500B (zh) * | 2019-10-25 | 2023-09-05 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110943091A (zh) * | 2019-12-11 | 2020-03-31 | 长江存储科技有限责任公司 | 三维存储器的制造方法 |
| WO2021138541A1 (en) * | 2020-01-03 | 2021-07-08 | Synopsys, Inc. | Electro-thermal method to manufacture monocrystalline vertically oriented silicon channels for three-dimensional (3d) nand memories |
| CN111180463A (zh) * | 2020-01-03 | 2020-05-19 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| KR20210106293A (ko) | 2020-02-20 | 2021-08-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN111162078A (zh) * | 2020-02-21 | 2020-05-15 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| WO2021184329A1 (en) | 2020-03-20 | 2021-09-23 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and fabrication method thereof |
| CN111415940A (zh) * | 2020-03-31 | 2020-07-14 | 长江存储科技有限责任公司 | 一体结构的制作方法、半导体器件的制作工艺和一体结构 |
| KR102671462B1 (ko) * | 2020-04-14 | 2024-05-30 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 후면 소스 콘택트를 가지는 3차원 메모리 디바이스 |
| CN112018127B (zh) * | 2020-07-21 | 2024-06-18 | 长江存储科技有限责任公司 | 金属层的形成方法、3d存储器件及其制造方法 |
| KR20220046283A (ko) | 2020-10-07 | 2022-04-14 | 삼성전자주식회사 | 반도체 메모리 소자 |
| CN112563286B (zh) * | 2020-12-09 | 2023-11-28 | 长江存储科技有限责任公司 | 半导体器件的制作方法 |
| CN112864003B (zh) * | 2021-01-13 | 2022-02-22 | 长江存储科技有限责任公司 | 降低表面缺陷影响的刻蚀方法 |
| TWI809742B (zh) * | 2021-12-03 | 2023-07-21 | 南亞科技股份有限公司 | 半導體元件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103490008A (zh) * | 2012-06-07 | 2014-01-01 | 三星电子株式会社 | 三维电阻性随机存取存储器器件、其操作方法及其制造方法 |
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| US9460931B2 (en) * | 2013-09-17 | 2016-10-04 | Sandisk Technologies Llc | High aspect ratio memory hole channel contact formation |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US7326611B2 (en) * | 2005-02-03 | 2008-02-05 | Micron Technology, Inc. | DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays |
| JP2009004510A (ja) * | 2007-06-20 | 2009-01-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8394683B2 (en) * | 2008-01-15 | 2013-03-12 | Micron Technology, Inc. | Methods of forming semiconductor constructions, and methods of forming NAND unit cells |
| KR101527192B1 (ko) * | 2008-12-10 | 2015-06-10 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그의 제조방법 |
| US8824183B2 (en) * | 2010-12-14 | 2014-09-02 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof |
| KR20130072516A (ko) * | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US9515080B2 (en) * | 2013-03-12 | 2016-12-06 | Sandisk Technologies Llc | Vertical NAND and method of making thereof using sequential stack etching and landing pad |
| US9508736B2 (en) * | 2013-10-17 | 2016-11-29 | Cypress Semiconductor Corporation | Three-dimensional charge trapping NAND cell with discrete charge trapping film |
| KR102234799B1 (ko) * | 2014-08-14 | 2021-04-02 | 삼성전자주식회사 | 반도체 장치 |
| US9356034B1 (en) * | 2015-02-05 | 2016-05-31 | Sandisk Technologies Inc. | Multilevel interconnect structure and methods of manufacturing the same |
| TWI597825B (zh) * | 2015-12-15 | 2017-09-01 | 旺宏電子股份有限公司 | 三維半導體元件及其製造方法 |
| CN106935592A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand闪存的形成方法 |
| CN106158877B (zh) * | 2016-09-30 | 2019-04-02 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| US10020314B1 (en) * | 2017-03-02 | 2018-07-10 | Sandisk Technologies Llc | Forming memory cell film in stack opening |
| CN107564915B (zh) * | 2017-08-31 | 2018-11-16 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
-
2017
- 2017-08-31 CN CN201710773927.2A patent/CN107564915B/zh active Active
-
2018
- 2018-05-16 CN CN202010709035.8A patent/CN111653574B/zh active Active
- 2018-05-16 CN CN201880005174.3A patent/CN110088904B/zh active Active
- 2018-05-16 WO PCT/CN2018/087158 patent/WO2019041892A1/en active Application Filing
- 2018-07-02 TW TW107122784A patent/TWI682525B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| CN103490008A (zh) * | 2012-06-07 | 2014-01-01 | 三星电子株式会社 | 三维电阻性随机存取存储器器件、其操作方法及其制造方法 |
| US9460931B2 (en) * | 2013-09-17 | 2016-10-04 | Sandisk Technologies Llc | High aspect ratio memory hole channel contact formation |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201913969A (zh) | 2019-04-01 |
| CN110088904A (zh) | 2019-08-02 |
| CN107564915A (zh) | 2018-01-09 |
| CN111653574B (zh) | 2021-03-12 |
| CN110088904B (zh) | 2020-08-25 |
| TWI682525B (zh) | 2020-01-11 |
| WO2019041892A1 (en) | 2019-03-07 |
| CN111653574A (zh) | 2020-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107564915B (zh) | 一种3d nand存储器件及其制造方法 | |
| KR101968856B1 (ko) | 주변 트랜지스터들을 위한 에피택셜 반도체 페데스탈을 갖는 3차원 메모리 디바이스 | |
| US10490569B2 (en) | Three-dimensional memory device and method of making the same using concurrent formation of memory openings and contact openings | |
| CN111433912B (zh) | 含有到竖直通道底部的源极触点的三维存储器装置及其制作方法 | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| US9728499B2 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
| CN109920792B (zh) | 一种3d nand存储器件的制造方法 | |
| US9502429B2 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
| US9812461B2 (en) | Honeycomb cell structure three-dimensional non-volatile memory device | |
| KR102452562B1 (ko) | 3차원 반도체 메모리 장치 및 그의 제조 방법 | |
| US20170179151A1 (en) | Through-memory-level via structures for a three-dimensional memory device | |
| CN109817628A (zh) | 三维半导体存储器件和制造其的方法 | |
| EP3420595A1 (en) | Within-array through-memory-level via structures and method of making thereof | |
| WO2017213720A1 (en) | Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof | |
| CN107818984B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107611135B (zh) | 一种3d nand存储器件的制造方法 | |
| CN107731844B (zh) | 3d存储器的蚀刻方法 | |
| CN109768049A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109244076B (zh) | 3d存储器件 | |
| CN107591407B (zh) | 一种3d nand存储器及其制造方法 | |
| EP3224865B1 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
| CN110890326B (zh) | 用于在半导体鳍片阵列上产生栅极切割结构的方法 | |
| CN116830824A (zh) | 具有混合阶梯结构的三维存储器器件及其形成方法 | |
| KR102522161B1 (ko) | 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |