CN107481946B - 一种cis器件的封装方法及结构 - Google Patents
一种cis器件的封装方法及结构 Download PDFInfo
- Publication number
- CN107481946B CN107481946B CN201710720105.8A CN201710720105A CN107481946B CN 107481946 B CN107481946 B CN 107481946B CN 201710720105 A CN201710720105 A CN 201710720105A CN 107481946 B CN107481946 B CN 107481946B
- Authority
- CN
- China
- Prior art keywords
- cis
- chip
- groove
- wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000009738 saturating Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000002834 transmittance Methods 0.000 abstract description 5
- 238000003780 insertion Methods 0.000 abstract description 2
- 230000037431 insertion Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 72
- 239000011799 hole material Substances 0.000 description 17
- 238000005538 encapsulation Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 235000013312 flour Nutrition 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本发明提供了一种CIS器件的封装方法及结构，其中，方法包括：将CIS芯片倒装在晶圆上，至少CIS芯片的微透镜嵌入晶圆中，CIS芯片具有通孔，通孔内填充有导电材料，导电材料将CIS芯片正面的焊盘连接至CIS芯片的背面；在晶圆上进行封装，CIS芯片外侧形成封装层；将封装层减薄至露出通孔内的导电材料；在CIS芯片背面制备线路层，线路层与导电材料连接，在线路层表面制备绝缘层，在绝缘层上的开窗处制备凸点，凸点与线路层连接。这种CIS器件的封装方法将CIS芯片放置于晶圆中，通过封装材料将CIS芯片与晶圆进行结合，具有封装尺寸小、透光率高、工艺操作简单和生产成本低的优点。
Description
技术领域
本发明涉及半导体封装领域，具体涉及一种CIS器件的封装方法及结构。
背景技术
微电子成像元件被广泛应用于数字摄影机(相机)、具有影像存储能力的无限装置或者其他用途上。微电子成像元件包含图像传感器，图像传感器是将光学图像转换为电信号的半导体器件，一般可分为电荷耦合器件(Charge Coupled Device，CCD)和互补金属氧化物半导体图像传感器(Complementary-Metal-Oxide-Semiconductor Image Sensor，CIS)。CMOS图像传感器(CIS)利用控制电路和位于MOS晶体管周围的信号处理电路并且采用MOS晶体管的切换技术来顺序地检测输出，其中，MOS晶体管的数量等于像素的数量，即利用光通过表面玻璃盖板及透光胶，照射到芯片上的感光区，完成光信号到电信号的转换，从而成像的原理。CMOS图像传感器(CIS)能够克服电荷耦合器件(CCD)制造工艺复杂且能耗较高的缺陷，采用CMOS制造技术可以将像素单元阵列与外围电路集成在同一芯片上，使得CIS芯片具有体积小、重量轻、低功耗、编程方便、易于控制及低成本的优点。
传统的CIS器件封装包括晶圆级封装方法和芯片级封装方法，其中根据封装工艺不同又分为芯片尺寸封装(Chip Scale Package，CSP)、板上芯片封装(Chip On Board，COB)、倒装芯片封装(Flip Chip，FC)。目前，主流的CIS芯片封装技术包括COB和CSP。晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，封装后至少增加原芯片20％的体积)，该种封装是先在整片晶圆上进行封装和测试，然后才切割成一个个的芯片颗粒，因此封装后的体积即等同芯片裸晶的原尺寸，能够减小封装尺寸、提高集成密度和性能。
在CSP的晶圆级(Wafer Level)封装过程中，传统的CIS器件采用首先对芯片进行电路制作，然后在芯片感光区表面涂覆透光胶，加玻璃盖板的方式完成CIS器件的制作。由于要先进行电路的制作，考虑后期芯片要与玻璃盖板进行键合，芯片的厚度就无法做的很薄。且由于要在芯片表面涂透光胶，芯片上还要做一圈铜线路，使感光区形成腔体，增加了封装后的芯片厚度和工艺操作难度。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的CIS器件封装尺寸大、透光率低、工艺操作复杂和生产成本高至少之一的缺陷。
为此，本发明提供一种CIS器件的封装方法，包括如下步骤：将CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中，所述CIS芯片具有通孔，所述通孔内填充有导电材料，所述导电材料将所述CIS芯片正面的焊盘连接至所述CIS芯片的背面；在所述晶圆上进行封装，所述CIS芯片外侧形成封装层；将所述封装层减薄至露出所述通孔内的导电材料；在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接。
可选地，所述将所述CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中的步骤中，包括：在晶圆上制备第一凹槽，在第一凹槽底部制备第二凹槽，所述第二凹槽的宽度小于所述第一凹槽的底部，所述CIS芯片的外边缘的宽度小于所述第一凹槽的宽度，大于所述第二凹槽的宽度；将所述CIS芯片放置于所述第一凹槽的底部，所述CIS芯片微透镜位于所述第二凹槽内。
可选地，所述将所述CIS芯片放置于所述第一凹槽的底部之前，还包括在所述第二凹槽形成的腔体内部填充透光材料。
可选地，所述透光材料的填充高度大于所述第二凹槽的深度。
可选地，所述在所述晶圆上进行封装，所述CIS芯片外侧形成封装层的步骤之后，还包括：将所述晶圆进行减薄。
可选地，所述在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接的步骤之后，还包括：将所述晶圆进行切割，形成单颗CIS器件。
本发明还提供一种使用上述方法制备的CIS器件。
本发明还提供一种CIS器件，包括晶圆层，所述晶圆层内具有第一凹槽和第二凹槽，所述第二凹槽的宽度小于所述第一凹槽的底部，CIS芯片的外边缘的宽度小于所述第一凹槽的宽度，大于所述第二凹槽的宽度，所述CIS芯片倒装于所述第二凹槽上方且所述CIS芯片的微透镜嵌入所述第二凹槽中，所述CIS芯片外侧有封装层，所述CIS芯片上具有至少一个通孔，所述通孔的内部填充有导电材料，所述导电材料连通所述CIS芯片的焊盘，所述CIS芯片背面具有线路层，所述线路层与所述导电材料连接，所述线路层表面具有绝缘层，所述绝缘层上设置有开窗，所述开窗处设置有凸点，所述凸点与所述线路层连接。
可选地，所述第二凹槽形成的腔体内部填充透光材料。
可选地，所述CIS芯片的背面与所述第一凹槽的槽口持平。
本发明技术方案，具有如下优点：
1.本发明提供的CIS器件的封装方法，包括将CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中，所述CIS芯片具有通孔，所述通孔内填充有导电材料，所述导电材料将所述CIS芯片正面的焊盘连接至所述CIS芯片的背面；在所述晶圆上进行封装，所述CIS芯片外侧形成封装层；将所述封装层减薄至露出所述通孔内的导电材料；在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接。这种CIS器件的封装方法将CIS芯片放置于晶圆中，通过封装材料将CIS芯片与晶圆进行结合，具有封装尺寸小、透光率高、工艺操作简单和生产成本低的优点。
2.本发明提供的CIS器件，包括晶圆层，所述晶圆层内具有第一凹槽和第二凹槽，所述第二凹槽的宽度小于所述第一凹槽的底部，CIS芯片的外边缘的宽度小于所述第一凹槽的宽度，大于所述第二凹槽的宽度，所述CIS芯片倒装于所述第二凹槽上方且所述CIS芯片的微透镜嵌入所述第二凹槽中，所述CIS芯片外侧有封装层，所述CIS芯片上具有至少一个通孔，所述通孔的内部填充有导电材料，所述导电材料连通所述CIS芯片的焊盘，所述CIS芯片背面具有线路层，所述线路层与所述导电材料连接，所述线路层表面具有绝缘层，所述绝缘层上设置有开窗，所述开窗处设置有凸点，所述凸点与所述线路层连接。这种CIS器件的封装尺寸小、透光率高、制备简单以及生产成本低。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中CIS器件的封装方法的一个具体示例的流程图；
图2为本发明实施例1中CIS器件的封装方法的另一个具体示例的流程图；
图3-图15为本发明实施例1中CIS器件的封装方法的具体步骤示意图；
图16为本发明实施例2中CIS器件的一个具体示例的结构图；
图17为本发明实施例2中CIS器件的另一个具体示例的结构图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种CIS器件的封装方法，流程图如图1所示。作为本实施例的一个优选方案，流程图如图2所示，包括如下步骤：
S011：晶圆01作为CIS芯片02的载体，可以承载若干CIS芯片02，如图3所示，根据CIS芯片的特性，在本实施例中，晶圆01为玻璃晶圆，当然，在其它实施例中，晶圆01也可以为由其它透明材质构成的晶圆。在本实施例中，CIS芯片02正面具有焊盘021，焊盘021的个数为两个，焊盘021上具有通孔，通孔内填充有导电材料022，即焊盘021上具有导电材料022，导电材料022将焊盘021连接至CIS芯片02的背面，CIS芯片02正面设置有微透镜023，如图4所示，当然，在其它实施例中，焊盘021的个数可以为一个，也可以为三个甚至更多个，根据需要合理设置即可。在本实施例中，如图5所示，在晶圆01上制备若干第一凹槽011，在第一凹槽011底部制备第二凹槽012，第二凹槽012的宽度小于第一凹槽011的底部，CIS芯片02的外边缘的宽度小于第一凹槽011的宽度，大于第二凹槽012的宽度，第一凹槽011的深度小于CIS芯片02的厚度，在其它实施例中，第一凹槽011和第二凹槽012的形状、深度和大小根据CIS芯片02确定，只要能保证CIS芯片02放到第一凹槽011内，CIS芯片02上的微透镜023能够放入第二凹槽012内即可，根据需要合理设置即可；当然，在其它实施例中，也可以在晶圆01上制备若干凹槽013，如图6所示，凹槽013的宽度小于CIS芯片02的外边缘，凹槽013的形状、深度和大小根据CIS芯片02确定，只要能保证CIS芯片02上的微透镜023能够放入凹槽013内即可，根据需要合理设置即可。
S012：第二凹槽012形成的腔体内部填充透光材料07，在本实施例中，透光材料07的填充高度大于第二凹槽012的深度，如图7所示，这样可以将CIS芯片02进行固定，第一凹槽011的底部和透光材料07能够给CIS芯片02提供双重支撑。当然，在其它实施例中，透光材料07的填充高度可以等于第二凹槽012的深度，这样可以节省透光材料07，但对于控制精度要求较高；也可以在制备的凹槽013内部填充透光材料07，透光材料07的填充高度不小于凹槽013的深度，根据需要合理设置即可。
S013：将CIS芯片02倒装在晶圆01上，CIS芯片02放置于第一凹槽011的底部，CIS芯片02上的微透镜023位于第二凹槽012内，如图8所示。在本实施例中，由于第二凹槽012内部填充有透光材料07，因此，CIS芯片02在晶圆01上贴好后，在合适温度下，在CIS芯片02的上方提供适当压力，以便使CIS芯片02和晶圆01能够更好地结合，溢出的透光材料07直接留在第一凹槽011与CIS芯片02的缝隙中，如图8所示。
S02：在晶圆01上进行封装，CIS芯片02外侧形成封装层03，如图9所示。
S03：为了减小CIS器件的封装尺寸，将晶圆01进行减薄。将封装好的晶圆01翻转，使封装层03朝下，晶圆01朝上，如图10所示；翻转之后进行减薄处理，减薄后得到如图11所示的晶圆01；将减薄后的晶圆01再次翻转，使封装层03朝上，晶圆01朝下，如图12所示。
S04：将封装层03减薄至露出导电材料022。在本实施例中，为了减小CIS器件的封装尺寸，可以将封装层03减薄至与第一凹槽011的槽口持平，如图13所示，在封装过程中，第一凹槽011与CIS芯片02的缝隙中注入了封装层03，这些封装层03能够保证CIS芯片02与晶圆01之间的牢固性；当然，在其它实施例中，可以将封装层03减薄至与CIS芯片02持平，如图14所示；还可以是介于CIS芯片02和第一凹槽011之间的任意位置，根据需要合理设置即可。
S05：在CIS芯片02背面制备线路层04，线路层04与导电材料022连接，在线路层04表面制备绝缘层05，在绝缘层05上的开窗051处制备凸点06，凸点06与线路层04连接，如图15所示。
S06：将晶圆01进行切割，形成单颗CIS器件。
本发明提供的CIS器件的封装方法，包括将CIS芯片02倒装在晶圆01上，至少CIS芯片02的微透镜023嵌入晶圆01中，CIS芯片02具有通孔，通孔内填充有导电材料022，导电材料022将CIS芯片02正面的焊盘021连接至CIS芯片02的背面；在晶圆01上进行封装，CIS芯片02外侧形成封装层03；将封装层03减薄至露出通孔内的导电材料022；在CIS芯片02背面制备线路层04，线路层04与导电材料022连接，在线路层04表面制备绝缘层05，在绝缘层05上的开窗051处制备凸点06，凸点06与线路层04连接。这种CIS器件的封装方法将CIS芯片倒装放置于晶圆中，通过封装材料将CIS芯片与晶圆进行结合，具有封装尺寸小、透光率高、工艺操作简单和生产成本高的优点。
此外，本实施例中还提供一种CIS器件，采用上述方法制备而成，通过上述方法制备出的半导体器件，可靠性高，封装尺寸小，整体性能好，且制备过程简单，生产效率高。
实施例2
本施例提供一种CIS器件，如图16所示，包括晶圆层01，晶圆层01内具有第一凹槽011和第二凹槽012，第二凹槽012的宽度小于第一凹槽011的底部，在本实施例中，CIS芯片02正面具有焊盘021，焊盘021的个数为两个，焊盘021上具有通孔，通孔内填充有导电材料022，即焊盘021上具有导电材料022，导电材料022将焊盘021连接至CIS芯片02的背面，CIS芯片02正面设置有微透镜023，当然，在其它实施例中，焊盘021的个数可以为一个，也可以为三个甚至更多个，根据需要合理设置即可。CIS芯片02的外边缘的宽度小于第一凹槽011的宽度，大于第二凹槽012的宽度，CIS芯片02倒装于第二凹槽012上方且CIS芯片02的微透镜023嵌入第二凹槽012中，CIS芯片02的背面与第一凹槽011的槽口持平，CIS芯片02外侧有封装层03，CIS芯片02背面具有线路层04，线路层04与导电材料022连接，线路层04表面具有绝缘层05，绝缘层05上设置有开窗051，开窗051处设置有凸点06，凸点06与线路层04连接。这种CIS器件的封装尺寸小、透光率高、制备简单以及生产成本低。
可选地，第二凹槽012形成的腔体内部填充透光材料07，如图17所示，透光材料07可以使CIS芯片02与晶圆层01更加牢固，并且第一凹槽011的底部和透光材料07还能够给CIS芯片02提供双重支撑。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种CIS器件的封装方法，其特征在于，包括如下步骤：
将CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中，所述CIS芯片具有通孔，所述通孔内填充有导电材料，所述导电材料将所述CIS芯片正面的焊盘连接至所述CIS芯片的背面；
在所述晶圆上进行封装，所述CIS芯片外侧形成封装层；
将所述封装层减薄至露出所述通孔内的导电材料；
在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接；
所述将所述CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中的步骤中，包括：在晶圆上制备第一凹槽，在第一凹槽底部制备第二凹槽，所述第二凹槽的宽度小于所述第一凹槽的底部，所述CIS芯片的外边缘的宽度小于所述第一凹槽的宽度，大于所述第二凹槽的宽度；将所述CIS芯片放置于所述第一凹槽的底部，所述CIS芯片微透镜位于所述第二凹槽内；
或者，所述将所述CIS芯片倒装在晶圆上，至少所述CIS芯片的微透镜嵌入所述晶圆中的步骤中，包括：在晶圆上制备凹槽(013)，凹槽(013)的宽度小于CIS芯片的外边缘，CIS芯片上的微透镜位于凹槽(013)内。
2.根据权利要求1所述的CIS器件的封装方法，其特征在于，所述将所述CIS芯片放置于所述第一凹槽的底部之前，还包括在所述第二凹槽形成的腔体内部填充透光材料。
3.根据权利要求2所述的CIS器件的封装方法，其特征在于，所述透光材料的填充高度大于所述第二凹槽的深度。
4.根据权利要求1-3任一所述的CIS器件的封装方法，其特征在于，所述在所述晶圆上进行封装，所述CIS芯片外侧形成封装层的步骤之后，还包括：
将所述晶圆进行减薄。
5.根据权利要求4所述的CIS器件的封装方法，其特征在于，所述在所述CIS芯片背面制备线路层，所述线路层与所述导电材料连接，在所述线路层表面制备绝缘层，在所述绝缘层上的开窗处制备凸点，所述凸点与所述线路层连接的步骤之后，还包括：
将所述晶圆进行切割，形成单颗CIS器件。
6.一种使用权利要求1-5任一方法制备的CIS器件。
7.一种CIS器件，其特征在于，包括晶圆层，所述晶圆层内具有第一凹槽和第二凹槽，所述第二凹槽的宽度小于所述第一凹槽的底部，CIS芯片的外边缘的宽度小于所述第一凹槽的宽度，大于所述第二凹槽的宽度，所述CIS芯片倒装于所述第二凹槽上方且所述CIS芯片的微透镜嵌入所述第二凹槽中，所述CIS芯片外侧有封装层，所述CIS芯片上具有至少一个通孔，所述通孔的内部填充有导电材料，所述导电材料连通所述CIS芯片的焊盘，所述CIS芯片背面具有线路层，所述线路层与所述导电材料连接，所述线路层表面具有绝缘层，所述绝缘层上设置有开窗，所述开窗处设置有凸点，所述凸点与所述线路层连接。
8.根据权利要求7所述的CIS器件，其特征在于，所述第二凹槽形成的腔体内部填充透光材料。
9.根据权利要求7或8所述的CIS器件，其特征在于，所述CIS芯片的背面与所述第一凹槽的槽口持平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710720105.8A CN107481946B (zh) | 2017-08-21 | 2017-08-21 | 一种cis器件的封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710720105.8A CN107481946B (zh) | 2017-08-21 | 2017-08-21 | 一种cis器件的封装方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481946A CN107481946A (zh) | 2017-12-15 |
| CN107481946B true CN107481946B (zh) | 2019-09-10 |
Family
ID=60601924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710720105.8A Active CN107481946B (zh) | 2017-08-21 | 2017-08-21 | 一种cis器件的封装方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481946B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627947B (zh) * | 2020-05-29 | 2023-09-01 | 北京工业大学 | 一种cis芯片扇出型封装方法 |
| CN111710615A (zh) * | 2020-06-29 | 2020-09-25 | 华天科技（昆山）电子有限公司 | Cis芯片封装结构及其封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956653A (zh) * | 2011-08-12 | 2013-03-06 | 索尼公司 | 摄像设备及照相机模块 |
| CN103378115A (zh) * | 2012-04-18 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 用于在cmos图像传感器中玻璃去除的方法和装置 |
| CN104681516A (zh) * | 2013-11-27 | 2015-06-03 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5252770B2 (ja) * | 2004-06-10 | 2013-07-31 | 三星電子株式会社 | イメージセンサーパッケージの組立方法 |
| TWI624039B (zh) * | 2015-05-28 | 2018-05-11 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
-
2017
- 2017-08-21 CN CN201710720105.8A patent/CN107481946B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956653A (zh) * | 2011-08-12 | 2013-03-06 | 索尼公司 | 摄像设备及照相机模块 |
| CN103378115A (zh) * | 2012-04-18 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 用于在cmos图像传感器中玻璃去除的方法和装置 |
| CN104681516A (zh) * | 2013-11-27 | 2015-06-03 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481946A (zh) | 2017-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107958881A (zh) | 一种cis器件封装结构及封装方法 | |
| CN102891152B (zh) | 半导体封装体 | |
| CN101170118B (zh) | 影像感测器封装、影像感测器模组及它们的制造方法 | |
| CN102856336B (zh) | 晶片封装体及其形成方法 | |
| CN104078479B (zh) | 图像传感器的晶圆级封装方法和图像传感器封装结构 | |
| WO2015176601A1 (zh) | 图像传感器结构及其封装方法 | |
| WO2021146860A1 (zh) | 堆叠式的芯片、制造方法、图像传感器和电子设备 | |
| CN101246895A (zh) | 光电装置与互补式金属氧化物半导体影像感测器的芯片级封装 | |
| KR100742177B1 (ko) | 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈 | |
| JP2009049348A (ja) | イメージセンサパッケージ及びそのパッケージを形成する方法 | |
| JP2000323614A (ja) | イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法 | |
| US20090256222A1 (en) | Packaging method of image sensing device | |
| WO2018113356A1 (zh) | 芯片封装结构及其制造方法 | |
| CN101303444A (zh) | 相机模组及其组装方法 | |
| CN107481946B (zh) | 一种cis器件的封装方法及结构 | |
| TW200529456A (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| JP2008130738A (ja) | 固体撮像素子 | |
| CN103178023B (zh) | 混合基板、半导体器件的封装方法和封装结构 | |
| US20160093661A1 (en) | Image sensor having an embedded color filter and its preparation method | |
| CN207250494U (zh) | 一种封装结构 | |
| US20080283952A1 (en) | Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor | |
| JP2009021564A (ja) | イメージセンサモジュール及びその製造方法、並びにカメラモジュール | |
| CN109786368A (zh) | 一种光电芯片协同封装结构及方法 | |
| CN105070732A (zh) | 高像素影像传感器封装结构及其制作方法 | |
| CN111415954A (zh) | 一种背照式图像传感器芯片的封装结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |