[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107239052B - 一种基于fpga实现的触发电平自动校准方法 - Google Patents

一种基于fpga实现的触发电平自动校准方法 Download PDF

Info

Publication number
CN107239052B
CN107239052B CN201710368511.2A CN201710368511A CN107239052B CN 107239052 B CN107239052 B CN 107239052B CN 201710368511 A CN201710368511 A CN 201710368511A CN 107239052 B CN107239052 B CN 107239052B
Authority
CN
China
Prior art keywords
value
fpga
signal
dac
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710368511.2A
Other languages
English (en)
Other versions
CN107239052A (zh
Inventor
白月胜
高长全
曹淑玉
杨志兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201710368511.2A priority Critical patent/CN107239052B/zh
Publication of CN107239052A publication Critical patent/CN107239052A/zh
Application granted granted Critical
Publication of CN107239052B publication Critical patent/CN107239052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21119—Circuit for signal adaption, voltage level shift, filter noise

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于FPGA实现的触发电平自动校准方法，属于校准技术领域，本发明方法通过电压比较电路将输入的正弦波信号整形处理成方波信号，然后在FPGA中进行方波信号正脉宽和负脉宽计数，并进行计数判别处理，以及DAC触发比较电路比较电平的判别调节，最终确定适合要求的触发电平值，通过上位机CPU进行保存及再使用。本发明方法提高了测试的速度和准确性，避免了人为观测方式的观测误差和操作偏差，对于已封装好的产品，有效克服了人为观测方法不能进行再调试、再修正的缺陷，解决了因使用环境差异、产品老化退化、注入信号差异等引起触发基准电平偏差而再校准的问题。

Description

一种基于FPGA实现的触发电平自动校准方法
技术领域
本发明属于校准技术，具体涉及一种基于FPGA实现的触发电平自动校准方法。
背景技术
信号触发功能是数据采集领域的一个重要功能，其在信号采集的精准定位、信号数据的准确分析、信号波形的稳定显示等方面扮演重要角色。而触发信号的灵敏实现中，电压比较电路是其主要功能环节，电压比较器的稳定性、灵敏性直接关系到整形后触发信号质量的好坏。因通常的输入信号大多为正弦信号，其信号上升沿、下降沿较为平缓，不利于FPGA等数字信号处理器件进行信号的识别判别，所以，输入信号需先经电压比较电路进行触发信号的方波整形处理，然后再输送到FPGA或其他处理单元进行触发信号的识别处理。方波信号具备快速的信号上升和滚降特性，FPGA等处理器件能够灵敏的识别处理。图1为电压比较器在触发应用中的工作原理。
如图1所示，正弦波输入信号在经与直流比较电压信号在电压比较器中比较处理后，输出方波整形信号，对于输入信号中大于直流比较电压的信号段，经电压比较器输出后输出为高电平，对于输入信号中小于等于直流比较电压的信号段，经电压比较器输出后输出为低电平。当直流比较电压在输入信号幅值范围内时，输出一个正脉宽和负脉宽占比一定的方波信号；当直流比较电压低于输入信号幅值最小值时，比较输出只有高电平；当直流比较电压高于输入信号幅值最大值时，比较输出只有低电平。
在正常信号触发的使用应用中，系统初始化状态下一般要默认为触发电平在输入信号幅值的中心位置处，也即电压比较器输出为正脉宽和负脉宽接近相等的方波信号，所以对于比较电压，在初始化时是一个固定值。而在通常的设计实现过程中，我们通过数模转换器DAC来实现直流比较电压的设置，DAC通过FPGA等可编程逻辑器件进行电压数字编码的设置，输出一定幅值的直流信号，所以对于初始直流比较电压而言，需要在FPGA中预置一个初始电压数字编码，以完成直流电压的初始化生成。在通过电压比较器进行触发信号的产生、调试过程中，如图2所示，其一般的确定方法为：通过信号源产生想要的输入波形信号，在电压比较器的输出端，在测试探点处通过示波器进行触发信号的观测，通过FPGA进行DAC直流电压设置的控制，改变DAC直流设置，产生不同的直流电压，观测示波器触发信号改变的情况，不断的调节DAC设置从而确定相对输入信号的触发电平中心位置值。
触发电平的以上测试确定方法虽然能够满足大部分的使用应用情况，但却存在以下缺点，通过人为观测的方式确定触发电平，存在人为因素观测误差，且可能不同的人有不同的略小差别结果，存在人为操作偏差，无法避免。对于已经调试好的电路在产品中封装好后，无法再次进行调试，当由于产品的使用存在电路老化等产生比较电路电压偏差时，无法直接进行人为再测试、再修正。对于不同的工作环境，可能存在电源电压偏差问题，无法直接进行测试修正。对于输入信号中存在直流分量的情况，封装产品也无法直接进行人为测试修改。也即，对于产品一旦封装好，触发部分触发电平的修正修改将不再能够通过以上测试方法进行，如存在以上误差情况，将不能得到及时的改进处理，有可能致使触发工作存在一定的偏差或发生错误。
发明内容
针对现有技术中存在的上述技术问题，本发明提出了一种基于FPGA实现的触发电平自动校准方法，设计合理，克服了现有技术的不足，具有良好的效果。
为了实现上述目的，本发明采用如下技术方案：
一种基于FPGA实现的触发电平自动校准方法，包括如下步骤：
步骤1：对于给定的触发系统，根据测试准确性要求，设同步计数时钟频率为H1，输入被测信号频率为H2，根据同步计数时钟推算出被测信号一个信号周期的计数值为Num，采用同步计数时钟计数一个整形后方波信号正脉宽的计数值为Np、负脉宽的计数值为Nn，设CPU中DAC的初始序列值为X1，设FPGA中DAC渐进步进为ΔX，设Np为0，Nn为0，CPU通过总线在FPGA中设置DAC输出直流信号的序列值X为X1，然后进入步骤2；
步骤2：FPGA依序列值X设置DAC输出直流信号，通过同步计数时钟H1对输入FPGA中的整形触发信号进行计数操作预判断；
若：判断结果是输入整形触发信号在持续的高电平逻辑‘1’状态下计数值Np≥Num，则停止计数，进入步骤3；
或判断结果是输入整形触发信号在持续的低电平逻辑‘0’状态下计数值Nn≥Num，则停止计数，进入步骤4；
或判断结果是计数过程中监测到输入整形触发信号由低电平逻辑‘0’到高电平逻辑‘1’的状态转变，则设Np为0，Nn为0，进入步骤5；
步骤3：将DAC直流信号序列值X递增ΔX，即X＝X+ΔX；设Np为0，Nn为0，返回步骤2；
步骤4：将DAC直流信号序列值X递减ΔX，即X＝X-ΔX；设Np为0，Nn为0，返回步骤2；
步骤5：以同步计数时钟持续计数Np，直到监测到输入整形触发信号由高电平逻辑‘1’到低电平逻辑‘0’的状态转变，则停止Np计数，进入步骤6；
步骤6：以同步计数时钟持续计数Nn，直到监测到输入整形触发信号由低电平逻辑‘0’到高电平逻辑‘1’的状态转变，则停止Nn计数，进入步骤7；
步骤7：对于预置的理论计数差值Ny以及计数允许偏差值Nc，如果满足|Np-Nn-Ny|≤NC，则进入步骤9；否则进入步骤8；
步骤8：如果Np-Nn-Ny＜0，则将DAC直流信号序列值X递减ΔX，即X＝X-ΔX，否则将DAC直流信号序列值X递增ΔX，即X＝X+ΔX；设Np为0，Nn为0，返回步骤2；
步骤9：FPGA将X定为满足Ny和Nc的最佳序列，同时总线中断通知CPU，CPU响应中断，并读取FPGA中的X值，作为之后的信号触发DAC初始序列值X1的基准值，校准过程完成。
优选地，在步骤1中，所述测试准确性要求，是指输入被测信号的频率H2小于或者等于同步计数时钟频率H1的十分之一。
优选地，在步骤1中，所述推算出的被测信号一个信号周期的计数值Num为：
优选地，在步骤5中，以同步计数时钟持续计数Np的方法为：在同步计数时钟的上升沿时，且当输入整形触发信号为高电平逻辑‘1’时，Np＝Np+1；在步骤6中，以同步计数时钟持续计数Nn的方法为：在同步计数时钟的上升沿时，且当输入整形触发信号为低电平逻辑‘0’时，Nn＝Nn+1。
优选地，在步骤7中，所述的理论计数差值Ny以及计数允许偏差Nc是通过CPU在FPGA中设置的基准判别值，其中，理论计数差值Ny的确定方法为：其中，α为整形触发信号的正脉宽占空比，Nc取值为＜10且≥0的整数。
优选地，在步骤1中，所述DAC渐进步进ΔX应为大于0，且小于DAC满量程范围十分之一的正整数。
本发明所带来的有益技术效果：
本发明方法通过软硬件对工作环节的有机分解、协调运行，使整个处理过程融合一体，不但大大提高了测试的速度和准确性，还避免了人为观测方式的观测误差和操作偏差。同时，对于已封装好的产品，有效克服了人为观测方法不能进行再调试、再修正的缺陷，解决了因使用环境差异、产品老化退化、注入信号差异等引起触发基准电平偏差而再校准的问题，使得存在误差情况时能够得到及时的修正处理，从而避免测试误差情况的发生；本方法自动判别的处理方式，也在一定程度上减少了人力测试资源的投入，降了成本提高了效率。
附图说明
图1为电压比较器工作原理图。
图2为触发信号调试工作原理图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
本发明方法的基本原理是：通过电压比较电路将输入的正弦波信号整形处理成方波信号，然后在FPGA中进行方波信号正脉宽和负脉宽计数，并进行计数判别处理，以及DAC触发比较电路比较电平的判别调节，最终确定适合要求的触发电平值，通过上位机CPU进行保存及再使用。
因FPGA在做本地接口总线通讯时常用50MHz时钟来同步数据传输，所以本校准方法也使用50MHz时钟来进行自动校准的逻辑同步，如图2所示，我们采用50MHz时钟来计数一个方波信号正脉宽的计数个数Np和负脉宽的计数个数Nn，当每周期内Np和Nn计数的个数越多，则自动校准方法实现测量的结果越准确，为了测试结果的准确性，这里要求输入信号的频率不大于同步时钟的十分之一，也即5MHz。当然，50MHz同步时钟只是本示例的一个个例，对于本发明算法，只要在FPGA硬件器件允许的最大时钟范围内，均满足算法要求，并不受限于50MHz。
对于输入的被测信号，因已知计数时钟为50MHz，所以可以首先推算出被测信号一个信号周期的大致计数值Num，当实现一个触发的初始化状态时，上位机CPU首先通过总线预置周期估值Num、DAC初始序列X和渐进步进ΔX，DAC会产生一个相应直流信号，并与输入信号经电压比较器进行比较输出，当持续计数值Np大于等于Num时，说明DAC输出的直流电压信号低于输入信号幅值最小值，FPGA停止计数并Np、Nn清零，将初始化序列X递增ΔX，经DAC转换后得到新的直流比较电压，然后再进行新一轮的Np、Nn计数。记下每次的Np、Nn、X值，直到Np与Nn之差由大变小，再到增大时，取Np与Nn之差最小的那次X序列值即可作为自动校准的信号中值触发电平值。
当然，当第一次测试到持续计数的Nn大于等于Num时，说明DAC输出的直流电压信号高于输入信号幅值最大值，此时将初始化序列X递减ΔX处理，并经DAC转换后得到新的直流比较电压，然后再进行新一轮的Np、Nn计数。记下每次的Np、Nn、X值，直到Np与Nn之差由大变小，再到增大时，取Np与Nn之差最小的那次X序列值即可作为自动校准的信号中值触发电平值。
当然，当第一次测试得到Np、Nn都不等于零时，如Np大于Nn，则将初始化序列X递增ΔX处理，如Np小于Nn，则将初始化序列X递减ΔX处理，进行新一轮的Np、Nn计数。记下每次的Np、Nn、X值，直到Np与Nn之差由大变小，再到增大时，取Np与Nn之差最小的那次X序列值即可作为自动校准的信号中值触发电平值。
在本实施例中，求取的是中值触发电平值，即整形触发信号的正脉宽占空比α为50％的情况，也即计数差值Ny为0的情况。对于实际的其他应用情况，根据具体工作要求，α可取不同的百分比。而对于取Np与Nn之差最小的那次X序列值的判别，可根据具体的计数允许偏差值Nc的给予进行判别。Ny和Nc的取值可依具体设计要求进行相应的更改，以达到获取最佳触发电平状态的效果。
当FPGA获取最佳序列X后，可中断通知上位机CPU，CPU响应中断，并读取FPGA中的X值，作为之后的信号中值触发电平值，以便在后续使用。该自动校准过程可由上位机控制，随需要进行触发电平中值校准处理，可节省大量的人为测试工作量，也减少了人为误差。况且，能够在产品封装完好的情况下进行，避免了之前使用示波器点测的诸多不便因素。可随着使用环境的不同随时进行自动校准处理，避免了很多因环境因素造成的不稳定性因素或测试误差。每次自动校准后，初始化序列X可保存于CPU的硬盘中，以便下次再调用使用。当然，也可将保存的X作为下次自动校准处理的预设值，这样只需测量出偏差即可，进行循环测试的次数还少，可节省大量自动校准时间。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (5)

1.一种基于FPGA实现的触发电平自动校准方法，其特征在于：包括如下步骤：
步骤1：对于给定的触发系统，根据测试准确性要求，设同步计数时钟频率为H1，输入被测信号频率为H2，根据同步计数时钟推算出被测信号一个信号周期的计数值为Num，采用同步计数时钟计数一个整形后方波信号正脉宽的计数值为Np、负脉宽的计数值为Nn，设CPU中DAC的初始序列值为X1，设FPGA中DAC渐进步进为ΔX，设Np为0，Nn为0，CPU通过总线在FPGA中设置DAC输出直流信号的序列值X为X1，然后进入步骤2；
步骤2：FPGA依序列值X设置DAC输出直流信号，通过同步计数时钟对输入FPGA中的整形触发信号进行计数操作预判断；
若：判断结果是输入整形触发信号在持续的高电平逻辑‘1’状态下计数值Np≥Num，则停止计数，进入步骤3；
或判断结果是输入整形触发信号在持续的低电平逻辑‘0’状态下计数值Nn≥Num，则停止计数，进入步骤4；
或判断结果是计数过程中监测到输入整形触发信号由低电平逻辑‘0’到高电平逻辑‘1’的状态转变，则设Np为0，Nn为0，进入步骤5；
步骤3：将DAC直流信号序列值X递增ΔX，即X＝X+ΔX；设Np为0，Nn为0，返回步骤2；
步骤4：将DAC直流信号序列值X递减ΔX，即X＝X-ΔX；设Np为0，Nn为0，返回步骤2；
步骤5：以同步计数时钟持续计数Np，直到监测到输入整形触发信号由高电平逻辑‘1’到低电平逻辑‘0’的状态转变，则停止Np计数，进入步骤6；
步骤6：以同步计数时钟持续计数Nn，直到监测到输入整形触发信号由低电平逻辑‘0’到高电平逻辑‘1’的状态转变，则停止Nn计数，进入步骤7；
步骤7：对于预置的理论计数差值Ny以及计数允许偏差值Nc，如果满足|Np-Nn-Ny|≤NC，则进入步骤9；否则进入步骤8；
所述的理论计数差值Ny以及计数允许偏差Nc是通过CPU在FPGA中设置的基准判别值，其中，理论计数差值Ny的确定方法为：其中，α为整形触发信号的正脉宽占空比，Nc取值为＜10且≥0的整数；
步骤8：如果Np-Nn-Ny＜0，则将DAC直流信号序列值X递减ΔX，即X＝X-ΔX，否则将DAC直流信号序列值X递增ΔX，即X＝X+ΔX；设Np为0，Nn为0，返回步骤2；
步骤9：FPGA将X定为满足Ny和Nc的最佳序列，同时总线中断通知CPU，CPU响应中断，并读取FPGA中的X值，作为之后的信号触发DAC初始序列值X1的基准值，校准过程完成。
2.根据权利要求1所述的基于FPGA实现的触发电平自动校准方法，其特征在于：在步骤1中，所述测试准确性要求，是指输入被测信号的频率H2小于或者等于同步计数时钟频率H1的十分之一。
3.根据权利要求1所述的基于FPGA实现的触发电平自动校准方法，其特征在于：在步骤1中，所述推算出的被测信号一个信号周期的计数值Num为：
4.根据权利要求1所述的基于FPGA实现的触发电平自动校准方法，其特征在于：在步骤5中，以同步计数时钟持续计数Np的方法为：在同步计数时钟的上升沿时，且当输入整形触发信号为高电平逻辑‘1’时，Np＝Np+1；在步骤6中，以同步计数时钟持续计数Nn的方法为：在同步计数时钟的上升沿时，且当输入整形触发信号为低电平逻辑‘0’时，Nn＝Nn+1。
5.根据权利要求1所述的基于FPGA实现的触发电平自动校准方法，其特征在于：在步骤1中，所述DAC渐进步进ΔX为大于0，且小于DAC满量程范围十分之一的正整数。
CN201710368511.2A 2017-05-23 2017-05-23 一种基于fpga实现的触发电平自动校准方法 Active CN107239052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710368511.2A CN107239052B (zh) 2017-05-23 2017-05-23 一种基于fpga实现的触发电平自动校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710368511.2A CN107239052B (zh) 2017-05-23 2017-05-23 一种基于fpga实现的触发电平自动校准方法

Publications (2)

Publication Number Publication Date
CN107239052A CN107239052A (zh) 2017-10-10
CN107239052B true CN107239052B (zh) 2019-09-24

Family

ID=59985648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710368511.2A Active CN107239052B (zh) 2017-05-23 2017-05-23 一种基于fpga实现的触发电平自动校准方法

Country Status (1)

Country Link
CN (1) CN107239052B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110926448B (zh) * 2019-12-17 2023-03-10 重庆华渝电气集团有限公司 一种光纤陀螺触发方波下降沿的判定方法
CN114371761B (zh) * 2021-12-13 2024-06-04 中电科思仪科技股份有限公司 任意波形发生器输出信号电压摆幅的自校准电路及方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268077A (ja) * 1985-09-18 1987-03-27 Toshiba Corp Ｐｗｍ制御回路
CN1059056A (zh) * 1990-08-15 1992-02-26 浙江大学 一种正弦脉宽调制控制电路
CN1098280A (zh) * 1993-07-31 1995-02-08 北京通信与计算机应用技术研究所 电刺激神经定位仪
CN1262341A (zh) * 1999-01-23 2000-08-09 大连理工大学 用计算机控制的等离子体源离子渗氮工艺及设备
CN101247106A (zh) * 2007-09-03 2008-08-20 赵剑青 新型高稳定度正弦波陀螺马达驱动电源
CN101523723A (zh) * 2006-09-05 2009-09-02 奥迪姆半导体有限公司 开关放大器
CN101729071A (zh) * 2009-10-30 2010-06-09 大连光洋科技工程有限公司 高速正余弦细分装置
CN101782885A (zh) * 2009-12-29 2010-07-21 福建星网锐捷网络有限公司 一种调节iic总线上拉电阻的方法、装置及iic总线设备
CN101847996A (zh) * 2010-05-18 2010-09-29 成都引众数字设备有限公司 一种直流b码转换为交流b码的方法及其装置
CN101969275A (zh) * 2010-09-30 2011-02-09 南京工程学院 可编程纳秒双脉冲集成电源
CN102957319A (zh) * 2011-08-29 2013-03-06 邱月美 电源转换器脉宽调变控制电路及其控制方法
CN103346988A (zh) * 2013-06-13 2013-10-09 电子科技大学 一种fsk数字解调器
CN103675548A (zh) * 2013-12-18 2014-03-26 长春维鸿东光电子器材有限公司 非固体电解质钽电容器脉冲充放电性能测试装置
CN103825179A (zh) * 2014-03-24 2014-05-28 深圳市杰普特电子技术有限公司 一种脉冲波形可调的光纤激光器及其调制方法
CN103853081A (zh) * 2012-12-06 2014-06-11 海尔集团公司 Mcu内部时钟校准系统及方法及印刷电路板
JP5560453B1 (ja) * 2013-03-22 2014-07-30 株式会社アクセル Ｐｗｍ出力装置、ｐｗｍ出力方法、及び遊技機
CN104869628A (zh) * 2015-04-30 2015-08-26 广东美的制冷设备有限公司 空调电控装置的时钟校准方法、空调电控装置、终端及系统

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268077A (ja) * 1985-09-18 1987-03-27 Toshiba Corp Ｐｗｍ制御回路
CN1059056A (zh) * 1990-08-15 1992-02-26 浙江大学 一种正弦脉宽调制控制电路
CN1098280A (zh) * 1993-07-31 1995-02-08 北京通信与计算机应用技术研究所 电刺激神经定位仪
CN1262341A (zh) * 1999-01-23 2000-08-09 大连理工大学 用计算机控制的等离子体源离子渗氮工艺及设备
CN101523723A (zh) * 2006-09-05 2009-09-02 奥迪姆半导体有限公司 开关放大器
CN101247106A (zh) * 2007-09-03 2008-08-20 赵剑青 新型高稳定度正弦波陀螺马达驱动电源
CN101729071A (zh) * 2009-10-30 2010-06-09 大连光洋科技工程有限公司 高速正余弦细分装置
CN101782885A (zh) * 2009-12-29 2010-07-21 福建星网锐捷网络有限公司 一种调节iic总线上拉电阻的方法、装置及iic总线设备
CN101847996A (zh) * 2010-05-18 2010-09-29 成都引众数字设备有限公司 一种直流b码转换为交流b码的方法及其装置
CN101969275A (zh) * 2010-09-30 2011-02-09 南京工程学院 可编程纳秒双脉冲集成电源
CN102957319A (zh) * 2011-08-29 2013-03-06 邱月美 电源转换器脉宽调变控制电路及其控制方法
CN103853081A (zh) * 2012-12-06 2014-06-11 海尔集团公司 Mcu内部时钟校准系统及方法及印刷电路板
JP5560453B1 (ja) * 2013-03-22 2014-07-30 株式会社アクセル Ｐｗｍ出力装置、ｐｗｍ出力方法、及び遊技機
CN103346988A (zh) * 2013-06-13 2013-10-09 电子科技大学 一种fsk数字解调器
CN103675548A (zh) * 2013-12-18 2014-03-26 长春维鸿东光电子器材有限公司 非固体电解质钽电容器脉冲充放电性能测试装置
CN103825179A (zh) * 2014-03-24 2014-05-28 深圳市杰普特电子技术有限公司 一种脉冲波形可调的光纤激光器及其调制方法
CN104869628A (zh) * 2015-04-30 2015-08-26 广东美的制冷设备有限公司 空调电控装置的时钟校准方法、空调电控装置、终端及系统

Also Published As

Publication number Publication date
CN107239052A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN101131419B (zh) 数字示波器的频带宽度校准检定方法
CN107239052B (zh) 一种基于fpga实现的触发电平自动校准方法
CN102314532B (zh) 一种ibis模型验证方法和系统
CN106324538B (zh) 一种局部放电自动校准系统
CN102411090A (zh) 一种自检式电子电能表及其自检方法
CN106919127B (zh) 一种基于软件虚拟技术的物料料位检测方法
CN101865946B (zh) 一种可编程的数字集成电路交流参数测试系统及方法
CN103487695A (zh) 基于模拟量输入合并单元的检测装置
CN104008033A (zh) I2c总线测试系统及方法
CN109116111B (zh) 一种高精度相位差测量方法及电路
CN110031792A (zh) 考虑温度和电流变化的电能表基本误差测试装置及方法
CN104536282A (zh) 时间数字转换器、时间测量装置及其测量方法
CN201796119U (zh) 一种可编程的数字集成电路交流参数测试系统
CN104237759A (zh) 输变电设备放电强度测定系统及测定方法
CN104614659A (zh) 自动化测试系统和方法
CN112364941B (zh) 一种新能源场站频率特性检测方法、装置和系统
CN108710095B (zh) 一种基于线性度分析的冲击电压发生器校准装置
CN204272138U (zh) 一种高速信号的眼图测试装置
CN103698639B (zh) 晶体振荡器波形参数自动测量系统和方法
CN106405477B (zh) 在动态负荷下的计量性能的评估方法及装置
CN106093837B (zh) 一种评估数字化电能表在复杂工况下计量精度的方法
CN103809059B (zh) 一种信号检测方法与装置
CN103983935A (zh) 一种指示仪表检测系统及方法
CN105629062A (zh) 一种可变频正弦波的频率检测方法
CN105698663A (zh) 一种单端测量网线长度的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant