CN107146568B - 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元包括：输入模块、复位模块、输出模块、下拉控制模块和下拉模块，该下拉控制模块可以在输出阶段之后，控制下拉节点的电位为第一电位，从而使得下拉模块持续对驱动信号输出端进行降噪；并且，该下拉模块还可以在电源信号的控制下，对驱动信号输出端进行降噪。对于内嵌式触控面板驱动电路，本发明提供的方案可以有效降低驱动输出端的噪音，可以避免驱动信号与触控信号之间的相互干扰。

Description

移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。

背景技术

显示装置在显示图像时，需要利用移位寄存器(栅极驱动电路)对显示面板中的像素单元进行扫描，移位寄存器包括多个移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示装置的像素单元的逐行扫描驱动，以显示图像。

相关技术中有一种移位寄存器单元，该移位寄存器单元主要包括输入模块、输出模块和下拉模块。其中，输入模块用于将上一行驱动信号输出端的电压输入至该移位寄存器单元；输出模块用于在输出阶段中，在时钟信号的控制下，将驱动信号输出端的电平上拉至高电平，以实现对像素单元的驱动；下拉模块用于在输出阶段结束之后，将该驱动信号输出端的电平下拉至低电平。

目前的显示面板一般为集成有触控传感器的触控显示面板，该触控显示面板可以通过扫描的方式进行触控信号的传输，以实现触控功能。但是，该触控信号与移位寄存器单元输出的驱动信号之间可能相互干扰，从而影响显示面板触控和显示的效果。

发明内容

为了解决相关技术中移位寄存器单元输出的驱动信号与触控信号之间相互干扰的问题，本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。所述技术方案如下：

第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入模块、复位模块、输出模块、下拉控制模块、下拉模块和补偿模块，

所述输入模块分别与输入信号端、第一电源信号端、复位信号端、第二电源信号端和上拉节点连接，用于在来自所述输入信号端的输入信号和来自所述第一电源信号端的第一电源信号的控制下，对所述上拉节点进行充电；

所述输入模块分别与复位信号端、第二电源信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号和来自所述第二电源信号端的第二电源信号的控制下，对所述上拉节点进行复位；

所述输出模块分别与第一时钟信号端、所述上拉节点和驱动信号输出端连接，用于在所述上拉节点的控制下，向所述驱动信号输出端输出来自所述第一时钟信号端的第一时钟信号；

所述下拉控制模块分别与所述上拉节点、下拉节点、第三电源信号端、第二时钟信号端和所述第一时钟信号端连接，用于在所述上拉节点，来自所述第三电源信号端的第三电源信号，来自所述第二时钟信号端的第二时钟信号以及所述第一时钟信号的控制下，控制所述下拉节点的电位；

所述下拉模块分别与所述下拉节点、所述上拉节点、所述第三电源信号端、开关电源端和所述驱动信号输出端连接，用于在所述下拉节点、所述第三电源信号和来自所述开关电源端的开关电源信号的控制下，分别对所述上拉节点和所述驱动信号输出端进行降噪。

可选的，所述移位寄存器单元，还包括：补偿模块；所述补偿模块分别与所述上拉节点、所述下拉节点、所述第三电源信号端和所述开关电源端连接，用于在所述下拉节点、所述第三电源信号和所述开关电源信号的控制下，对所述上拉节点的电位进行补偿。

可选的，所述下拉控制模块，包括：第一晶体管、第二晶体管和第一电容器；

所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述第三电源信号端连接，所述第一晶体管的第二极与所述下拉节点连接；

所述第二晶体管的栅极和第一极与所述第二时钟信号端连接，所述第二晶体管的第二极与所述下拉节点连接；

所述第一电容器的一端与所述第一时钟信号端连接，所述第一电容器的另一端与所述下拉节点连接。

可选的，所述补偿模块，包括：第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的栅极与所述下拉节点连接，所述第三晶体管的第一极与所述第三电源信号端连接，所述第三晶体管的第二极与所述第五晶体管的栅极连接；

所述第四晶体管的栅极与所述上拉节点连接，所述第四晶体管的第一极与所述开关电源端连接，所述第四晶体管的第二极与所述第五晶体管的栅极连接；

所述第五晶体管的栅极分别与所述第三晶体管的第二极和所述第四晶体管的第二极连接，所述第五晶体管的第一极与所述开关电源端连接，所述第五晶体管的第二极与所述上拉节点连接。

可选的，所述下拉模块，包括：第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的栅极与所述下拉节点连接，所述第六晶体管的第一极与所述第三电源信号端连接，所述第六晶体管的第二极与所述上拉节点连接；

所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与所述第三电源信号端连接，所述第七晶体管的第二极与所述驱动信号输出端连接；

所述第八晶体管的栅极与所述开关电源端连接，所述第八晶体管的第一极与所述第三电源信号端连接，所述第八晶体管的第二极与所述驱动信号输出端连接。

可选的，所述输入模块，包括：第九晶体管；所述复位模块，包括：第十晶体管；

所述第九晶体管的栅极与所述输入信号端连接，所述第九晶体管的第一极与所述第一电源信号端连接，所述第九晶体管的第二极与所述上拉节点连接；

所述第十晶体管的栅极与所述复位信号端连接，所述第十晶体管的第一极与所述第二电源信号端连接，所述第十晶体管的第二极与所述上拉节点连接。

可选的，所述输出模块，包括：第十一晶体管和第二电容器；

所述第十一晶体管的栅极与所述上拉节点连接，所述第十一晶体管的第一极与所述第一时钟信号端连接，所述第十一晶体管的第二极与所述驱动信号输出端连接；

所述第二电容器的一端与所述上拉节点连接，所述第二电容器的另一端与所述驱动信号输出端连接。

可选的，所述晶体管均为N型晶体管。

第二方面，提供一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：输入模块、复位模块、输出模块、下拉控制模块、下拉模块和补偿模块，所述驱动方法包括：

充电阶段：第一电源信号端输出第一电源信号，输入信号端输出输入信号，所述输入模块在所述输入信号的控制下，向上拉节点输出所述第一电源信号；

输出阶段：第一时钟信号端输出第一时钟信号，所述上拉节点保持所述第一电源信号的电位，所述输出模块在所述上拉节点的控制下，向驱动信号输出端输出所述第一时钟信号；

复位阶段：复位信号端输出复位信号，第二电源信号端输出第二电源信号，所述复位模块在所述复位信号的控制下，向所述上拉节点输出所述第二电源信号；

降噪阶段：第三电源信号端输出第三电源信号，所述第一时钟信号端输出第一时钟信号，第二时钟信号端输出第二时钟信号，所述上拉节点保持所述第二电源信号的电位，所述下拉控制模块在所述第一时钟信号和所述第二时钟信号的控制下，使所述下拉节点保持第一电位，所述下拉模块在所述下拉节点的控制下，分别向所述上拉节点和所述驱动信号输出端输出所述第三电源信号。

可选的，所述移位寄存器单元还包括：补偿模块；当接收到触控信号时，在所述输出阶段之前，所述方法还包括：

第一消隐阶段：所述开关电源端输出的开关电源信号为第一电位，所述下拉模块在所述开关电源信号的控制下，向所述驱动信号输出端输出所述第三电源信号，所述第三电源信号为第二电位，所述上拉节点保持第一电位，所述开关电源端通过所述补偿模块向所述上拉节点输出所述开关电源信号。

可选的，在所述降噪阶段之后，所述方法还包括：

第二消隐阶段：所述开关电源端输出的开关电源信号为第一电位，所述下拉模块在所述开关电源信号的控制下，将第三电源信号端输出的第三电源信号输出至所述驱动信号输出端，所述第三电源信号为第二电位。

可选的，所述第一电位相对于所述第二电位为高电位。

第三方面，提供一种栅极驱动电路，该栅极驱动电路包括至少两个级联的如第一方面所述的移位寄存器单元。

第四方面，提供一种显示装置，所述显示装置包括第三方面所述的栅极驱动电路。

本发明提供的技术方案带来的有益效果是：

本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。该移位寄存器单元包括：输入模块、复位模块、输出模块、下拉控制模块和下拉模块，该下拉控制模块可以在输出阶段之后，在第一时钟信号端和第二时钟信号端的交替控制下，使得下拉节点的电位持续保持第一电位(即有效电位)，从而使得下拉模块可以在该下拉节点的控制下，持续对驱动信号输出端进行降噪；并且，该下拉模块还可以在电源信号的控制下，对驱动信号输出端进行降噪。对于在两帧显示扫描之间插入触控信号的驱动方式，由于本发明提供的移位寄存器单元可以有效降低驱动输出端的噪音，因此可以避免对触控信号的干扰；对于在一帧扫描过程中插入触控信号的驱动方式，由于本发明提供的移位寄存器单元可以通过电源信号对驱动信号输出端进行降噪，因此也可以避免该驱动信号与触控信号之间的相互干扰，有效改善了触控显示面板的触控性能和显示性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种移位寄存器单元的结构示意图；

图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；

图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；

图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；

图5是本发明实施例提供的一种移位寄存器单元的驱动过程的时序图；

图6是本发明实施例提供的另一种移位寄存器单元的驱动过程的时序图；

图7是相关技术中一种移位寄存器单元的驱动过程的时序图；

图8是本发明实施例提供的再一种移位寄存器单元的结构示意图；

图9是本发明实施例提供的一种栅极驱动电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号驱动信号输出端为漏极。本发明实施例所采用的开关晶体管可以为N型开关晶体管，N型开关晶体管为在栅极为高电位时导通，在栅极为低电位时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。在本发明下述实施例中，以各个晶体管为N型晶体管，且第一电位相对于第二电位为高电位为例进行说明，也即是以第一电位为有效电位进行说明。

图1是本发明实施例提供的一种移位寄存器单元的结构示意图，参考图1，该移位寄存器单元可以包括：输入模块10、复位模块20、输出模块30、下拉控制模块40和下拉模块50。

如图1所示，该输入模块10分别与输入信号端IN、第一电源信号端VDD、复位信号端RST、第二电源信号端VSS和上拉节点PU连接，用于在来自该输入信号端IN的输入信号和来自该第一电源信号端VDD的第一电源信号的控制下，对该上拉节点PU进行充电，或者，在来自该复位信号端RST的复位信号和来自该第二电源信号端VSS的第二电源信号的控制下，对该上拉节点PU进行复位。

输出模块30分别与第一时钟信号端CLK、该上拉节点PU和驱动信号输出端OUT连接，用于在该上拉节点PU的控制下，向该驱动信号输出端OUT输出来自该第一时钟信号端CLK的第一时钟信号。

下拉控制模块40分别与该上拉节点PU、下拉节点PD、第三电源信号端VGL、第二时钟信号端CLKB和第一时钟信号端CLK连接，用于在该上拉节点PU，来自该第三电源信号端VGL的第三电源信号，来自该第二时钟信号端CLKB的第二时钟信号以及该第一时钟信号的控制下，控制该下拉节点PD的电位。

具体的，该下拉控制模块40可以在上拉节点PU的电位为第一电位时，向下拉节点PD输出该处于第二电位的第三电源信号，以拉低该下拉节点PD的电位；该下拉控制模块40还可以在第二时钟信号为第一电位时，向该下拉节点PD输出该第二时钟信号，从而拉高该下拉节点PD的电位；并且，该下拉控制模块40还可以在第一时钟信号为第一电位时，使得该下拉节点PD保持第一电位。其中，该第一时钟信号和该第二时钟信号为互补信号，即两者的频率相同，相位相反(相差180度)。

该下拉模块50分别与该下拉节点PD、上拉节点PU、第三电源信号端VGL、开关电源端SW和驱动信号输出端OUT连接，用于在该下拉节点PD、该第三电源信号和来自该开关电源端SW的开关电源信号的控制下，分别对该上拉节点PU和该驱动信号输出端OUT进行降噪。

综上所述，本发明实施例提供了一种移位寄存器单元，在第一时钟信号端和第二时钟信号端的交替控制下，使得下拉节点的电位持续保持第一电位(即有效电位)，从而使得下拉模块可以在该下拉节点的控制下，持续对上拉节点和驱动信号输出端进行降噪，有效保证了移位寄存器单元的降噪性能；并且，该下拉模块还可以在电源信号的控制下，在一帧图像的扫描过程中对驱动信号输出端进行降噪。对于在两帧显示扫描之间插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元可以在输出阶段之后，有效降低驱动输出端的噪音，因此可以避免对触控信号的干扰；对于在一帧扫描过程中插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元，还可以通过电源信号在扫描过程中对驱动信号输出端进行降噪，因此也可以避免该驱动信号与触控信号之间的相互干扰，有效改善了触控显示面板的触控性能和显示性能。

图2是本发明实施例提供的另一种移位寄存器单元的结构示意图，参考图2，该移位寄存器单元还可以包括补偿模块60，该补偿模块60分别与该上拉节点PU、该下拉节点PD、该第三电源信号端VGL和该开关电源端SW连接，用于在该下拉节点PD、该第三电源信号和该开关电源信号的控制下，对该上拉节点PU的电位进行补偿。

在触控显示面板中，触控信号的插入方式一般包括两种：一种是在显示面板显示扫描两帧图像之间的间隔插入触控信号；另一种是在扫描一帧图像的过程中插入该触控信号。对于第二种插入方式，在插入触控信号的过程中，移位寄存器单元中与上拉节点PU相连的晶体管可能存在漏电，影响该上拉节点PU的电位，导致在触控信号插入完成后，移位寄存器单元无法正常输出驱动信号。因此需要通过该补偿模块60对该上拉节点PU的电位进行补偿。

进一步的，请参考图3，其为本发明实施例提供的又一种移位寄存器单元的结构示意图，如图3所示，该下拉控制模块40可以包括：第一晶体管M1、第二晶体管M2和第一电容器C1。

该第一晶体管M1的栅极与该上拉节点PU连接，第一极与该第三电源信号端VGL连接，第二极与该下拉节点PD连接。该第一晶体管M1可以在上拉节点PU为第一电位时，向下拉节点PD输出第三电源信号，该第三电源信号为第二电位。当该移位寄存器单元中的晶体管为N型晶体管时，该第一电位相对于第二电位可以为高电位，此时第三电源信号端VGL可以将该下拉节点PD的电位拉低，使得下拉模块50中的第六晶体管M6和第七晶体管M7关断，从而可以避免对上拉节点PU的电位和驱动信号输出端OUT输出的驱动信号造成影响。

该第二晶体管M2的栅极和第一极与该第二时钟信号端CLKB连接，第二极与该下拉节点PD连接。该第二晶体管M2可以在第二时钟信号为第一电位时，向该下拉节点PD输出该第二时钟信号，从而拉高该下拉节点PD的电位。

该第一电容器C1的一端与该第一时钟信号端CLK连接，另一端与该下拉节点PD连接，该第一电容器C1可以在第一时钟信号端CLK的控制下，使得该下拉节点PD的电位在降噪阶段中始终保持第一电位。

在本发明实施例中，该第一时钟信号端CLK和第二时钟信号端CLKB输出的时钟信号一般为频率相同，相位相反的信号，因此该第二晶体管M2和第二电容器的C2可以在该两个时钟信号的控制下，保证移位寄存器单元在非显示扫描阶段，保持下拉节点PD始终为高电位，以驱动第六晶体管M6和第七晶体管分别对上拉节点PU和输出端OUT进行降噪，避免在非显示扫描阶段对触控信号或非本级的栅极驱动信号产生干扰。

可选的，参考图3，该补偿模块60具体可以包括：第三晶体管M3、第四晶体管M4和第五晶体管M5。

该第三晶体管M3的栅极与该下拉节点PD连接，第一极与该第三电源信号端VGL连接，第二极与该第五晶体管M5的栅极连接。

该第四晶体管M4的栅极与该上拉节点PU连接，第一极与该开关电源端SW连接，第二极与该第五晶体管M5的栅极连接。

该第五晶体管M5的栅极分别与该第三晶体管M3的第二极和该第四晶体管M4的第二极连接，第一极与该开关电源端SW连接，第二极与该上拉节点PU连接。当该上拉节点PU为第一电位时，第四晶体管M4开启，若此时开关电源端SW输出的开关电源信号也为第一电位，则第五晶体管M5开启，该开关电源端SW可以向上拉节点PU输出开关电源信号，从而可以对该上拉节点PU的电位进行补偿。

在本发明实施例中，根据上文描述可知，对于在扫描一帧图像的过程中插入触控信号的驱动方式，工作行的移位寄存器单元中的补偿模块60可以补偿上拉节点PU的电位；而对于非工作行的移位寄存器单元，由于在插入触控信号的过程中，开关电源端SW输出的开关电源信号为第一电位，而上拉控制模块40可以保持下拉节点PD的电位持续为第一电位，因此可以驱动补偿模块60中第三晶体管M3导通。由于该第三晶体管M3的第一极与第三电源信号端VGL连接，第二极与第五晶体管M5的栅极连接，该第三电源信号端VGL输出的电源信号为第二电位，因此可以降低开关电源端SW对非工作行移位寄存器单元中上拉节点PU的耦合作用。

进一步的，参考图3，该下拉模块50可以包括：第六晶体管M6、第七晶体管M7和第八晶体管M8。

该第六晶体管M6的栅极与该下拉节点PD连接，第一极与该第三电源信号端VGL连接，第二极与该上拉节点PU连接。该第六晶体管M6用于在下拉节点PD为第一电位时，对上拉节点PU进行降噪。

该第七晶体管M7的栅极与该下拉节点PD连接，第一极与该第三电源信号端VGL连接，第二极与该驱动信号输出端OUT连接。该第七晶体管M7用于在下拉节点PD为第一电位时，对驱动信号输出端OUT进行降噪。

该第八晶体管M8的栅极与该开关电源端SW连接，第一极与该第三电源信号端VGL连接，第二极与该驱动信号输出端OUT连接。该第八晶体管M8用于在开关电源信号为第一电位时，对驱动信号输出端OUT进行降噪。

可选的，如图3所示，该输入模块10可以包括：第九晶体管M9；该复位模块20可以包括：第十晶体管M10。

该第九晶体管M9的栅极与该输入信号端IN连接，第一极与该第一电源信号端VDD连接，第二极与该上拉节点PU连接。该第九晶体管M9能够在来自该输入信号端IN的输入信号的控制下，向上拉节点PU输出来自该第一电源信号端VDD的第一电源信号，该第一电源信号为第一电位，从而可以实现对该上拉节点PU的充电。

该第十晶体管M10的栅极与该复位信号端RST连接，第一极与该第二电源信号端VSS连接，第二极与该上拉节点PU连接。该第十晶体管M10能够在来自该复位信号端RST的复位信号的控制下，向该上拉节点PU输出来自该第二电源信号端VSS的第二电源信号，该第二电源信号为第二电位，从而可以实现对该上拉节点PU的复位。

可选的，该输出模块30可以包括：第十一晶体管M11和第二电容器C2。

该第十一晶体管M11的栅极与该上拉节点PU连接，第一极与该第一时钟信号端CLK连接，第二极与该驱动信号输出端OUT连接。该第十一晶体管M11能够在该上拉节点PU的控制下，向驱动信号输出端OUT输出来自该第一时钟信号端CLK的时钟信号，以驱动显示面板中的各行像素单元。

该第二电容器C2的一端与该上拉节点PU连接，该第二电容器C2的另一端与该驱动信号输出端OUT连接。

综上所述，本发明实施例提供了一种移位寄存器单元，该下拉控制模块可以在输出阶段之后，在第一时钟信号端和第二时钟信号端的交替控制下，使得下拉节点的电位持续保持第一电位(即有效电位)，从而使得下拉模块可以在该下拉节点的控制下，持续对上拉节点和驱动信号输出端进行降噪，有效保证了移位寄存器单元的降噪性能；并且，该下拉模块还可以在电源信号的控制下，在一帧图像的扫描过程中对驱动信号输出端进行降噪。对于在两帧显示扫描之间插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元可以在输出阶段之后，有效降低驱动输出端的噪音，因此可以避免对触控信号的干扰；对于在一帧扫描过程中插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元，还可以通过电源信号在扫描过程中对驱动信号输出端进行降噪，因此也可以避免该驱动信号与触控信号之间的相互干扰，有效改善了触控显示面板的触控性能和显示性能。

图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图。该移位寄存器单元的结构可以如图1所示，该移位寄存器单元包括：输入模块10、复位模块20、输出模块30、下拉控制模块40、下拉模块50和补偿模块60。参考图4，该驱动方法可以包括：

步骤101、充电阶段：第一电源信号端VDD输出第一电源信号，输入信号端IN输出输入信号，该输入模块10在该输入信号的控制下，向上拉节点PU输出该第一电源信号。

步骤102、输出阶段：该第一时钟信号端CLK输出第一时钟信号，该上拉节点PU保持该第一电源信号的电位，该输出模块30在该上拉节点PU的控制下，向驱动信号输出端OUT输出该第一时钟信号。

步骤103、复位阶段：复位信号端RST输出复位信号，第二电源信号端VSS输出第二电源信号，该复位模块20在该复位信号的控制下，向该上拉节点PU输出该第二电源信号。

步骤104、降噪阶段：第三电源信号端VGL输出第三电源信号，该第一时钟信号端CLK输出第一时钟信号，该第二时钟信号端CLKB输出第二时钟信号，该上拉节点PU保持该第二电源信号的电位，该下拉控制模块40在该第一时钟信号和该第二时钟信号的控制下，使该下拉节点PD保持第一电位，该下拉模块50在该下拉节点PD的控制下，分别向该上拉节点PU和该驱动信号输出端OUT输出该第三电源信号。

综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，在输出阶段之后，下拉控制模块可以在两个时钟信号的控制下，使得下拉节点的电位持续保持第一电位，从而使得下拉模块可以持续对上拉节点和驱动信号输出端进行降噪，有效保证了移位寄存器单元的降噪性能；并且，该下拉模块还可以在电源信号的控制下，在一帧图像的扫描过程中对驱动信号输出端进行降噪。对于在两帧显示扫描之间插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元可以在输出阶段之后，有效降低驱动输出端的噪音，因此可以避免对触控信号的干扰；对于在一帧扫描过程中插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元，还可以通过电源信号在扫描过程中对驱动信号输出端进行降噪，因此也可以避免该驱动信号与触控信号之间的相互干扰，有效改善了触控显示面板的触控性能和显示性能。

需要说明的是，随着显示技术的快速发展，触控显示面板(Touch Panel)越来越普及。目前常用的触控显示面板一般为完全内嵌式(Full in cell)面板，该Full in cell面板将触控传感器制作在阵列基板侧，实现触控和显示的功能。由于移位寄存器对显示面板的扫描频率一般为60赫兹(Hz)，而触控信号的频率一般为高频。因此触控显示面板在显示图像的过程中，当接收到触控信号时，该触控信号和显示信号可能互相干扰。为了避免显示信号与触控信号之间的干扰，一方面，对于工作频率为高频的触控显示面板，可以在触控信号传输时，控制移位寄存器对输出的驱动信号进行存储，触控信号传输完成后，移位寄存器再继续进行扫描，从而避免了触控信号与显示信号相互干扰，也即是，一帧图像的扫描过程中插入该触控信号。另一方面，对于工作频率为60Hz的触控显示面板，可以在移位寄存器完成对上一帧图像的扫描，在对下一帧图像开始扫描之前插入该触控信号。也即是，在两帧显示信号之间插入触控信号，由此也可以避免两种信号的互相干扰。

因此在本发明实施例中，对于工作频率为高频的触控显示面板，参考图2和图3，该移位寄存器单元还可以包括补偿模块60，在驱动的过程中，当接收到触控信号时，在输出阶段之前，还可以执行如下操作：

第一消隐阶段：该开关电源端SW输出的开关电源信号为第一电位，该下拉模块50在该开关电源信号的控制下，向该驱动信号输出端OUT输出该第三电源信号，该第三电源信号为第二电位，该上拉节点PU保持第一电位，该补偿模块60向该上拉节点PU输出该开关电源信号。由于该开关电源信号为第一电位，可以实现对该上拉节点PU电位的补偿。由此可以避免信号存储阶段中上拉节点PU出现漏电异常，同时降低了开关电源信号对其他非工作行中上拉节点PU的耦合，有效提高了产品良率。

对于工作频率为60Hz的触控显示面板或者普通显示面板，在该降噪阶段之后，该方法还可以包括：

第二消隐阶段：该开关电源端SW输出的开关电源信号为第一电位，该下拉模块50在该开关电源信号的控制下，向该驱动信号输出端OUT输出该第三电源信号，该第三电源信号为第二电位。由于驱动信号输出端OUT输出的信号为低电位，因此也可以避免对触控信号或者其他工作行的输出信号造成干扰。

图5是本发明实施例提供的一种移位寄存器单元的驱动过程的时序图，以图3所示的移位寄存器单元为例，详细介绍本发明实施例提供的移位寄存器单元的驱动原理。在本实施例中，以该移位寄存器单元中的各晶体管为N型晶体管，且第一电位为相对于该第二电位为高电位为例进行说明。

参考图5，在充电阶段T1中，输入信号端IN输出的输入信号为上一级移位寄存器单元的输出信号：OUT(N-1)，参考图5可知，充电阶段T1中该上一级移位寄存器单元的输出信号OUT(N-1)为高电平，因此此时该第九晶体管M9开启，该第一电源信号端VDD向该上拉节点PU输出该第一电源信号，该第一电源信号为高电平，可以实现对该上拉节点PU的充电。

由于该上拉节点PU点为高电平，使得第一晶体管M1和第十一晶体管M11导通。此时，第一时钟信号端CLK向驱动信号输出端OUT输出处于低电平的第一时钟信号；第三电源信号端VHL向下拉节点PD输出第三电源信号，由于该第三电源信号为低电平，使得第六晶体管M6和第七晶体管M7关断，由于此时电源信号端SW输出的电源信号也为低电平，因此第八晶体管M8也处于关断状态，从而可以避免第三电源信号对上拉节点PU和驱动信号输出端OUT的电位产生影响，保证了信号的稳定性输出。

在输出阶段T2中，该上拉节点PU保持高电平，该第一晶体管M1、第四晶体管M4和第十一晶体管M11开启，从图5中可以看出，由于此时第一时钟信号端CLK输出的第一时钟信号为高电平，在第二电容C2的作用下，上拉节点PU由于自举效应(英文：bootstrapping)放大该上拉节点PU的电压，第十一晶体管M11完全导通，使得该第一时钟信号端CLK向该驱动信号输出端OUT输出该第一时钟信号，以驱动显示面板；该第三电源信号端VGL向该下拉节点PD输出该第三电源信号，该开关电源信号端SW向该第五晶体管M5的栅极输出该开关电源信号，该第三电源信号和开关电源信号均为低电平，该第三晶体管M3、第五晶体管M5至第八晶体管M8均关断，从而保证了信号的稳定性输出。在实际应用中，可以通过调整第一晶体管M1的宽长比和第六晶体管M6的宽长比，使得当上拉节点PU的电位为高电平时，第三电源信号端VGL通过该第一晶体管M1能够将下拉节点PD的电位有效拉低，保证第六晶体管M6完全关断。

该复位阶段T3中，该复位信号端RST输出的复位信号为下一级移位寄存器单元的输出信号：OUT(N+1)，从图5中可以看出，复位阶段T3中该下一级移位寄存器单元的输出信号OUT(N+1)为高电平，因此此时该第十晶体管M10开启，该第二电源信号端VSS向该上拉节点PU输出该第二电源信号，该第二电源信号为低电平，从而实现对该上拉节点PU的复位，此时第一晶体管M1、第四晶体管M4和第十一晶体管M11关断，驱动信号输出端OUT无驱动信号输出。

在降噪阶段T4中，开关电源端SW输出的开关电源信号为低电平，第一时钟信号和第二时钟信号交替为高电平。当该第一时钟信号端CLK输出的第一时钟信号为高电平时，该第一电容器C1将该下拉节点PD的电位上拉为高电平，该第六晶体管M6、该第七晶体管M7和该第三晶体管M3开启，该第三电源信号端VGL分别向该上拉节点PU、该驱动信号输出端OUT和第五晶体管M5的栅极输出该第三电源信号，该第三电源信号为低电平，实现对该上拉节点PU和驱动信号输出端OUT的降噪。当第二时钟信号端CLKB输出的第二时钟信号为高电平时，第二晶体管M2开启，第二时钟信号端CLKB向下拉节点PD输出该第二时钟信号，使得下拉节点PD保持高电平，下拉模块50继续对上拉节点PU和驱动信号输出端OUT进行降噪。

在下一帧扫描开始之前，该移位寄存器单元可以一直重复降噪阶段T4，参考图5可以看出，下拉节点PD的电位一直为高电平，因此下拉模块50可以不断对上拉节点和驱动信号输出端进行降噪。上述降噪阶段可使得移位寄存器单元在非工作状态(即非输出阶段)下，由第一时钟信号端CLK产生的耦合噪声电压得以消除，从而实现移位寄存器单元的低压输出。

需要说明的是，在图5中，OUT(N)为上述各实施例中的移位寄存器单元的驱动信号输出端所输出的信号，OUT(N-1)为该移位寄存器单元的上一级移位寄存器单元的驱动信号输出端所输出的信号，OUT(N+1)为该移位寄存器单元的下一级移位寄存器单元的驱动信号输出端所输出的信号。

图6是本发明实施提供的另一种驱动方法的时序图，对于在扫描一帧图像的过程中插入触控信号的驱动方式，参考图6，当接收到触控信号时，在该输出阶段T2之前，还可以包括：

第一消隐阶段：该开关电源端SW输出的开关电源信号为高电平，第一时钟信号端CLK和第二时钟信号端CLKB输出的时钟信号均为低电平。第八晶体管M8开启，第三电源信号端VGL向驱动信号输出端OUT输出第三电源信号，将该驱动信号输出端OUT的电位拉低，避免该移位寄存器单元输出的驱动信号对触控信号造成干扰，提高了显示装置的触控效果。由于此时该上拉节点PU还保持高电平，第四晶体管M4开启，开关电源端SW向第五晶体管M5的栅极输出开关电源信号，使得第五晶体管M5开启，该开关电源端SW向该上拉节点PU输出该开关电源信号，由于该开关电源信号为高电平，从而可以对第二电容器C2进行充电，使得该上拉节点PU稳定保持高电平。

图7是相关技术中移位寄存器单元的驱动时序图，参考图7可以看出，相关技术中的移位寄存器单元在第一消隐阶段中，第六晶体管M6或者第七晶体管M7可能漏电，拉低该上拉节点PU的电位，使得在该第一消隐阶段结束之后，移位寄存器单元中上拉节点PU的电位过低，可能导致驱动信号输出端OUT出现无输出或者输出电压过低的现象。而在本发明实施例提供的移位寄存器单元中，参考图6，由于补偿模块60可以在第一消隐阶段中对上拉节点PU的电位进行补偿，因此可以保证触控阶段结束后，该移位寄存器可以继续正常执行输出阶段T2。同时，由于该输出阶段T2中，其他行的移位寄存器单元中的上拉节点PU点处于低电平，所以不会对其他行移位寄存器单元后续的驱动过程造成影响。当触控阶段结束后，开关电源端SW输出的开关电源信号为低电平，该移位寄存器单元可以继续执行输出阶段T2。

此外，由于在该第一消隐阶段中，其他非工作行的移位寄存器单元中的下拉节点PD为高电平，下拉模块对上拉节点PU和驱动信号输出端OUT进行降噪处理，故此时其他非工作行的移位寄存器单元中的第三晶体管M3处于开启状态，从而使得第五晶体管M5的栅极与第三电源信号端VGL连接，该第三电源信号端VGL输出的第三电源信号的电位为低电平，因此可以避免开关电源端SW输出的开关电源信号对其他非工作行移位寄存器单元中的上拉节点PU的耦合作用，保证了显示装置的显示效果。

对于工作频率为60Hz的触控显示面板或者普通显示面板，若该触控显示面板在显示扫描两帧图像之间的间隔插入触控信号，则在该降噪阶段之后，该方法还可以包括：

第二消隐阶段：该开关电源端SW输出的开关电源信号为高电平，该第八晶体管M8开启，该第三电源信号端VGL向该驱动信号输出端OUT输出该第三电源信号，该第三电源信号为低电平，该低电平相对于该高电平为低电位。

在本发明实施例中，该第二消隐阶段可以为显示装置的垂直消隐(英文：V-Blank)阶段，也即是移位寄存器上一帧扫描结束到下一帧扫描开始之间的间隔，对于60Hz的Fullin cell面板，可以在该垂直消隐阶段中插入触控信号。在本发明实施例中，由于在该第二消隐阶段中，第三电源信号端VGL可以向驱动信号输出端OUT输出第三电源信号，该第三电源信号为低电平，从而实现对该驱动信号输出端OUT的降噪。因此在该两帧之间对该驱动信号输出端OUT进行降噪，可以避免驱动信号对触控信号造成干扰，保证了显示装置的显示效果和触控效果。

需要说明的是，以上所述的移位寄存器单元和驱动方法均是以正向扫描为例进行的说明，本发明实施例提供的移位寄存器单元及其驱动方法，还可以实现对显示面板的反向扫描，也即是本发明实施例提供的移位寄存器单元，能够对显示面板进行双向扫描。图8是本发明实施例提供的一种用于实现反向扫描的移位寄存器单元的结构示意图，对比图3和图8可知，在进行反向扫描时，移位寄存器单元的结构不发生改变，只是第一电源信号端VDD和第二电源信号端VSS的连接关系对调，输入信号端IN和复位信号端RST的连接关系对调，使得第九晶体管由充电晶体管变为复位晶体管，第十晶体管M10由复位晶体管变为充电晶体管。当然，也可以不改变该各个信号端与各晶体管之间的连接关系，而仅调整该第一电源信号端VDD和第二电源信号端VSS输出的电源信号的电位，使得该第一电源信号端VDD输出第二电位的电源信号，而使得第二电源信号端VSS输出第一电位的电源信号。进一步，该图8所示的移位寄存器单元的反向扫描的原理与正向扫描相同，其具体实现过程可以参考上述正向扫描的实现过程，本发明实施例对此不再赘述。

综上所述，本发明实施例提供了一种移位寄存器单元的驱动方法，在输出阶段之后，下拉控制模块可以在两个时钟信号的控制下，使得下拉节点的电位持续保持第一电位，从而使得下拉模块可以持续对上拉节点和驱动信号输出端进行降噪，有效保证了移位寄存器单元的降噪性能；并且，该下拉模块还可以在电源信号的控制下，在一帧图像的扫描过程中对驱动信号输出端进行降噪。对于在两帧显示扫描之间插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元可以在输出阶段之后，有效降低驱动输出端的噪音，因此可以避免对触控信号的干扰；对于在一帧扫描过程中插入触控信号的驱动方式，由于本发明实施例提供的移位寄存器单元，还可以通过电源信号在扫描过程中对驱动信号输出端进行降噪，因此也可以避免该驱动信号与触控信号之间的相互干扰，有效改善了触控显示面板的触控性能和显示性能。

需要说明的是，在上述各实施例中，均是以第一至第十一晶体管为N型晶体管，且第一电位相对于第二电位为高电位为例进行的说明。当然，该第一至第十一晶体管还可以采用P型晶体管，当该第一至第十一晶体管采用P型晶体管时，该第一电位相对于该第二电位可以为低电位，且各个信号端输出的信号的电位变化可以与图5和图6所示的电位变化相反。

图9是本发明实施例提供一种栅极驱动电路的结构示意图，如图9所示，该栅极驱动电路可以包括至少两个级联的移位寄存器单元，其中每个移位寄存器单元可以为如图1、图2、图3或图8所示的移位寄存器单元。

从图9中可以看出，每一级移位寄存器单元的输入信号端IN与上一级移位寄存器单元的驱动信号输出端OUT相连；每一级移位寄存器单元的复位信号端RST与下一级移位寄存器单元的驱动信号输出端OUT相连。从图9中还可以看出，第一极移位寄存器单元的输入信号端IN可以与帧开启信号端STV端相连。

另外，本发明实施例还提供一种显示装置，该显示装置可以包括如图9所示的栅极驱动电路。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、输出模块、下拉控制模块和下拉模块；

所述输入模块分别与输入信号端、第一电源信号端和上拉节点连接，用于在来自所述输入信号端的输入信号和来自所述第一电源信号端的第一电源信号的控制下，对所述上拉节点进行充电；

所述复位模块分别与复位信号端、第二电源信号端和所述上拉节点连接，用于在来自所述复位信号端的复位信号和来自所述第二电源信号端的第二电源信号的控制下，对所述上拉节点进行复位；

所述输出模块分别与第一时钟信号端、所述上拉节点和驱动信号输出端连接，用于在所述上拉节点的控制下，向所述驱动信号输出端输出来自所述第一时钟信号端的第一时钟信号；

所述下拉控制模块分别与所述上拉节点、下拉节点、第三电源信号端、第二时钟信号端和所述第一时钟信号端连接，用于在所述上拉节点，来自所述第三电源信号端的第三电源信号，来自所述第二时钟信号端的第二时钟信号以及所述第一时钟信号的控制下，控制所述下拉节点的电位；

所述下拉模块分别与所述下拉节点、所述上拉节点、所述第三电源信号端、开关电源端和所述驱动信号输出端连接，用于在所述下拉节点、所述第三电源信号和来自所述开关电源端的开关电源信号的控制下，分别对所述上拉节点和所述驱动信号输出端进行降噪。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元，还包括：补偿模块；

所述补偿模块分别与所述上拉节点、所述下拉节点、所述第三电源信号端和所述开关电源端连接，用于在所述下拉节点、所述第三电源信号和所述开关电源信号的控制下，对所述上拉节点的电位进行补偿。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块，包括：第一晶体管、第二晶体管和第一电容器；

所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述第三电源信号端连接，所述第一晶体管的第二极与所述下拉节点连接；

所述第二晶体管的栅极和第一极与所述第二时钟信号端连接，所述第二晶体管的第二极与所述下拉节点连接；

所述第一电容器的一端与所述第一时钟信号端连接，所述第一电容器的另一端与所述下拉节点连接。

4.根据权利要求2所述的移位寄存器单元，其特征在于，所述补偿模块，包括：第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的栅极与所述下拉节点连接，所述第三晶体管的第一极与所述第三电源信号端连接，所述第三晶体管的第二极与所述第五晶体管的栅极连接；

所述第四晶体管的栅极与所述上拉节点连接，所述第四晶体管的第一极与所述开关电源端连接，所述第四晶体管的第二极与所述第五晶体管的栅极连接；

所述第五晶体管的栅极分别与所述第三晶体管的第二极和所述第四晶体管的第二极连接，所述第五晶体管的第一极与所述开关电源端连接，所述第五晶体管的第二极与所述上拉节点连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块，包括：第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的栅极与所述下拉节点连接，所述第六晶体管的第一极与所述第三电源信号端连接，所述第六晶体管的第二极与所述上拉节点连接；

所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与所述第三电源信号端连接，所述第七晶体管的第二极与所述驱动信号输出端连接；

所述第八晶体管的栅极与所述开关电源端连接，所述第八晶体管的第一极与所述第三电源信号端连接，所述第八晶体管的第二极与所述驱动信号输出端连接。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块，包括：第九晶体管；所述复位模块，包括：第十晶体管；

所述第九晶体管的栅极与所述输入信号端连接，所述第九晶体管的第一极与所述第一电源信号端连接，所述第九晶体管的第二极与所述上拉节点连接；

所述第十晶体管的栅极与所述复位信号端连接，所述第十晶体管的第一极与所述第二电源信号端连接，所述第十晶体管的第二极与所述上拉节点连接。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块，包括：第十一晶体管和第二电容器；

所述第十一晶体管的栅极与所述上拉节点连接，所述第十一晶体管的第一极与所述第一时钟信号端连接，所述第十一晶体管的第二极与所述驱动信号输出端连接；

所述第二电容器的一端与所述上拉节点连接，所述第二电容器的另一端与所述驱动信号输出端连接。

8.根据权利要求3至7任一所述的移位寄存器单元，其特征在于，

所述晶体管均为N型晶体管。

9.一种移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、输出模块、下拉控制模块和下拉模块，所述驱动方法包括：

充电阶段：第一电源信号端输出第一电源信号，输入信号端输出输入信号，所述输入模块在所述输入信号的控制下，向上拉节点输出所述第一电源信号；

输出阶段：第一时钟信号端输出第一时钟信号，所述上拉节点保持所述第一电源信号的电位，所述输出模块在所述上拉节点的控制下，向驱动信号输出端输出所述第一时钟信号；

复位阶段：复位信号端输出复位信号，第二电源信号端输出第二电源信号，所述复位模块在所述复位信号的控制下，向所述上拉节点输出所述第二电源信号；

降噪阶段：第三电源信号端输出第三电源信号，所述第一时钟信号端输出第一时钟信号，第二时钟信号端输出第二时钟信号，所述上拉节点保持所述第二电源信号的电位，所述下拉控制模块在所述第一时钟信号和所述第二时钟信号的控制下，使下拉节点保持第一电位，所述下拉模块在所述下拉节点的控制下，分别向所述上拉节点和所述驱动信号输出端输出所述第三电源信号。

10.根据权利要求9所述的方法，其特征在于，所述移位寄存器单元还包括：补偿模块，当接收到触控信号时，在所述输出阶段之前，所述方法还包括：

第一消隐阶段：开关电源端输出的开关电源信号为第一电位，所述下拉模块在所述开关电源信号的控制下，向所述驱动信号输出端输出所述第三电源信号，所述第三电源信号为第二电位，所述上拉节点保持第一电位，所述开关电源端通过所述补偿模块向所述上拉节点输出所述开关电源信号。

11.根据权利要求9所述的方法，其特征在于，在所述降噪阶段之后，所述方法还包括：

第二消隐阶段：开关电源端输出的开关电源信号为第一电位，所述下拉模块在所述开关电源信号的控制下，将所述第三电源信号端输出的第三电源信号输出至所述驱动信号输出端，所述第三电源信号为第二电位。

12.根据权利要求10或11所述的方法，其特征在于，

所述第一电位相对于所述第二电位为高电位。

13.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括至少两个级联的如权利要求1至8任一所述的移位寄存器单元。

14.一种显示装置，其特征在于，所述显示装置包括权利要求13所述的栅极驱动电路。