[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107026073A - 处理基板的方法 - Google Patents

处理基板的方法 Download PDF

Info

Publication number
CN107026073A
CN107026073A CN201710057486.6A CN201710057486A CN107026073A CN 107026073 A CN107026073 A CN 107026073A CN 201710057486 A CN201710057486 A CN 201710057486A CN 107026073 A CN107026073 A CN 107026073A
Authority
CN
China
Prior art keywords
substrate
bore region
laser beam
region
bore
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710057486.6A
Other languages
English (en)
Other versions
CN107026073B (zh
Inventor
森数洋司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN107026073A publication Critical patent/CN107026073A/zh
Application granted granted Critical
Publication of CN107026073B publication Critical patent/CN107026073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Arc Welding In General (AREA)
  • Dicing (AREA)

Abstract

处理基板的方法。本发明涉及一种处理基板(2)的方法，该基板具有第一表面(2a)和与第一表面(2a)相反的第二表面(2b)，第一表面具有器件区域(20)，其中，器件区域(20)中形成有多个器件(21)。该方法包括以下步骤：在沿着第二表面(2b)的多个位置中从第二表面(2b)侧向基板(2)施加脉冲激光束(LB)，以便在基板(2)中形成多个孔区域(23)，每个孔区域(23)从第二表面(2b)朝向第一表面(2a)延伸。每个孔区域(23)由改性区域(232)和改性区域(232)中向第二表面(2b)开放的空间(231)组成。该方法还包括以下步骤：研磨基板(2)的其中已经形成多个孔区域(23)的第二表面(2b)，以调节基板厚度。

Description

处理基板的方法
技术领域
本发明涉及一种处理基板的方法，该基板具有第一表面和与第一表面相反的第二表面，第一表面具有器件区域，其中，器件区域中形成有多个器件。
背景技术
在光学器件制造处理中，例如由n型氮化物半导体层和p型氮化物半导体层组成的光学器件层形成在单晶基板(诸如蓝宝石基板、碳化硅(SiC)基板或氮化镓(GaN)基板)的前侧上，或者形成在玻璃基板的前侧上。光学器件层形成在单晶基板或玻璃基板的前侧上的器件区域中。
光学器件层由交叉分隔线(还被称为“街道”)来分隔，以限定分别形成诸如发光二极管(LED)和激光二极管的光学器件的单独区域。通过在单晶基板或玻璃基板的前侧上提供光学器件层，形成光学器件晶圆。光学器件晶圆沿着分隔线被分离(例如被切割)，以划分形成光学器件的单独区域，从而获得作为芯片或管芯的各个光学器件。
还采用大致与上面详细说明的相同方法来从基板(诸如单晶基板、玻璃基板、复合基板或多晶基板)获得例如各个半导体器件、电源器件、医疗器件、电气部件或MEMS器件，基板具有形成这些器件的器件区域。
上面提及的制造处理通常包括用于调节基板厚度的研磨步骤。研磨步骤从基板的与上面形成器件区域的基板前侧相反的后侧开始执行。
特别地，为了实现电子设备的尺寸减小，必须减小器件(诸如光学器件、半导体器件、电源器件、医疗器件、电气部件或MEMS器件)的尺寸。因此，在上述研磨步骤中将上面形成有器件的基板研磨到μm范围(例如在从30μm到200μm的范围内)的厚度。
然而，在已知器件制造处理中，诸如例如通过燃烧基板表面或不稳定且缓慢的研磨处理(尤其是在基板由难以研磨的材料制成时，材料诸如玻璃、硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、砷化铟(InAs)、磷化铟(InP)、碳化硅(SiC)、氮化硅(SiN)、钽酸锂(LT)、铌酸锂(LN)、蓝宝石(Al2O3)、氮化铝(AlN)、氧化硅(SiO2)等)，在研磨处理中产生诸如对基板的损坏的问题。
进一步地，当研磨由这种难以处理的材料制成的基板时，发生所使用的研磨装置的显著磨损，这导致研磨装置(特别是其中包括的磨轮)减少的使用寿命，由此导致增加的处理成本。
因此，仍然需要允许以高效、可靠且成本有效的方式处理基板的处理基板的方法。
发明内容
因此，本发明的目的是提供一种允许以高效、可靠且成本有效的方式处理基板的处理基板的方法。该目标由具有权利要求1的技术特征的基板处理方法来实现。本发明的优选实施方式遵循从属权利要求。
本发明提供了一种处理基板的方法，该基板具有第一表面和与第一表面相反的第二表面，第一表面具有器件区域，其中，器件区域中形成有多个器件。该方法包括以下步骤：在沿着第二表面的多个位置中从第二表面侧向基板施加脉冲激光束，以便在基板中形成多个孔区域，每个孔区域从第二表面朝向第一表面延伸。每个孔区域由改性区域和改性区域中向第二表面开放的空间组成。该方法还包括以下步骤：研磨基板的已经形成多个孔区域的第二表面，以调节基板厚度。
脉冲激光束在沿着第二表面的多个位置中(即，在第二表面上的多个位置中)被施加至基板。
在本发明的方法中，脉冲激光束在沿着第二表面的多个位置中被施加至基板。因此，孔区域形成在沿着第二表面的多个位置中。
根据本发明的处理方法，脉冲激光束在沿着第二表面的多个位置中从第二表面侧被施加至基板，以便在基板中形成多个孔区域。通过形成这些孔区域，降低基板在形成孔区域的区域中的强度。
因此，极大地便于研磨基板的已经形成多个孔区域的第二表面。由于形成孔区域引起的基板强度的降低，显著提高了研磨处理的稳定性和可靠性，这允许准确地控制所得到的基板厚度。进一步地，研磨处理可以更高效地(特别是以更高研磨速度)被执行。
因为通过形成孔区域降低基板的强度，所以即使在研磨由难以处理的材料制成的基板(诸如上面列出的那些基板)时，也可以显著减少用于研磨基板的研磨装置的磨损。因此，显著延长研磨装置(特别是研磨装置内包括的磨轮)的使用寿命，这导致处理成本降低。
而且，沿着第二表面的多个孔区域的形成有助于实现研磨装置(诸如磨轮)的所谓自磨锐。由此，在执行研磨基板的第二表面的步骤时，同时调节研磨装置。这样，可以可靠地避免研磨装置的堵塞(clogging)。因此，研磨可以以更高处理负载来执行，这进一步增加了处理速率。
进一步地，孔区域的形成使得第二表面粗糙。由于表面粗糙度的该增加，可以在研磨步骤期间刨光(dress)用于研磨第二表面的研磨装置，诸如磨轮。这样，减少研磨负载，并且可靠地防止基板表面燃烧。
因此，本发明的处理方法允许以有效、可靠且成本有效的方式处理基板。
脉冲激光束可以具有允许激光束传输通过基板的波长。
脉冲激光束可以以相邻位置不彼此交叠的这种方式在沿着第二表面的多个位置中被施加至基板。
脉冲激光束可以以相邻位置之间的距离(即，相邻位置的中心之间的距离)在3μm至50μm范围(优选地为5μm至40μm，并且更优选地为8μm至30μm)内的这种方式在沿着第二表面的多个位置中被施加至基板。多个孔区域可以形成在基板中，使得相邻孔区域的中心之间的距离在3μm至50μm范围(优选地为5μm至40μm，并且更优选地为8μm至30μm)内。特别优选地，相邻孔区域的中心之间的距离在8μm至10μm的范围内。
孔区域可以彼此等距隔开。另选地，相邻或邻近孔区域中的一些或所有到彼此可以具有不同距离。
孔区域可以以在每mm2 400至100000个孔区域(优选地为每mm2 600至50000个孔区域，并且更优选地为每mm2 1000至20000个孔区域)的范围内的面密度在第二表面上形成。
孔区域的直径可以沿着从基板的第二表面朝向基板的第一表面的方向大致恒定。
孔区域可以具有在1μm至30μm(优选地为2μm至20μm，并且更优选地为3μm至10μm)范围内的直径。
特别优选地，孔区域可以具有在2μm至3μm范围内的直径。
多个孔区域优选地形成在基板中，使得相邻或邻近孔区域的改性区域不彼此交叠。这样，可以特别可靠地确保基板维持用于特别是在研磨基板的第二表面的步骤中允许基板的高效进一步处理的足够程度的强度或鲁棒性。
优选地，相邻或邻近孔区域的外缘之间的距离为至少1μm。
多个孔区域可以形成在基板中，使得相邻或邻近孔区域的改性区域至少部分彼此交叠。在一些实施方式中，相邻或邻近孔区域的改性区域仅沿着孔区域的沿着基板的厚度的延伸的一部分彼此交叠。例如，相邻或邻近孔区域的改性区域可以仅沿着孔区域的沿着基板的厚度更靠近基板的第二表面的延伸的一部分彼此交叠。相邻或邻近孔区域的改性区域可以被构造为沿着孔区域的沿着基板的厚度更靠近基板的第一表面的延伸的一部分彼此不交叠。
多个孔区域可以形成在基板中，使得相邻或邻近孔区域的空间至少部分彼此交叠。在一些实施方式中，相邻或邻近孔区域的空间仅沿着孔区域的沿着基板的厚度的延伸的一部分彼此交叠。例如，相邻或邻近孔区域的空间可以仅沿着孔区域的沿着基板的厚度更靠近基板的第二表面的延伸的一部分彼此交叠。相邻或邻近孔区域的空间可以被构造为沿着孔区域的沿着基板的厚度更靠近基板的第一表面的延伸的一部分彼此不交叠。
孔区域中的一些或全部可以具有大致圆柱形状或锥形状。
孔区域中的一些或全部可以大致具有圆柱的形状，纵向圆柱轴沿着从基板的第二表面朝向第一表面的方向来布置。在这种情况下，孔区域的直径沿着从基板的第二表面朝向基板的第一表面的方向可以是大致恒定的。
孔区域中的一些或全部可以具有锥形状，其中，孔区域沿着它们沿着基板的厚度的延伸逐渐变细。孔区域可以沿从基板的第二表面朝向基板的第一表面的方向逐渐变细。在这种情况下，孔区域的直径在从基板的第二表面朝向第一表面的方向上减小。
在脉冲激光束的焦点位于第二表面上或在从第二表面朝向第一表面的方向上离第二表面一距离的条件下，脉冲激光束可以被施加至基板。
基板可以由对脉冲激光束透明的材料制成。在这种情况下，多个孔区域通过施加具有允许激光束传输通过基板的波长的脉冲激光束形成在基板中。
在脉冲激光束的焦点位于第二表面上或在与从第二表面朝向第一表面的方向相反的方向上离第二表面一距离的条件下，脉冲激光束可以被施加至基板。在这种情况下，在脉冲激光束的焦点位于第二表面上或在从第二表面远离第一表面的方向上离第二表面一距离的条件下，脉冲激光束被施加至基板。
可以通过施加具有由基板材料吸收的这种波长的脉冲激光束来在基板中形成多个孔区域。在这种情况下，孔区域通过激光烧蚀来形成。该方法对于处理碳化硅(Sic)基板(诸如SiC晶圆)是特别高效的。
孔区域的纵横比被定义为由孔区域的直径除以孔区域沿着基板厚度的延伸(即，孔区域在基板厚度方向上延伸的长度)。孔区域可以具有1：5或更小(优选地为1：10或更小，并且更优选地为1:20或更小)的纵横比。大致1：5的纵横比允许使用特别简单的处理设置。对于大致1:20或更小的纵横比，孔区域可以以特别高效的方式来形成。
孔区域可以具有17.5μm或更大(优选地为35μm或更大，并且更优选地为70μm或更大)的直径。这样，孔区域沿着350μm或更多基板厚度的延伸可以凭借上面识别的孔区域的纵横比来高效且可靠地实现。
基板可以为单晶基板或玻璃基板或复合基板(诸如复合半导体基板，例如GaAs基板)或多晶基板(诸如陶瓷基板)。在特别优选的实施方式中，基板是单晶基板或玻璃基板。
改性区域是基板的已经通过施加脉冲激光束被改性(modify)的区域。例如，改性区域可以是基板材料的结构已经通过施加脉冲激光束被改性的基板的区域。
改性区域可以是非晶区域或形成裂缝的区域。在特别优选的实施方式中，改性区域是非晶区域。
如果改性区域是形成裂缝的区域(即，已经形成裂缝)，则裂缝可以是微裂缝。裂缝可以具有μm范围内的维数，例如长度和/或宽度。例如，裂缝可以具有5μm至100μm范围内的宽度和/或100μm至1000μm范围内的长度。
在本发明的方法的一些实施方式中，基板是单晶基板，并且该方法包括以下步骤：在沿着第二表面的多个位置中从第二表面侧向单晶基板施加脉冲激光束，以便在单晶基板中形成多个孔区域，每个孔区域从第二表面朝向第一表面延伸，其中，每个孔区域由非晶区域和非晶区域中向第二表面开放的空间组成；以及研磨单晶基板的已经形成多个孔区域的第二表面，以调节基板厚度。非晶区域使基板在已经形成多个孔区域的区域中更脆弱，由此便于研磨处理。在脉冲激光束的焦点位于第二表面上或在从第二表面朝向第一表面的方向上离第二表面一距离的条件下，脉冲激光束可以被施加至单晶基板。
在本发明的方法的一些实施方式中，基板是复合基板或多晶基板，并且该方法包括以下步骤：在沿着第二表面的多个位置中从第二表面侧向基板施加脉冲激光束，以便在基板中形成多个孔区域，每个孔区域从第二表面朝向第一表面延伸，其中，每个孔区域由非晶区域和非晶区域中向第二表面开放的空间组成；以及研磨基板的已经形成多个孔区域的第二表面，以调节基板厚度。非晶区域使基板在已经形成多个孔区域的区域中更脆弱，由此便于研磨处理。
在本发明的方法的一些实施方式中，基板是玻璃基板，并且该方法包括以下步骤：在沿着第二表面的多个位置中从第二表面侧向玻璃基板施加脉冲激光束，以便在玻璃基板中形成多个孔区域，每个孔区域从第二表面朝向第一表面延伸，其中，每个孔区域由形成裂缝的区域和该区域中向第二表面开放的空间组成；以及研磨玻璃基板的已经形成多个孔区域的第二表面，以调节基板厚度。裂缝使基板在已经形成多个孔区域的区域中更脆弱，由此便于研磨处理。裂缝可以是微裂缝。
孔区域中的一些或全部可以被形成为仅沿着基板在从第二表面朝向第一表面的方向上的厚度的一部分延伸。在这种情况下，孔区域的改性区域中的空间向基板的第二表面开放但不向第一表面开放。孔区域中的一些或全部可以被形成为沿着基板的厚度的30％或更多(优选地为40％或更多，更优选地为50％或更多，甚至更优选地为60％或更多，并且仍然甚至更优选地为70％或更多)延伸。
特别优选地，孔区域沿着基板厚度的延伸被选择为使得该延伸与在研磨步骤中或在研磨步骤和随后应力释放步骤(诸如抛光和/或蚀刻步骤)的序列中基板材料要被去除的深度相同。
通过这样选择孔区域的延伸，可以确保基板的在研磨步骤中要研磨或在研磨步骤和随后应力释放步骤的序列中要去除的整个部分的强度通过形成孔区域来降低。由此，研磨处理或研磨处理和随后应力释放处理的序列可以以特别高程度的效率和可靠性来进行。
进一步地，基板的形成孔区域的部分在研磨步骤或研磨步骤和随后应力释放步骤的序列中被完全去除，使得在研磨之后或在研磨和应力释放之后，没有孔区域留在基板中。
通过将孔区域形成为仅沿着基板厚度的一部分延伸，可以可靠地避免由脉冲激光束对在器件区域中形成的器件的任何损坏。
例如，通过将脉冲激光束的焦点定位成在从第二表面朝向第一表面的方向上离第二表面适当距离处或在与从第二表面朝向第一表面的方向相反的方向上离第二表面适当距离处，可以准确地控制孔区域沿着基板厚度的延伸量。
第二表面可以沿着孔区域的在从第二表面朝向第一表面的方向上的整个延伸范围(entire extension)被研磨。在这种情况下，在研磨步骤中要研磨的基板的整个部分的强度通过形成孔区域被降低。因此，研磨处理可以以特别高程度的效率和可靠性来进行。
进一步地，基板的形成孔区域的部分在研磨步骤中被完全去除，使得在研磨之后没有孔区域留在基板中。
孔区域可以形成在整个第二表面上。这样，可以以特别可靠且高效的方式降低基板的强度，由此进一步便于研磨处理。
另选地，孔区域可以仅形成在第二表面的一部分上。
特别地，多个分隔线可以存在于第一表面上，分隔线分隔多个器件，并且孔区域可以仅形成在与分隔线大致相反的第二表面的区域中。这里，术语“大致”定义第二表面的与分隔线相反且形成孔区域的区域可以具有与分隔线相同的宽度或与分隔线的宽度偏离多达±100μm的宽度。
形成在基板的第一表面上的分隔线在大致垂直于其延伸方向的方向上可以具有在30μm至200μm(优选地为30μm至150μm，并且更优选地为30μm至120μm)范围内的宽度。
通过仅在第二表面的与分隔线大致相反的区域中形成孔区域，可以可靠地确保器件区域中所形成的器件不被施加于基板的脉冲激光束损坏。
特别地，孔区域中的一些或全部可以在没有脉冲激光束对器件的损坏的任何风险的情况下被形成为沿着基板的整个厚度延伸。在这种情况下，各个孔区域的改性区域中的空间向基板的第二表面和第一表面开放。
通过将孔区域形成为沿着基板的整个厚度延伸，便于沿着分隔线切割基板的步骤。特别地，孔区域在分隔线处的存在降低基板在待切割的基板部分中的强度，使得可以以特别高效且可靠的方式来切割基板。
基板例如可以通过使用机械切割装置(诸如刀片或锯子)、通过激光切割、通过等离子体切割(例如，使用等离子体源)等被切割。进一步地，还可以使用这些方法的组合。
如果孔区域被形成为沿着基板的整个厚度延伸，则例如以更高效方式(特别地以增加的处理速度)来执行基板沿着分隔线的机械切割。比如，对于刀片或锯子切割处理的情况，可以显著增加刀片或锯子切割速度。
如果孔区域在切割处理之后保留在基板的单独部分上，则随后例如可以通过抛光或蚀刻所得到的基板部分(例如，芯片或管芯)的外表面或侧表面来去除它们。
研磨基板的第二表面可以在沿着分隔线切割基板之前被执行。
研磨基板的第二表面可以在沿着分隔线切割基板之后被执行。特别地，可以在形成孔区域的步骤之后但在研磨步骤之前或在形成孔区域的步骤和研磨步骤之前沿着分隔线切割基板。在这种情况下，优选地，在孔区域形成步骤之后但在研磨步骤之前执行切割步骤。
特别地，在沿着分隔线切割基板的步骤中，基板可以仅沿着基板厚度的一部分被切割。随后，可以在切割步骤之后执行基板第二表面的研磨。
研磨可以以关于将基板厚度减小至对应于基板已经沿着分隔线被切割的深度(即，对应于切割步骤的切割深度)的厚度的这种方式来进行。在这种情况下，在研磨步骤中去除由切割处理沿着分隔线尚未到达的基板材料，使得由研磨处理沿着分隔线分开基板。
由此，基板的第二表面的研磨可以沿着基板厚度的剩余部分来执行(在该剩余部分中，在切割步骤中没有去除基板材料)，以便沿着分隔线分开基板。
通过以上面详细说明的方式在研磨步骤中分开基板，可以以特别可靠、准确且高效的方式来处理基板。
特别地，在研磨之前(即，在基板厚度减小之前)对基板执行沿着分隔线切割基板的步骤。因此，可以可靠地避免在沿着分隔线的切割期间基板的任何变形，诸如基板翘曲等。进一步地，显著减小切割期间施加至基板的应力，这允许获得具有增加的管芯强度的芯片或管芯。可以防止对所得到的芯片或管芯的任何损坏(诸如裂缝或后侧碎片的形成)。
而且，因为仅沿着基板厚度的一部分沿着分隔线切割基板，所以提高切割处理的效率(特别是处理速度)。而且，延长用于切割步骤的切割装置的使用寿命。
脉冲激光束可以以相邻位置之间的距离(即，相邻位置的中心之间的距离)在3μm至50μm(优选地为5μm至40μm，并且更优选地为8μm至30μm)范围内的这种方式，在第二表面的大致与分隔线相反的区域中的多个位置中被施加至基板。多个孔区域可以形成在第二表面的与分隔线大致相反的区域中，使得相邻孔区域的中心之间的距离在3μm至50μm(优选地为5μm至40μm，并且更优选地为8μm至30μm)范围内。特别优选地，相邻孔区域的中心之间的距离在8μm至10μm的范围内。
孔区域可以彼此等距离地隔开。另选地，相邻或邻近孔区域中的一些或所有彼此可以具有不同距离。
孔区域可以以在每mm2 400至100000个孔区域(优选地为每mm2 600至50000个孔区域，并且更优选地为每mm2 1000至20000个孔区域)的范围内的面密度在第二表面的与分隔线大致相反的区域中上形成。
至少一个束阻挡层可以存在于第一表面上，其中，至少一个束阻挡层在从第一表面朝向第二表面的方向上被布置在器件下面，并且至少一个束阻挡层对脉冲激光束是不透明的。
通过在第一表面上提供至少一个这种束阻挡层，可以可靠地确保可靠地避免由脉冲激光束对器件区域中形成的器件的任何损坏。
至少一个束阻挡层可以被构造为例如通过吸收或反射脉冲激光束来阻挡脉冲激光束。
至少一个束阻挡层例如可以为金属层或高反射涂层，诸如金属高反射涂层或介电多层高反射涂层。
至少一个束阻挡层可以至少在整个器件区域上延伸。这样，可以以特别简单且可靠的方式来避免由脉冲激光束对器件区域中所形成的器件的任何损坏。
多个单独束阻挡层可以存在于第一表面上，其中，每个束阻挡层设置在从第一表面朝向第二表面的方向上被布置在各个器件下面。这样，可以显著减少形成束阻挡层所要求的材料量。
本发明的方法还可以包括以下步骤：在研磨第二表面之后抛光第二表面。通过在研磨步骤之后抛光第二表面，可以释放研磨期间在基板中所生成的任何应力。抛光步骤例如可以是干抛光步骤、湿抛光步骤、化学机械抛光(CMP)步骤或磨光步骤。
本发明的方法还可以包括以下步骤：在研磨第二表面之后蚀刻第二表面。通过在研磨步骤之后蚀刻第二表面，可以释放研磨期间在基板中所生成的任何应力。蚀刻步骤可以为干蚀刻步骤(诸如等离子体蚀刻步骤)或湿蚀刻步骤。
进一步地，抛光和蚀刻的组合也可以在基板的研磨之后被施加至基板的第二表面。
基板可以由对脉冲激光束透明的材料制成。在这种情况下，多个孔区域通过施加具有允许激光束传输通过基板的波长的脉冲激光束形成在基板中。
另选地，可以通过施加具有由基板材料吸收的这种波长的脉冲激光束在基板中形成多个孔区域。在这种情况下，孔区域通过激光烧蚀来形成。
例如，如果基板是硅(Si)基板，则脉冲激光束可以具有1.5μm或更大的波长。
脉冲激光束可以具有例如在0.5ps至20ps范围内的脉冲宽度。
基板例如可以是半导体基板、蓝宝石(Al2O3)基板、陶瓷基板(诸如氧化铝陶瓷基板)、石英基板、氧化锆基板、PZT(钛酸锆酸铅)基板、聚碳酸酯基板、光学晶体材料基板等。基板可以为由上面所列材料中的一个或更多个制成的晶圆。
特别地，基板例如可以是硅(Si)基板、砷化镓(GaAs)基板、氮化镓(GaN)基板、磷化镓(GaP)基板、砷化铟(InAs)基板、磷化铟(InP)基板、碳化硅(SiC)基板、氮化硅(SiN)基板、钽酸锂(LT)基板、铌酸锂(LN)基板、蓝宝石(Al2O3)基板、氮化铝(AlN)基板、氧化硅(SiO2)基板等。基板可以为由上面所列材料中的一个或更多个制成的晶圆。
基板可以是玻璃基板，诸如例如玻璃晶圆。
基板可以由单个材料或不同材料(例如，上述材料中的两个或更多个)的组合来制成。
关于可以使用本发明的方法处理的基板的形状和尺寸没有限制。
例如，基板在其顶视图中可以具有圆形或环形、椭圆形、矩形、正方形、圆形的分割的形状(诸如半圆或四分之一圆)等。
对于圆形或环形基板的情况，基板可以具有例如在从大致5.1cm至大致30.5cm(2英寸至12英寸)范围内的直径。对于正方形基板的情况，基板可以具有例如从50×50mm2至300×300mm2范围内的尺寸。
研磨之前的基板的厚度例如可以在从200μm至1500μm的范围内(优选地在从700μm至1000μm的范围内)。研磨之后的基板的厚度例如可以在从30μm至200μm的范围内。
形成在基板的第一表面上的器件区域中的器件例如可以为光学器件、半导体器件、电源器件、医疗器件、电气部件、MEMS器件或其组合。
脉冲激光束可以使用聚焦透镜来聚焦。聚焦透镜的数值孔径(NA)可以被设置为使得通过将聚焦透镜的数值孔径除以基板的折射率获得的值在0.05至0.2的范围内。这样，可以以特别可靠且高效的方式形成孔区域。
附图说明
下文中，将参照附图来解释本发明的非限制性示例，附图中：
图1是示出了作为要由本发明的方法处理的基板的光学器件晶圆的立体图；
图2的(a)至图2的(e)是用于示出根据本发明的方法的实施方式的用于在图1的光学器件晶圆中形成多个孔区域的步骤的视图；
图3是示出聚焦透镜的数值孔径(NA)、光学器件晶圆的折射率(n)与通过将数值孔径除以折射率获得的值(S＝NA/n)之间的关系的视图；
图4(a)到图4(c)进一步示出了图2中所示的根据本发明的实施方式的处理光学器件晶圆的方法，其中，图4(a)是示出了其中形成有孔区域的晶圆的立体图，图4(b)是示出了其中形成有孔区域的晶圆的剖面图，并且图4(c)是示出了研磨步骤之后的晶圆的剖面图；
图5示出了根据本发明的两个另外实施方式的处理光学器件晶圆的方法，其中，图5的(a)是示出了用于一个另外实施方式的其中形成有孔区域的晶圆的剖面图，并且图5的(b)是示出了用于另一个另外实施方式的其中形成有孔区域的晶圆的剖面图；
图6示出了根据本发明的又一个实施方式的处理光学器件晶圆的方法，其中，图6的(a)是示出了其中形成有孔区域的晶圆的立体图，图6的(b)是示出了其中形成有孔区域的晶圆的剖面图，并且图6的(c)是示出了研磨步骤之后的晶圆的剖面图；
图7示出了根据本发明的又一个实施方式的处理光学器件晶圆的方法，其中，图7的(a)是示出了其中形成有孔区域的晶圆的剖面图，并且图7的(b)是示出了研磨步骤之后的晶圆的剖面图；以及
图8是示出了用于根据本发明的处理方法的实施方式执行研磨步骤的研磨装置的立体图。
具体实施方式
现在将参照附图描述本发明的优选实施方式。优选实施方式涉及处理作为基板的光学器件晶圆的方法。
光学器件晶圆可以具有在μm范围内(优选地在200μm至1500μm范围内，并且更优选地在700μm至1000μm范围内)的研磨之前的厚度。
图1是作为要由本发明的处理方法处理的基板的光学器件晶圆2的立体图。光学器件晶圆2是单晶基板。
在其它实施方式中，要由本发明的处理方法处理的基板可以为玻璃基板或复合基板(诸如复合半导体基板，例如GaAs基板)或多晶基板(诸如陶瓷基板)。
图1中所示的光学器件晶圆2大致由具有例如400μm厚度的蓝宝石基板组成。多个光学器件21(诸如发光二极管(LED)和激光二极管)形成在蓝宝石基板的前侧2a(即，第一表面)上的器件区域20中。光学器件21以栅格或矩阵布置被提供在蓝宝石基板的前侧2a上。光学器件21由形成在蓝宝石基板的前侧2a上(即，在光学器件晶圆2的前侧2a上)的多个交叉分隔线22分开。
进一步地，光学器件晶圆2具有与前侧2a相反的后侧2b，即，第二表面。
在下文中，将参照图2至图4(a)到图4(c)描述用于处理作为基板的光学器件晶圆2的本发明的方法的实施方式。
首先以光学器件晶圆2附接到可以由环状框架(未示出)支撑的胶带的这种方式执行晶圆支撑步骤。特别地，如图2的(a)所示，将光学器件晶圆2的前侧2a附接到胶带30。因此，光学器件晶圆2的附接到胶带30的后侧2b(即，第二表面)如图2的(a)所示的向上定向。
图2的(a)还示出了用于在执行上述晶圆支撑步骤之后沿着光学器件晶圆2的后侧2b执行激光处理的激光处理设备的一部分。激光处理设备包括：承载盘，该承载盘用于保持工件(特别地是光学器件晶圆2)；激光束施加装置(未示出)，该激光束施加装置用于向承载盘41上所保持的工件施加激光束；以及成像装置(未示出)，该成像装置用于对承载盘41上所保持的工件成像。承载盘41具有作为用于在抽吸下将工件保持在上面的保持面的上表面。承载盘41可通过馈送装置(未示出)沿图2的(a)中由箭头X1指示的馈送方向移动。进一步地，承载盘41可通过分度(indexing)装置(未示出)沿与馈送方向X1正交的分度方向移动。
激光束施加装置包括沿大致水平方向延伸的圆柱外壳(未示出)。外壳包含脉冲激光束振荡装置(未示出)，该脉冲激光束振荡装置包括脉冲激光振荡器和重复频率设置装置。进一步地，激光束施加装置包括安装在外壳前端上的聚焦装置422(参见图2的(a))。聚焦装置422包括用于聚焦由脉冲激光束振荡装置振荡的脉冲激光束的聚焦透镜422a。
聚焦装置422的聚焦透镜422a的数值孔径(NA)被设置为使得通过将聚焦透镜422a的数值孔径除以基板(即，光学器件晶圆2)的折射率(n)获得的值在0.05至0.2的范围内。
激光束施加装置还包括焦点位置调节装置(未示出)，该焦点位置调节装置用于调节要由聚焦装置422的聚焦透镜422a聚焦的脉冲激光束的焦点位置。
成像装置安装在激光束施加装置的外壳的前端部上。成像装置包括：普通成像装置(未示出)(诸如CCD)，该普通成像装置用于通过使用可见光对工件成像；红外光施加装置(未示出)，该红外光施加装置用于向工件施加红外光；光学系统(未示出)，该光学系统用于捕获由红外光施加装置向工件施加的红外光；以及红外成像装置(未示出)(诸如红外CCD)，该红外成像装置用于输出与由光学系统所捕获的红外光对应的电信号。向控制装置(未示出)发送从成像装置输出的图像信号。
当通过使用激光处理设备沿着光学装置晶圆2的后侧2b执行激光处理时，以以下方式执行定位步骤：在沿着聚焦透镜422a的光轴的方向上将聚焦装置422的聚焦透镜422a和基板(即，光学器件晶圆2)相对于彼此定位为使得脉冲激光束的焦点位于在沿着光学器件晶圆2的厚度的方向上的期望位置处(即，在从后侧2b(即，第二表面)朝向前侧2a(即，第一表面)的方向上离后侧2b期望距离处)。
在其它实施方式中，脉冲激光束的焦点可以位于后侧2b上或在与从后侧2b朝向前侧2a的方向相反的方向上离后侧2b期望距离处。
当执行根据本发明的当前实施方式的处理方法时，首先在胶带30与承载盘41的上表面接触的条件下(参见图2的(a))，将附接到胶带30的光学器件晶圆2放在激光处理设备的承载盘41上。随后，操作抽吸装置(未示出)，以在抽吸下借助在承载盘41上的胶带30保持光学器件晶圆2(晶圆保持步骤)。因此，承载盘41上所保持的光学器件晶圆2的后侧2b被向上定向。虽然图2的(a)中未示出支撑胶带30的环状框架，但这种框架可以存在并由承载盘41上所提供的框架保持装置(诸如夹具等)来保持。随后，可以通过操作馈送装置和分度装置，将在抽吸下保持光学器件晶圆2的承载盘41移动至直接在成像装置下面的位置。
在承载盘41被定位成直接在成像装置下面的条件下，可以由成像装置和控制装置执行对准操作，以便检测光学器件晶圆2要被激光处理的对象区域。特别地，成像装置和控制装置可以执行图像处理，诸如图案匹配。这样，执行激光束施加位置的对准(对准步骤)。
在执行上面详细说明的对准步骤之后，如图2的(a)所示，向激光束施加装置的聚焦装置422所在的激光束施加区域移动承载盘41。将后侧2b的一端(在图2的(a)中为左端)定位成直接在聚焦装置422下面。进一步地，操作焦点位置调节装置(未示出)，以便在沿着聚焦透镜422a的光轴的方向上移动聚焦装置422，使得要由聚焦透镜422聚焦的脉冲激光束LB的焦点P沿从光学器件晶圆2的后侧2b朝向前侧2a的方向(即，沿光学器件晶圆2的厚度方向)位于离光学器件晶圆2的后侧2b期望距离处(定位步骤)。
虽然根据图6和图7所示的实施方式的处理方法要求上面详细说明的对准步骤，但是对于图4(a)到图4(c)和图5所示的实施方式，对准不是必须的。在这些后者情况下，在抽吸下保持光学器件晶圆2的承载盘41可以在不执行对准操作的情况下被直接移动至激光束施加区域。
在当前实施方式中，脉冲激光束LB的焦点P在光学器件晶圆2内位于更靠近光学器件晶圆2的被施加脉冲激光束LB的后侧2b(即，面向上表面)的位置处。例如,焦点P可以位于离后侧2b的距离在5μm至10μm范围内。
在执行上述定位步骤之后，以以下方式执行孔区域形成步骤：操作激光束施加装置，以从聚焦装置422向光学器件晶圆2施加脉冲激光束LB，从而形成从光学器件晶圆的后侧2b朝向光学器件晶圆2的前侧2a延伸的孔区域，脉冲激光束LB的焦点P位于该区域附近。孔区域由改性区域(即，非晶区域)和非晶区域中向光学器件晶圆2的后侧2b开放但不向前侧2a开放的空间组成(参见图4(b))。特别地，如图2的(c)中指示的，孔区域被形成为仅沿着光学器件晶圆2在从后侧2b朝向前侧2a的方向上的厚度的一部分(即，在该示例性实施方式中是沿着300μm的光学器件晶圆2内的距离)延伸。
通过使脉冲激光束LB的焦点P位于沿从后侧2b朝向前侧2a的方向离后侧2b适当距离处来控制孔区域沿着光学器件晶圆2的厚度的延伸量。
由聚焦装置422向光学器件晶圆2施加具有允许激光束LB传输通过构成光学器件晶圆2的蓝宝石基板的波长的脉冲激光束LB，并且沿图2的(a)中所示的馈送方向X1以预定馈送速度移动承载盘41(孔区域形成步骤)。如图2的(b)所示，当后侧2b的另一端(在图2的(b)中为右端)到达直接在聚焦装置422下面的位置时，停止施加脉冲激光束LB，并且还停止移动承载盘41。
通过沿着后侧2b执行上面详细说明的孔区域形成步骤，在沿着后侧2b的第一延伸方向的多个位置中在光学器件晶圆2中形成多个孔区域23，每个孔区域23由改性区域(即，非晶区域232)和非晶区域232中向光学器件晶圆2的后侧2b开放但不向前侧2a开放的空间232组成，如图4(b)所示。如图2的(c)所示的，孔区域23可以以预定等距间隔沿着后侧2b形成。例如，在后侧2b的第一延伸方向上的相邻孔区域23之间的距离可以在8μm至30μm的范围内，例如大致16μm(＝工作馈送速度：800mm/秒)/(重复频率：50kHz))。
如图2的(d)和图2的(e)所示，每个孔区域23由具有大致1μm直径的空间231和形成在空间231周围且具有大致16μm外径的非晶区域232组成。在当前实施方式中，相邻孔区域23的非晶区域232被形成为彼此不交叠，但附图中未示出这一点。特别地，相邻孔区域23之间的距离被选择为稍大于非晶区域232的外径。相邻或邻近孔区域23的非晶区域由此彼此断开。
在其它实施方式中，基板例如可以是玻璃基板，并且改性区域可以是在玻璃基板中形成裂缝的区域。形成在玻璃基板中的裂缝可以是微裂缝。
在上面详细说明的孔区域形成步骤中形成的每个孔区域23从光学器件晶圆2的后侧2b朝向其前侧2a延伸。即使在光学器件晶圆2的厚度大时，也足以施加一次脉冲激光束LB用于形成每个孔区域23，使得可以大大提高生产率。此外，在孔区域形成步骤中没有碎片分散，使得可以可靠地防止所得到器件的质量的劣化。
上面详细说明的孔区域形成步骤沿着后侧2b的第一延伸方向被执行多次，同时沿与馈送方向X1正交的分度方向相对于激光束施加装置转移光学器件晶圆2，以便也在沿着后侧2b的与后侧2b的第一延伸方向正交的第二延伸方向的多个位置中施加脉冲激光束LB。特别地，如图4(a)所示的，孔区域23形成在整个后侧2b上。孔区域23可以以相邻孔区域23之间在后侧2b的第一延伸方向和/或第二延伸方向上具有相同或不同距离来布置。
例如，当沿着后侧2b的第一延伸方向执行孔区域形成步骤时，可以沿着与馈送方向X1正交的分度方向来分裂或扫描脉冲激光束LB。这样，在脉冲激光束LB的一次通过中，可以覆盖后侧2b的更宽区域(即，被形成有孔区域23)，使得为了在整个后侧2b上形成孔区域23，更少的分度步骤(即，沿分度方向相对于激光束施加装置转移光学器件晶圆2的步骤)是必须的。由此，可以进一步提高处理效率。
在下文中，将参照图3论述聚焦透镜422a的数值孔径(NA)、光学器件晶圆2的折射率(n)与通过将数值孔径除以折射率获得的值(S＝NA/n)之间的关系。如图3所示，进入聚焦透镜422a的脉冲激光束LB以关于聚焦透镜422a的光轴OA的角度α被聚焦。聚焦透镜422a的数值孔径被表达为sinα(即，NA＝sinα)。当向作为基板的光学器件晶圆2施加由聚焦透镜422a聚焦的脉冲激光束LB时，因为光学器件晶圆2的密度高于空气密度，所以脉冲激光束LB以关于光轴OA的角度β被折射。根据光学器件晶圆2的折射率，关于光轴OA的该角度β不同于角度α。因为折射率被表达为N＝sinα/sinβ，所以通过将数值孔径除以光学器件晶圆2的折射率获得的值(S＝NA/n)由sinβ给出。发现将sinβ设置在0.05至0.2范围内允许以特别高效且可靠的方式形成孔区域23。
孔区域形成步骤可以使用波长在300nm至3000nm范围内、脉冲宽度为0.5ps至20ps、平均功率为0.2W至10.0W以及重复频率为10kHz至80kHz的脉冲激光束来执行。在孔区域形成步骤中光学器件晶圆2相对于激光束施加装置移动的工作馈送速度可以在500mm/秒至1000mm/秒的范围内。
如果半导体基板用作要由本发明的方法处理的基板(例如，单晶基板)，则如果脉冲激光束LB的波长被设置为对应于半导体基板的带隙的波长(减小的波长)的两倍或更多倍的值，可以以特别高效且可靠的方式来形成孔区域23。
在以上面详细说明的方式执行孔区域形成步骤之后，执行研磨光学器件晶圆2的后侧2b的步骤，该步骤的结果在图4(c)中示出。特别地，后侧2b沿着孔区域23在从后侧2b朝向前侧2a的方向上的延伸被研磨。因此，如图4(c)所示，在研磨步骤中完全去除光学器件晶圆2的形成孔区域23的部分。
研磨光学器件晶圆2的后侧2b的步骤可以使用如下面将参照图8进一步详细描述的研磨装置来执行。
图4(c)中所示的光学器件晶圆2已经被研磨到要从晶圆2获得的芯片或管芯的期望厚度。在研磨之后，例如通过沿着分隔线22切割光学器件晶圆2来将这些芯片或管芯彼此分离。
特别地，光学器件晶圆2例如可以通过使用机械切割装置(诸如刀片或锯子)、通过激光切割、通过等离子体切割(例如，使用等离子体源)等来切割。进一步地，还可以使用这些方法的组合。
在下文中，将参照图5描述本发明的两个另外实施方式。
图5中所示的实施方式与上面参照图2至图4(a)到图4(c)详细说明的实施方式的大致不同在于至少一个束阻挡层存在于光学器件晶圆2的前侧2a上。
特别地，在图5的(a)所示的实施方式中，多个单独束阻挡层24存在于前侧2a上，其中，每个束阻挡层24在从前侧2a朝向后侧2b的方向上被布置在各个器件21下面。束阻挡层24对脉冲激光束(LB)是不透明的。
图5的(b)中所示的实施方式与图5的(a)所示的实施方式的大致不同在于单个束阻挡层24存在于光学器件晶圆2的前侧2a上。该单个束阻挡层24在从前侧2a朝向后侧2b的方向上被布置在器件21下面，并且在整个器件区域20上延伸(参见图1)。
通过在光学器件晶圆2的前侧2a上提供这种束阻挡层24中的一个或更多个，可以确保可靠地避免由从后侧2b施加的脉冲激光束LB对在器件区域20中形成的器件21的任何损坏。
图5的(a)和图5的(b)中所示的束阻挡层24可以被构造为例如通过吸收或反射脉冲激光束LB来阻挡脉冲激光束LB。
例如，图5的(a)和图5的(b)中所示的束阻挡层24可以是金属层或高反射涂层，诸如金属高反射涂层或介电多层高反射涂层。
在下文中，将参照图6描述本发明的另一个实施方式。
图6中所示的实施方式与上面参照图2至图4(a)到图4(c)详细说明的实施方式的大致不同在于，如图6的(b)所示的，孔区域23仅形成在后侧2b的与分隔线22相反的区域中。
根据图6所示的实施方式，孔区域23可以以以下方式来形成。
在对准步骤中，在承载盘41被定位成直接在成像装置下面的条件下，可以由成像装置和控制装置执行对准操作，以便检测光学器件晶圆2的要被激光处理的对象区域，即，后侧2b的与第一分隔线22相反的区域。特别地，该对准操作可以使用成像装置的红外光施加装置、光学系统以及红外成像装置(诸如红外CCD)来执行。
随后，沿着后侧2b的与第一分隔线22相反的区域多次执行上面详细说明的孔区域形成步骤，同时沿与馈送方向X1正交的分度方向相对于激光束施加装置稍微移动光学器件晶圆2(参见图2的(a))，以便也在后侧2b上的沿着分隔线22的宽度方向布置的多个位置中施加脉冲激光束LB。这样，沿着分隔线22的延伸方向和宽度方向在后侧2b的与第一分隔线22相反的区域中形成多个孔区域23。孔区域23可以以相邻孔区域23之间在分隔线22的延伸方向和/或宽度方向上具有相同或不同距离来设置。
在如上面详细说明的沿着后侧2b的与第一分隔线22相反的区域执行孔区域形成步骤多次之后，将承载盘41沿分度方向移动分隔线22沿光学器件晶圆2上的第一方向延伸的节距(分度步骤)。随后，沿着在第一方向上(即，在第一分隔线22的延伸方向上)延伸的下一条分隔线22以与上述相同的方式来多次执行孔区域形成步骤。这样，沿着后侧2b的与沿第一方向延伸的分隔线22相反的所有区域多次执行孔区域形成步骤。此后，将承载盘41旋转90°，以便沿着后侧2b的与沿与第一方向正交的第二方向延伸的分隔线22相反的所有区域以与上述相同的方式多次执行孔区域形成步骤。
通过仅在后侧2b的与分隔线22相反的区域中形成孔区域23，可以可靠地确保器件区域20中所形成的器件21不被从光学器件晶圆2的后侧2b施加至光学器件晶圆2的脉冲激光束LB损坏。
在以上面详细说明的方式执行孔区域形成步骤之后，以与上面针对图2至图4(a)到图4(c)中所示的实施方式描述的相同方式执行研磨光学器件晶圆2的后侧2b的步骤。该研磨步骤的结果在图6的(c)中示出。
特别地，沿着孔区域23的在从后侧2b朝向前侧2a的方向上的整个延伸范围来研磨后侧2b。因此，如图6的(c)所示，在研磨步骤中完全去除光学器件晶圆2的形成孔区域23的部分。
研磨光学器件晶圆2的后侧2b的步骤可以使用如下面将参照图8进一步详细描述的研磨装置来执行。
图6的(c)中所示的光学器件晶圆2已经被研磨到要从晶圆2获得的芯片或管芯的期望厚度。在研磨之后，例如通过以与上面针对图2至图4(a)到图4(c)中所示的实施方式描述的相同方式沿着分隔线22切割光学器件晶圆2来将这些芯片或管芯彼此分离。
在下文中，将参照图7描述本发明的另一个实施方式。
图7中所示的实施方式与上面参照图6详细说明的实施方式的大致不同在于，如图7的(a)所示，孔区域23被形成为沿着光学器件晶圆2的整个厚度延伸。
在研磨光学器件晶圆2的后侧2b的步骤中，仅沿着孔区域23在从后侧2b朝向前侧2a的方向上的延伸的一部分来研磨后侧2b。因此，如图7的(b)所示，光学器件晶圆2的形成孔区域23的部分中的一部分在研磨步骤之后保留在分隔线22的位置处。
研磨光学器件晶圆2的后侧2b的步骤可以使用如下面将参照图8进一步详细描述的研磨装置来执行。
因为光学器件晶圆2的形成孔区域23的部分中的一部分在研磨步骤之后保留在分隔线22的位置处，所以例如可以以更高效的方式(特别地具有增加的处理速度)执行晶圆2沿着分隔线22的机械切割。比如，对于刀片或锯子切割处理的情况，可以显著增加刀片或锯子切割速度。
如果孔区域23在切割处理之后保留在光学器件晶圆2的单独部分上，则随后例如可以通过抛光或蚀刻所得到的基板部分(例如，芯片或管芯)的外表面或侧表面来去除它们。
图8是示出了用于根据本发明的处理方法的实施方式执行研磨步骤的研磨装置8的立体图。特别地，研磨装置8可以用于执行图2至图7中所示的实施方式中的研磨步骤。
如图8所示，研磨装置8包括用于保持工件的承载盘81和用于研磨承载盘81上所保持的工件的研磨装置82。承载盘81具有作为用于在抽吸下在其上保持工件的保持表面的上表面811。研磨装置82包括：心轴壳体(未示出)；旋转心轴821，该旋转心轴被可旋转地支撑到心轴壳体且适于由驱动机构(未示出)来旋转；安装器822，该安装器822被固定到旋转心轴821的下端；以及磨轮823，该磨轮823被安装在安装器822的下表面上。磨轮823包括圆形基座824和安装在圆形基座824下表面上的研磨元件825。
光学器件晶圆2的后侧2b的研磨通过以下方式来执行：将晶圆2保持在研磨装置8的承载盘81上，使得晶圆2的前侧2a与承载盘81的上表面811接触。因此，如图8所示的，晶圆2的后侧2b向上定向。随后，围绕垂直于光学器件晶圆2的平面的轴线(即，沿图8中箭头A所指示的旋转方向)旋转上面保持有光学器件晶圆2的承载盘81，并且围绕垂直于圆形基座824的平面的轴线(即，沿图8中的箭头B所指示的旋转方向)旋转磨轮823。
在以该方式旋转承载盘81和磨轮823的同时，使得磨轮823的研磨元件825与晶圆2的后侧2b接触，由此研磨后侧2b。
根据上述本发明的实施方式的方法还可以包括以下步骤：在研磨之后抛光和/或蚀刻光学器件晶圆2的后侧2b。这样，可以释放研磨期间在光学器件晶圆2中生成的任何应力。比如，可以在研磨步骤之后进行干抛光步骤、湿抛光步骤、化学机械抛光(CMP)步骤、磨光步骤、干蚀刻步骤(诸如等离子体蚀刻步骤)和/或湿蚀刻步骤。
虽然在上面详细说明的优选实施方式中，处理单晶基板(即，光学器件晶圆2)的方法作为示例给出，但本发明的处理方法可以以相同方式应用于其它类型的基板，诸如玻璃基板、复合基板或多晶基板。

Claims (14)

1.一种处理基板(2)的方法，所述基板具有第一表面(2a)和与所述第一表面(2a)相反的第二表面(2b)，所述第一表面具有器件区域(20)，其中，所述器件区域(20)中形成有多个器件(21)，所述方法包括以下步骤：
在沿着所述第二表面(2b)的多个位置中从所述第二表面(2b)侧向所述基板(2)施加脉冲激光束(LB)，以便在所述基板(2)中形成多个孔区域(23)，每个孔区域(23)从所述第二表面(2b)朝向所述第一表面(2a)延伸，其中，每个孔区域(23)由改性区域(232)和在所述改性区域(232)中向所述第二表面(2b)开放的空间(231)组成；以及
研磨所述基板(2)的已经形成所述多个孔区域(23)的所述第二表面(2b)，以调节基板厚度。
2.根据权利要求1所述的方法，其中，在所述脉冲激光束(LB)的焦点(P)位于所述第二表面(2b)上或在从所述第二表面(2b)朝向所述第一表面(2a)的方向上离所述第二表面(2b)一距离处的条件下，将所述脉冲激光束(LB)施加至所述基板(2)。
3.根据权利要求1所述的方法，其中，在所述脉冲激光束(LB)的焦点(P)位于所述第二表面(2b)上或在与从所述第二表面(2b)朝向所述第一表面(2a)的方向相反的方向上离与所述第二表面(2b)一距离的条件下，将所述脉冲激光束(LB)施加至所述基板(2)。
4.根据前述权利要求中任一项所述的方法，其中，所述基板(2)是单晶基板或玻璃基板或复合基板或多晶基板。
5.根据前述权利要求中任一项所述的方法，其中，所述改性区域(232)是非晶区域或其中形成裂缝的区域。
6.根据前述权利要求中任一项所述的方法，其中，所述孔区域(23)被形成为仅沿着所述基板(2)的在从所述第二表面(2b)朝向所述第一表面(2a)的方向上的所述厚度的一部分延伸。
7.根据前述权利要求中任一项所述的方法，其中，所述第二表面(2b)沿着所述孔区域(23)的在从所述第二表面(2b)朝向所述第一表面(2a)的方向上的整个延伸范围被研磨。
8.根据前述权利要求中任一项所述的方法，其中，所述孔区域(23)形成在整个所述第二表面(2b)上。
9.根据权利要求1至7中任一项所述的方法，其中
多个分隔线(22)存在于所述第一表面(2a)上，所述分隔线(22)分隔所述多个器件(21)，并且
所述孔区域(23)仅形成在所述第二表面(2b)的与所述分隔线(22)大致相反的区域中。
10.根据前述权利要求中任一项所述的方法，其中
至少一个束阻挡层(24)存在于所述第一表面(2a)上，
所述至少一个束阻挡层(24)在从所述第一表面(2a)朝向所述第二表面(2b)的方向上布置在所述器件(21)下面，并且
所述至少一个束阻挡层(24)对所述脉冲激光束(LB)是不透明的。
11.根据权利要求10所述的方法，其中，所述至少一个束阻挡层(24)至少在整个所述器件区域(20)上延伸。
12.根据权利要求10所述的方法，其中
多个单独束阻挡层(24)存在于所述第一表面(2a)上，并且
每个束阻挡层(24)在从所述第一表面(2a)朝向所述第二表面(2b)的方向上布置在各个器件(21)下面。
13.根据前述权利要求中任一项所述的方法，所述方法还包括以下步骤：在研磨所述第二表面(2b)之后，抛光和/或蚀刻所述第二表面(2b)。
14.根据前述权利要求中任一项所述的方法，其中，所述基板(2)由对所述脉冲激光束(LB)透明的材料制成。
CN201710057486.6A 2016-02-01 2017-01-26 处理基板的方法 Active CN107026073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016201461 2016-02-01
DE102016201461.7 2016-02-01

Publications (2)

Publication Number Publication Date
CN107026073A true CN107026073A (zh) 2017-08-08
CN107026073B CN107026073B (zh) 2020-09-08

Family

ID=59327882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710057486.6A Active CN107026073B (zh) 2016-02-01 2017-01-26 处理基板的方法

Country Status (6)

Country Link
US (1) US9941166B2 (zh)
JP (1) JP6501273B2 (zh)
KR (1) KR101979074B1 (zh)
CN (1) CN107026073B (zh)
DE (1) DE102017201151B4 (zh)
TW (1) TWI699827B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6985060B2 (ja) * 2017-08-17 2021-12-22 株式会社ディスコ ウエーハの加工方法
CN109712926B (zh) * 2017-10-25 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
KR102688601B1 (ko) * 2018-12-11 2024-07-25 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
CN112689886B (zh) * 2020-06-16 2022-11-18 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法
WO2021253542A1 (zh) * 2020-06-16 2021-12-23 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779786A (zh) * 2011-05-12 2012-11-14 株式会社迪思科 光器件晶片的分割方法
CN103107136A (zh) * 2011-09-30 2013-05-15 株式会社迪思科 晶片加工方法
CN105006431A (zh) * 2014-04-21 2015-10-28 株式会社迪思科 单晶基板的加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048774B2 (en) 2001-10-01 2011-11-01 Electro Scientific Industries, Inc. Methods and systems for laser machining a substrate
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
KR20130083721A (ko) 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
JP6097146B2 (ja) * 2013-05-16 2017-03-15 株式会社ディスコ 光デバイスウエーハの加工方法
JP6223801B2 (ja) 2013-12-05 2017-11-01 株式会社ディスコ 光デバイスウェーハの加工方法
DE102016215473B4 (de) * 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779786A (zh) * 2011-05-12 2012-11-14 株式会社迪思科 光器件晶片的分割方法
CN103107136A (zh) * 2011-09-30 2013-05-15 株式会社迪思科 晶片加工方法
CN105006431A (zh) * 2014-04-21 2015-10-28 株式会社迪思科 单晶基板的加工方法

Also Published As

Publication number Publication date
US9941166B2 (en) 2018-04-10
KR20170091533A (ko) 2017-08-09
JP2017175116A (ja) 2017-09-28
JP6501273B2 (ja) 2019-04-17
TW201737333A (zh) 2017-10-16
TWI699827B (zh) 2020-07-21
US20170221763A1 (en) 2017-08-03
CN107026073B (zh) 2020-09-08
DE102017201151A1 (de) 2017-08-03
KR101979074B1 (ko) 2019-05-15
DE102017201151B4 (de) 2024-05-08

Similar Documents

Publication Publication Date Title
CN107026073A (zh) 处理基板的方法
US10702946B2 (en) Substrate processing method
US9831128B2 (en) Method of processing a substrate
CN109309047B (zh) 处理衬底的方法
JP6097146B2 (ja) 光デバイスウエーハの加工方法
US10727127B2 (en) Method of processing a substrate
US20160268155A1 (en) Method of processing single-crystal substrate
KR20150121659A (ko) 단결정 기판의 가공 방법
JP2011151070A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant