CN106951379A - 一种基于axi协议的高性能ddr控制器及数据传输方法 - Google Patents
一种基于axi协议的高性能ddr控制器及数据传输方法 Download PDFInfo
- Publication number
- CN106951379A CN106951379A CN201710146168.7A CN201710146168A CN106951379A CN 106951379 A CN106951379 A CN 106951379A CN 201710146168 A CN201710146168 A CN 201710146168A CN 106951379 A CN106951379 A CN 106951379A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- axi
- data transmission
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000872 buffer Substances 0.000 claims description 50
- 230000004044 response Effects 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 7
- 239000012536 storage buffer Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000004883 computer application Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种基于AXI协议的高性能DDR控制器及数据传输方法，包括其数据输入端连接AXI总线，数据输出端则连接DDR存储器，其结构包括AXI接口模块、寄存器配置模块、数据缓存模块、控制模块、时序模块、数据传输模块。该一种基于AXI协议的高性能DDR控制器及数据传输方法与现有技术相比，完成高效访存的工作，提高了整体系统的性能，同时可以更好的满足项目需求，降低项目预算，本发明的方法则对DDR控制器内部逻辑和结构进行了良好的改进，有效提高数据传输效率，实用性强，易于实现，易于推广。
Description
技术领域
本发明涉及计算机应用技术领域，具体地说是一种实用性强、基于AXI协议的高性能DDR控制器及数据传输方法。
背景技术
随着电路设计、生产工艺等方面的进步，CPU处理能力不断高速提升，而处理器与DRAM工作频率的差异变大会大大降低整个系统的性能，提高总线的带宽和各设备的工作效率成为提高系统性能的关键。由于AXI总线本身的高性能以及ARM微处理器的广泛应用，使得AXI成为SOC设计中应用广泛的总线标准。在SOC设计中，由于比普通计算机体系结构使用更少容量的缓存和更简化的存储体系，访存性能对整个系统的影响更为巨大，在存储器物理参数确定的情况下，存储接口的设计将直接影响存储部分的性能，从而影响整个系统的性能。
为此，提出一种基于AXI协议的高性能DDR控制器及数据传输方法，其主要目的是设计出与AXI协议兼容的DDR控制器，用于连接AXI总线和存储器，完成高效的访存，提升整体系统的性能。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强、基于AXI协议的高性能DDR控制器及数据传输方法。
一种基于AXI协议的高性能DDR控制器，其数据输入端连接AXI总线，数据输出端则连接DDR存储器，其结构包括AXI接口模块、寄存器配置模块、数据缓存模块、控制模块、时序模块、数据传输模块，其中，
AXI接口模块，与AXI总线通信连接，并生成数据传输的信号；
寄存器配置模块，包括一组寄存器，通过对寄存器值的配置完成对该DDR控制器内其它模块参数的设置；
数据缓存模块，连接AXI接口模块，并将从AXI接口模块传输来的数据信号缓存，等待数据传输的控制信号；
控制模块，生成数据传输的控制信号并发送给数据缓存模块；
时序模块，配合控制模块的控制信号，控制数据传输模块的工作状态；
数据传输模块，完成AXI总线与DDR存储器间的数据传输，即基于控制模块的控制信号，将数据缓存模块中缓存的数据传输到DDR控制器。
还包括状态模块、刷新模块，其中，
状态模块，记录当前DDR控制器所处的状态，通过监控时序模块的命令输出，记录当前AXI总线与存储器的状态，控制模块在进行控制信号生成时，从状态模块读取相关状态信息，作为参考依据；
刷新模块，该刷新模块包括一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。
所述AXI接口模块生成的数据传输信号包括数据传输的握手信号以及数据传输的响应信号，其中握手信号包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成。
所述寄存器配置模块是存储控制器的寄存器接口，包含一组寄存器，通过经由AXI总线接口模块传输过来的总线数据完成对寄存器值的配置，各寄存器与DDR控制器内的其它模块相对应，将寄存器的值配置后完成对相应模块参数的设置。
所述数据缓存模块包括控制缓冲区和存储缓冲区两类，每类缓冲区均包含写命令缓冲区、读命令缓冲区、写数据缓冲区及读数据缓冲区，负责对经由AXI接口模块传输过来数据信号进行判断分类，并分配到对应缓冲区中等待传输。
所述控制模块通过接收来自数据缓存模块及状态模块的数据完成仲裁，生成控制信号，具体为：控制模块进行读写命令的仲裁，根据信号的优先级以及当前存储器所处的状态来生成控制信号，即读写请求的传输顺序及传输开始、结束时间。
所述时序模块负责进行具体的存储总线时序的产生，即把控制模块传输来的命令转换为实际的存储总线时序操作，控制数据传输模块的工作状态；控制模块只负责进行数据传输操作的仲裁，而对DDR存储器包括初始化操作、刷新操作的特殊操作由时序模块来控制完成。
当AXI总线数据宽度与存储总线的数据宽带不一样时，数据传输模块完成数据位宽间的转换，在满足各自的传输协议的前提下，完成AXI总线与DDR存储器间的数据传输。
一种基于AXI协议的高性能数据传输方法，基于上述DDR控制器，其实现过程为：
首先传输数据经AXT总线进入AXI接口模块，AXI接口模块生成的数据传输信号，该数据传输信号包括数据传输的握手信号以及数据传输的响应信号，其中握手信号包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成；
数据传输信号进入数据缓存模块中暂存，该数据缓存模块对经由AXI接口模块传输过来数据信号进行判断分类，并分配到对应缓冲区中等待传输，所述对应缓冲区包括控制缓冲区和存储缓冲区两类，每类缓冲区均包含写命令缓冲区、读命令缓冲区、写数据缓冲区及读数据缓冲区；
通过控制模块进行读写命令的仲裁，即通过接收来自数据缓存模块及状态模块的数据完成仲裁，生成控制信号，该控制信号包括读写请求的传输顺序及传输开始、结束时间；
时序模块根据控制模块的控制信号，把控制模块传输来的命令转换为实际的存储总线时序操作，控制数据传输模块的工作状态；
最后由数据传输模块完成AXI总线与DDR存储器间的数据传输。
所述数据传输周期性自动完成，该周期控制通过刷新模块实现，具体为：该刷新模块配置一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。
本发明的一种基于AXI协议的高性能DDR控制器及数据传输方法，具有以下优点：
该发明的一种基于AXI协议的高性能DDR控制器及数据传输方法，本发明的DDR存储控制器作为AXI总线和存储器间的一个接口，用于完成高效访存的工作，提高了整体系统的性能，同时可以更好的满足项目需求，降低项目预算，本发明的方法则对DDR控制器内部逻辑和结构进行了良好的改进，有效提高数据传输效率，实用性强，易于实现，易于推广。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1为本发明的实现示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如附图1所示，一种基于AXI协议的高性能DDR控制器，此存储控制器作为AXI总线和存储器间的一个接口，用于完成高效访存的工作。其数据输入端连接AXI总线，数据输出端则连接DDR存储器，本发明给出了该DDR 控制器的整体结构和模块划分，描述了存储控制器各个子模块的功能及设计方法。本模型结构主要包括以下模块：AXI接口模块、寄存器配置模块、数据缓存模块、控制模块、时序模块、数据传输模块。
其中，
AXI接口模块，与AXI总线通信连接，并生成数据传输的信号；
寄存器配置模块，包括一组寄存器，通过对寄存器值的配置完成对该DDR控制器内其它模块参数的设置；
数据缓存模块，连接AXI接口模块，并将从AXI接口模块传输来的数据信号缓存，等待数据传输的控制信号；
控制模块，生成数据传输的控制信号并发送给数据缓存模块；
时序模块，配合控制模块的控制信号，控制数据传输模块的工作状态；
数据传输模块，完成AXI总线与DDR存储器间的数据传输，即基于控制模块的控制信号，将数据缓存模块中缓存的数据传输到DDR控制器。
还包括状态模块、刷新模块，其中，
状态模块，记录当前DDR控制器所处的状态，通过监控时序模块的命令输出，记录当前AXI总线与存储器的状态，控制模块在进行控制信号生成时，从状态模块读取相关状态信息，作为参考依据；
刷新模块，该刷新模块包括一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。
所述AXI接口模块生成的数据传输信号包括数据传输的握手信号以及数据传输的响应信号，即AXI接口模块分别生成AXI总线定义了五条独立通道上的握手信号，握手信号具体包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成。
所述寄存器配置模块是存储控制器的寄存器接口，包含一组寄存器，各寄存器与其它模块相对应，将寄存器的值配置成特定含义的数值即可完成对相应模块参数的设置。例如，刷新周期寄存器内的数值为控制器中刷新模块所需要的计数器预设值，每次刷新完成后，刷新模块会重新从寄存器中取出数值。本模块通过经由AXI总线接口模块传输过来的总线数据完成对寄存器值的配置。
所述数据缓存模块包括控制缓冲区和存储缓冲区两类，每类缓冲区均包含写命令缓冲区、读命令缓冲区、写数据缓冲区及读数据缓冲区，负责对经由AXI接口模块传输过来数据信号进行判断分类，并分配到对应缓冲区中等待传输。
所述控制模块通过接收来自数据缓存模块及状态模块的数据完成仲裁，根据信号的优先级以及当前存储器所处的状态来生成控制信号，具体为：控制模块进行读写命令的仲裁，根据信号的优先级以及当前存储器所处的状态来生成控制信号，即读写请求的传输顺序及传输开始、结束时间。
所述时序模块负责进行具体的存储总线时序的产生，即把控制模块传输来的命令转换为实际的存储总线时序操作，控制数据传输模块的工作状态。控制模块只负责进行数据传输操作的仲裁，而DDR存储器的特殊操作如初始化操作及刷新操作等则由时序模块来控制完成。
当AXI总线数据宽度与存储总线的数据宽带不一样时，数据传输模块完成数据位宽间的转换，在满足各自的传输协议的前提下，完成AXI总线与DDR存储器间的数据传输。
一种基于AXI协议的高性能数据传输方法，基于上述DDR控制器，其实现过程为：
首先传输数据经AXT总线进入AXI接口模块，AXI接口模块生成的数据传输信号，该数据传输信号包括数据传输的握手信号以及数据传输的响应信号，其中握手信号包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成；
数据传输信号进入数据缓存模块中暂存，该数据缓存模块对经由AXI接口模块传输过来数据信号进行判断分类，并分配到对应缓冲区中等待传输，所述对应缓冲区包括控制缓冲区和存储缓冲区两类，每类缓冲区均包含写命令缓冲区、读命令缓冲区、写数据缓冲区及读数据缓冲区；
通过控制模块进行读写命令的仲裁，即通过接收来自数据缓存模块及状态模块的数据完成仲裁，生成控制信号，该控制信号包括读写请求的传输顺序及传输开始、结束时间；
时序模块根据控制模块的控制信号，把控制模块传输来的命令转换为实际的存储总线时序操作，控制数据传输模块的工作状态；
最后由数据传输模块完成AXI总线与DDR存储器间的数据传输。
所述数据传输周期性自动完成，该周期控制通过刷新模块实现，具体为：该刷新模块配置一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种基于AXI协议的高性能DDR控制器及数据传输方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种基于AXI协议的高性能DDR控制器，其特征在于，其数据输入端连接AXI总线，数据输出端则连接DDR存储器，其结构包括AXI接口模块、寄存器配置模块、数据缓存模块、控制模块、时序模块、数据传输模块，其中，
AXI接口模块，与AXI总线通信连接，并生成数据传输的信号；
寄存器配置模块，包括一组寄存器，通过对寄存器值的配置完成对该DDR控制器内其它模块参数的设置；
数据缓存模块，连接AXI接口模块，并将从AXI接口模块传输来的数据信号缓存，等待数据传输的控制信号；
控制模块，生成数据传输的控制信号并发送给数据缓存模块；
时序模块，配合控制模块的控制信号，控制数据传输模块的工作状态；
数据传输模块，完成AXI总线与DDR存储器间的数据传输，即基于控制模块的控制信号，将数据缓存模块中缓存的数据传输到DDR控制器。
2.根据权利要求1所述的一种基于AXI协议的高性能DDR控制器，其特征在于，还包括状态模块、刷新模块，其中，
状态模块，记录当前DDR控制器所处的状态，通过监控时序模块的命令输出，记录当前AXI总线与存储器的状态，控制模块在进行控制信号生成时，从状态模块读取相关状态信息，作为参考依据；
刷新模块，该刷新模块包括一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。
3.根据权利要求2所述的一种基于AXI协议的高性能DDR控制器，其特征在于，所述AXI接口模块生成的数据传输信号包括数据传输的握手信号以及数据传输的响应信号，其中握手信号包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成。
4.根据权利要求2所述的一种基于AXI协议的高性能DDR控制器，其特征在于，所述寄存器配置模块是存储控制器的寄存器接口，包含一组寄存器，通过经由AXI总线接口模块传输过来的总线数据完成对寄存器值的配置，各寄存器与DDR控制器内的其它模块相对应，将寄存器的值配置后完成对相应模块参数的设置。
5.根据权利要求2所述的一种基于AXI协议的高性能DDR控制器，其特征在于，所述数据缓存模块包括控制缓冲区和存储缓冲区两类，每类缓冲区均包含写命令缓冲区、读命令缓冲区、写数据缓冲区及读数据缓冲区，负责对经由AXI接口模块传输过来数据信号进行判断分类，并分配到对应缓冲区中等待传输。
6.根据权利要求2所述的一种基于AXI协议的高性能DDR控制器，其特征在于，所述控制模块通过接收来自数据缓存模块及状态模块的数据完成仲裁，生成控制信号，具体为：控制模块进行读写命令的仲裁，根据信号的优先级以及当前存储器所处的状态来生成控制信号，即读写请求的传输顺序及传输开始、结束时间。
7.根据权利要求2所述的一种基于AXI协议的高性能DDR控制器，其特征在于，所述时序模块负责进行具体的存储总线时序的产生，即把控制模块传输来的命令转换为实际的存储总线时序操作，控制数据传输模块的工作状态；控制模块只负责进行数据传输操作的仲裁，而对DDR存储器包括初始化操作、刷新操作的特殊操作由时序模块来控制完成。
8.根据权利要求1-7任一所述的一种基于AXI协议的高性能DDR控制器，其特征在于，当AXI总线数据宽度与存储总线的数据宽带不一样时，数据传输模块完成数据位宽间的转换，在满足各自的传输协议的前提下，完成AXI总线与DDR存储器间的数据传输。
9.一种基于AXI协议的高性能数据传输方法，其特征在于，基于上述DDR控制器，其实现过程为：
首先传输数据经AXT总线进入AXI接口模块，AXI接口模块生成的数据传输信号，该数据传输信号包括数据传输的握手信号以及数据传输的响应信号，其中握手信号包括读地址通道握手信号、读数据通道握手信号、写地址通道握手信号、写数据通道握手信号、写响应通道握手信号；数据传输响应信号则基于AXI总线规定生成；
数据传输信号进入数据缓存模块中暂存，该数据缓存模块对经由AXI接口模块传输过来数据信号进行判断分类，并分配到对应缓冲区中等待传输，所述对应缓冲区包括控制缓冲区和存储缓冲区两类，每类缓冲区均包含写命令缓冲区、读命令缓冲区、写数据缓冲区及读数据缓冲区；
通过控制模块进行读写命令的仲裁，即通过接收来自数据缓存模块及状态模块的数据完成仲裁，生成控制信号，该控制信号包括读写请求的传输顺序及传输开始、结束时间；
时序模块根据控制模块的控制信号，把控制模块传输来的命令转换为实际的存储总线时序操作，控制数据传输模块的工作状态；
最后由数据传输模块完成AXI总线与DDR存储器间的数据传输。
10.根据权利要求1所述的一种基于AXI协议的高性能数据传输方法，其特征在于，所述数据传输周期性自动完成，该周期控制通过刷新模块实现，具体为：该刷新模块配置一个带置数功能的计数器，当计数器倒计至0时就会发出刷新请求信号，此时计数器停止；等到刷新过程结束时，时序模块发出刷新请求的应答信号，刷新模块就会从寄存器配置模块中取值并重新开始倒计数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710146168.7A CN106951379B (zh) | 2017-03-13 | 2017-03-13 | 一种基于axi协议的高性能ddr控制器及数据传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710146168.7A CN106951379B (zh) | 2017-03-13 | 2017-03-13 | 一种基于axi协议的高性能ddr控制器及数据传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106951379A true CN106951379A (zh) | 2017-07-14 |
| CN106951379B CN106951379B (zh) | 2019-09-06 |
Family
ID=59466879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710146168.7A Active CN106951379B (zh) | 2017-03-13 | 2017-03-13 | 一种基于axi协议的高性能ddr控制器及数据传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106951379B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107729278A (zh) * | 2017-09-30 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种基于axi总线协议的spi控制器及其控制方法 |
| CN110362516A (zh) * | 2019-07-23 | 2019-10-22 | 南京凯鼎电子科技有限公司 | 一种提高ddr存储总线利用率的方法和装置 |
| CN110389919A (zh) * | 2019-07-04 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 基于risc-v处理器的异步收发传输器外设及系统 |
| CN111177056A (zh) * | 2020-01-02 | 2020-05-19 | 何刚 | 使用协议分层实现axi vip方法、装置及计算机可读存储介质 |
| CN111770074A (zh) * | 2020-06-23 | 2020-10-13 | 天津芯海创科技有限公司 | 数据通路测试报文生成装置与方法 |
| CN112000603A (zh) * | 2020-07-17 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
| CN112416823A (zh) * | 2020-11-15 | 2021-02-26 | 珠海市一微半导体有限公司 | 一种突发模式下的传感器数据读写控制方法、系统及芯片 |
| CN113190291A (zh) * | 2021-05-25 | 2021-07-30 | 电子科技大学 | 一种基于片上网络数据采集的可配置协议转换系统及方法 |
| CN113238974A (zh) * | 2021-05-19 | 2021-08-10 | 青岛信芯微电子科技股份有限公司 | 一种总线带宽效率统计方法、装置、和设备及介质 |
| CN113743599A (zh) * | 2021-08-08 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种卷积神经网络的运算装置及服务器 |
| CN113791994A (zh) * | 2021-11-17 | 2021-12-14 | 南京芯驰半导体科技有限公司 | 一种基于AXI协议wrap访问的DDR控制器及处理方法 |
| CN117093157A (zh) * | 2023-10-16 | 2023-11-21 | 鸣飞伟业技术有限公司 | 一种用于单向光传输的ddr高速读写方法及系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1423428A2 (en) * | 2001-06-20 | 2004-06-02 | ProChon Biotech Ltd. | Antibodies that block receptor protein tyrosine kinase activation, methods of screening for and uses thereof |
| CN202584692U (zh) * | 2012-03-13 | 2012-12-05 | 东南大学 | 一种lcd控制器 |
| CN105159853A (zh) * | 2015-09-25 | 2015-12-16 | 中国船舶重工集团公司第七0九研究所 | 基于fpga的dfi标准ddr3控制器 |
| US20160092110A1 (en) * | 2011-09-16 | 2016-03-31 | Apple Inc. | Systems and methods for configuring non-volatile memory |
| CN105825880A (zh) * | 2016-03-07 | 2016-08-03 | 深圳市紫光同创电子有限公司 | 用于ddr控制器的访问控制方法、装置及电路 |
-
2017
- 2017-03-13 CN CN201710146168.7A patent/CN106951379B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1423428A2 (en) * | 2001-06-20 | 2004-06-02 | ProChon Biotech Ltd. | Antibodies that block receptor protein tyrosine kinase activation, methods of screening for and uses thereof |
| US20160092110A1 (en) * | 2011-09-16 | 2016-03-31 | Apple Inc. | Systems and methods for configuring non-volatile memory |
| CN202584692U (zh) * | 2012-03-13 | 2012-12-05 | 东南大学 | 一种lcd控制器 |
| CN105159853A (zh) * | 2015-09-25 | 2015-12-16 | 中国船舶重工集团公司第七0九研究所 | 基于fpga的dfi标准ddr3控制器 |
| CN105825880A (zh) * | 2016-03-07 | 2016-08-03 | 深圳市紫光同创电子有限公司 | 用于ddr控制器的访问控制方法、装置及电路 |
Non-Patent Citations (2)
| Title |
|---|
| ZHANG YUJIA: "《Implantation of Satellite Receiver Multi-Port Memory》", 《电子器件》 * |
| 贺理: "《AXI4-Stream总线的FPGA视频系统的开发研究》", 《单片机与嵌入式系统应用》 * |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107729278A (zh) * | 2017-09-30 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种基于axi总线协议的spi控制器及其控制方法 |
| CN110389919B (zh) * | 2019-07-04 | 2021-03-19 | 苏州浪潮智能科技有限公司 | 基于risc-v处理器的异步收发传输器外设及系统 |
| CN110389919A (zh) * | 2019-07-04 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 基于risc-v处理器的异步收发传输器外设及系统 |
| CN110362516A (zh) * | 2019-07-23 | 2019-10-22 | 南京凯鼎电子科技有限公司 | 一种提高ddr存储总线利用率的方法和装置 |
| CN111177056A (zh) * | 2020-01-02 | 2020-05-19 | 何刚 | 使用协议分层实现axi vip方法、装置及计算机可读存储介质 |
| CN111177056B (zh) * | 2020-01-02 | 2023-04-18 | 何刚 | 使用协议分层实现axi vip方法、装置及计算机可读存储介质 |
| CN111770074B (zh) * | 2020-06-23 | 2022-03-18 | 天津芯海创科技有限公司 | 数据通路测试报文生成装置与方法 |
| CN111770074A (zh) * | 2020-06-23 | 2020-10-13 | 天津芯海创科技有限公司 | 数据通路测试报文生成装置与方法 |
| CN112000603A (zh) * | 2020-07-17 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
| US11829318B2 (en) | 2020-07-17 | 2023-11-28 | Inspur Suzhou Intelligent Technology Co., Ltd. | Handshake protocol circuit, chip and computer device |
| CN112416823A (zh) * | 2020-11-15 | 2021-02-26 | 珠海市一微半导体有限公司 | 一种突发模式下的传感器数据读写控制方法、系统及芯片 |
| CN112416823B (zh) * | 2020-11-15 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种突发模式下的传感器数据读写控制方法、系统及芯片 |
| CN113238974A (zh) * | 2021-05-19 | 2021-08-10 | 青岛信芯微电子科技股份有限公司 | 一种总线带宽效率统计方法、装置、和设备及介质 |
| CN113190291A (zh) * | 2021-05-25 | 2021-07-30 | 电子科技大学 | 一种基于片上网络数据采集的可配置协议转换系统及方法 |
| CN113743599A (zh) * | 2021-08-08 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种卷积神经网络的运算装置及服务器 |
| CN113743599B (zh) * | 2021-08-08 | 2023-08-25 | 苏州浪潮智能科技有限公司 | 一种卷积神经网络的运算装置及服务器 |
| CN113791994A (zh) * | 2021-11-17 | 2021-12-14 | 南京芯驰半导体科技有限公司 | 一种基于AXI协议wrap访问的DDR控制器及处理方法 |
| CN117093157A (zh) * | 2023-10-16 | 2023-11-21 | 鸣飞伟业技术有限公司 | 一种用于单向光传输的ddr高速读写方法及系统 |
| CN117093157B (zh) * | 2023-10-16 | 2023-12-29 | 鸣飞伟业技术有限公司 | 一种用于单向光传输的ddr高速读写方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106951379B (zh) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106951379B (zh) | 一种基于axi协议的高性能ddr控制器及数据传输方法 | |
| CN110471872B (zh) | 一种基于zynq芯片实现m-lvds总线数据交互系统和方法 | |
| CN101770442B (zh) | 具有多个外设接口的数据交互系统和方法 | |
| CN108228492B (zh) | 一种多通道ddr交织控制方法及装置 | |
| CN114490460B (zh) | 一种用于asic的flash控制器及其控制方法 | |
| CN112035389B (zh) | 一种plb-axi总线转换桥及其工作方法 | |
| CN109634900B (zh) | 一种基于axi协议的多层次低延迟互连结构 | |
| CN109800193B (zh) | 一种ahb总线访问片上sram的桥接装置 | |
| CN105068951A (zh) | 一种具有非等时传输结构的片上系统总线 | |
| CN112035388B (zh) | 一种基于PCI-e通道的高性能加解密方法 | |
| CN106933760A (zh) | 一种基于axi协议的dma控制器及数据上传方法 | |
| CN112965924A (zh) | 一种AHB-to-AXI桥接器及激进式处理方法 | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN109564562B (zh) | 大数据运算加速系统和芯片 | |
| CN107562672A (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| CN103632708B (zh) | 同步动态随机存储器的自刷新控制装置及方法 | |
| CN105786741A (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN104615386A (zh) | 一种核外高速缓存装置 | |
| CN102591817B (zh) | 一种多总线桥控制器及其实现方法 | |
| CN111143261A (zh) | 一种基于pcie高速数据采集系统 | |
| CN211403419U (zh) | 基于二值化算法的加速控制系统、芯片及机器人 | |
| CN117093157B (zh) | 一种用于单向光传输的ddr高速读写方法及系统 | |
| CN209784995U (zh) | 大数据运算加速系统和芯片 | |
| CN219574799U (zh) | 一种基于amba总线的多总线桥接器及其片上系统 | |
| CN111506461B (zh) | 一种基于总线、用于测试的反压模块及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |