[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106910746B - 一种3d nand存储器件及其制造方法、封装方法 - Google Patents

一种3d nand存储器件及其制造方法、封装方法 Download PDF

Info

Publication number
CN106910746B
CN106910746B CN201710135655.3A CN201710135655A CN106910746B CN 106910746 B CN106910746 B CN 106910746B CN 201710135655 A CN201710135655 A CN 201710135655A CN 106910746 B CN106910746 B CN 106910746B
Authority
CN
China
Prior art keywords
region
substrate
insulating ring
layer
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710135655.3A
Other languages
English (en)
Other versions
CN106910746A (zh
Inventor
吕震宇
杨士宁
潘锋
杨伟毅
陈俊
吴关平
施文广
程卫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710135655.3A priority Critical patent/CN106910746B/zh
Publication of CN106910746A publication Critical patent/CN106910746A/zh
Priority to JP2019570609A priority patent/JP7026707B2/ja
Priority to KR1020227025305A priority patent/KR102586183B1/ko
Priority to KR1020217019643A priority patent/KR102425816B1/ko
Priority to KR1020197029460A priority patent/KR102271600B1/ko
Priority to CN202010221823.2A priority patent/CN111223867B/zh
Priority to CN201880005434.7A priority patent/CN110114875B/zh
Priority to KR1020237033700A priority patent/KR20230145234A/ko
Priority to PCT/CN2018/077908 priority patent/WO2018161859A1/en
Priority to TW107107718A priority patent/TWI693704B/zh
Application granted granted Critical
Publication of CN106910746B publication Critical patent/CN106910746B/zh
Priority to US16/046,852 priority patent/US10593690B2/en
Priority to US16/821,757 priority patent/US10923491B2/en
Priority to US17/148,209 priority patent/US11527547B2/en
Priority to JP2021188013A priority patent/JP7335309B2/ja
Priority to US18/052,459 priority patent/US11758732B2/en
Priority to US18/221,358 priority patent/US12137568B2/en
Priority to JP2023133075A priority patent/JP2023164841A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明提供了一种3D NAND存储器件及其制造方法、封装方法，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。

Description

一种3D NAND存储器件及其制造方法、封装方法
技术领域
本发明涉及闪存存储器领域，尤其涉及一种3D NAND存储器件及其制造方法、封装方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(page buffer)和锁存器(latch)等，这些外围电路都是CMOS器件形成的，CMOS器件的工艺无法与3D NAND器件集成在一起，目前，是分别采用不同的工艺形成3D NAND存储器阵列和外围电路，再通过穿过3D NAND存储器阵列的通孔将二者电连接在一起。3D NAND存储器阵列中的堆叠主要采用OPOP结构，即多晶硅(poly)和氧化物(oxide)依次层叠的结构，随着存储容量需求的不断提高，OPOP结构堆叠的层数不断增多，这对通孔的形成提出很大的挑战。
发明内容
有鉴于此，本发明的第一方面提供了一种3D NAND存储器件，在存储阵列内设置贯通接触孔，便于同CMOS芯片的连接，且易于集成。
为解决上述问题，本发明实施例提供了一种3D NAND存储器件，包括：
基底；
所述基底上的堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，
所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；
所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，堆叠层中的顶层金属层为顶层选择栅，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔；
设置在绝缘环外的栅线缝隙。
可选地，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层且上两层金属层为顶层金属层阶梯结构；
第一区域、第四区域以及第三区域、第五区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；
通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
可选地，第一区域以及第三区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；所述第一区域和第三区域的外侧为堆叠层的阶梯结构，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
可选地，所述绝缘环设置于相互平行的相邻的栅线缝隙之间的第二区域中，所述相互平行的相邻的栅线缝隙连续贯穿第一区域、第二区域和第三区域。
可选地，所述绝缘环设置于相互平行的相邻的栅线缝隙之间，所述相互平行的相邻的栅线缝隙穿过第一区域、第二区域和第三区域，且至少有一条栅线缝隙在第二区域处具有间断区。
可选地，所述绝缘环之外的第二区域的堆叠层中形成有伪沟道孔。
可选地，所述基底为第一衬底，所述第一衬底的背面设置有贯通第一衬底且与贯通接触孔连接的第一互联结构。
可选地，还包括第二衬底，第二衬底中形成了CMOS器件电路以及键合层，所述第二衬底的键合层朝向第一衬底的正面，所述键合层将所述第一衬底和第二衬底粘合。
可选地，在对应于存储区域的第一衬底的背面上形成有第一互联结构的衬垫。
可选地，所述基底包括第三衬底及第三衬底之上的外延衬底，第三衬底中形成了CMOS器件电路以及第二互联结构，所述贯通接触孔进一步贯穿外延衬底至第三衬底中的第二互联结构。
此外，本发明还提供了一种3D NAND存储器件的制造方法，包括：
提供基底；
在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层；
在所述堆叠层的两侧形成堆叠层的阶梯结构；
分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环；
形成栅线缝隙，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层，堆叠层中的顶层金属层为顶层选择栅；
在绝缘环内的堆叠层中形成贯通接触孔。
可选地，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；第一区域、第四区域以及第三区域、第五区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；则，
在所述堆叠层的两侧形成堆叠层的阶梯结构的同时，还包括：
将第四区域和第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构；则，
在通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层的步骤中，在第四区域和第五区域形成顶层金属层阶梯结构，通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
可选地，第一区域以及第三区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；所述第一区域和第三区域的外侧为堆叠层的阶梯结构，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
可选地，所述绝缘环设置于相互平行的相邻的栅线缝隙之间的第二区域中，所述相互平行的相邻的栅线缝隙连续贯穿第一区域、第二区域和第三区域。
可选地，所述绝缘环设置于相互平行的相邻的栅线缝隙之间，所述相互平行的相邻的栅线缝隙穿过第一区域、第二区域和第三区域，且至少有一条栅线缝隙在第二区域处具有间断区。
可选地，在所述第一区域、第三区域的堆叠层中形成沟道孔的步骤中，还包括：
在所述绝缘环之外的第二区域的堆叠层中形成伪沟道孔。
可选地，分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环的步骤包括：
同时在第一区域、第三区域的堆叠中形成沟道通孔以及在第二区域的堆叠层中形成通孔环以及通孔环之外的第二区域的堆叠层中形成伪沟道通孔，并分别进行沟道通孔、伪沟道通孔及通孔环的填充，以分别形成沟道孔、伪沟道通孔和绝缘环。
可选地，所述基底为第一衬底，还包括：
从所述第一衬底的背面形成贯通第一衬底且与贯通接触孔连接的第一互联结构。
可选地，所述基底包括第三衬底和第三衬底上的外延衬底，与绝缘环内的区域对应的外延衬底的区域设置有开口，开口中填充有介质材料，第三衬底中形成了CMOS器件电路以及第二互联结构，形成贯通接触孔的步骤包括：形成贯穿绝缘环内的堆叠层以及外延衬底开口中的介质材料直至第三衬底中的互联结构的贯通接触孔。
此外，本发明又提供了一种3D NAND存储器件结构的封装方法，包括：
提供上述任一的3D NAND存储器件，基底为第一衬底；
提供第二衬底，第二衬底中形成了CMOS器件电路以及键合层；
将所述第二衬底的键合层朝向第一衬底的正面，通过所述键合层将所述第一衬底和第二衬底粘合。
可选地，还包括：
在所述第一衬底的背面形成贯通第一衬底且与贯通接触孔连接的第一互联结构。
可选地，还包括：
在对应于存储区域的第一衬底的背面上形成第一互联结构的衬垫。
根据本发明实施例提供的3D NAND存储器件及其制造方法、封装方法，第一区域和第三区域为用于形成存储阵列的区域，在第二区域中设置了绝缘环，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。
附图说明
图1示出了根据本发明实施例一的3D NAND存储器件的俯视结构示意图；
图2示出了根据本发明实施例二的3D NAND存储器件的俯视结构示意图；
图3示出了根据本发明实施例三的3D NAND存储器件的俯视结构示意图；
图4示出了根据本发明实施例四的3D NAND存储器件的俯视结构示意图；
图5示出了根据本发明实施例五的3D NAND存储器件的剖视结构示意图；
图6示出了根据本发明实施例六的3D NAND存储器件的剖视结构示意图；
图7示出了根据本发明实施例的3D NAND存储器件的制造方法流程图；
图8-图10示出了根据本发明实施例的3D NAND存储器件的封装方法的制造过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
参考图1-6所示，本发明实施例提供了一种3D NAND存储器件，包括：
基底；
所述基底上的堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域110、第二区域120和第三区域130；其中，
所述第二区域120位于所述第一区域110和第三区域130之间，所述第二区域120中形成有贯通的绝缘环160，所述绝缘环160内的堆叠层102为相互间隔堆叠的氧化物层1021和氮化物层1022，所述绝缘环160内的堆叠层102中形成有贯通接触孔162；所述绝缘环160外的第二区域120以及第一区域110、第三区域130的堆叠层101为相互间隔堆叠的氧化物层1011和金属层1012，堆叠层中的顶层金属层为顶层选择栅1013，所述第一区域110和第三区域130中形成有用于形成存储器件的沟道孔150；设置在绝缘环外的栅线缝隙170。
在3D NAND存储器件中，堆叠层的层数决定了垂直方向上的存储单元的个数，堆叠层的层数例如可以为32层、64层等，堆叠层的层数越多，越能提高集成度，堆叠层的最外侧为阶梯结构，堆叠层中最上层的金属层为顶层选择栅，堆叠层中的金属层为字线，通过最外侧的阶梯结构将字线引出。
在本发明实施例中，第一区域110、第二区域120和第三区域130是沿字线(wordline)方向依次排布的，在字线方向上这三个区域具有基本一致的边界，他们的堆叠层具有相同的层数，绝缘环内、外的堆叠层的材料不同。其中，第一区域110、第三区域130及绝缘环160外的第二区域120的堆叠层为氧化物层与金属层间隔堆叠而成，金属层例如为W，氧化物层例如为oxide，第一区域110、第三区域130是用于形成实际存储数据的存储阵列的区域，其堆叠层中形成有用于形成存储器件的沟道孔150，这些沟道孔150之上会继续设置有与其连接的位线和/或其他的互联线，沟道孔150中包括有电荷存储层和沟道层，电荷存储层例如可以为Oxide-Nitrid-Oxide的结构，沟道层例如可以为多晶硅。
栅线缝隙170设置在绝缘环160之外的堆叠层中，在存储区内栅线缝隙170的方向同字线方向是一直的，栅线缝隙170贯穿到存储堆叠层的底部到基底上，栅线缝隙170的侧壁为氧化物层、填充材料为金属，例如W，其下下形成有掺杂区，在制造过程中，栅线缝隙170用于堆叠层中金属层的替换，形成之后，栅线缝隙170一方面将整个存储区分割为多个块存储区和指存储区，另一方面起到共源(common source)的作用。通常在指存储区的中部设置有顶层选择栅切线(Top Select Gtate Cut)180，将指存储区的顶层选择栅分割为两部分，顶层选择栅切线通常由氧化物材料形成，该选择栅切线可以不穿过绝缘环及绝缘环内的区域。
绝缘环160内的堆叠层为氧化物层与氮化物层的堆叠，为用于形成贯通接触孔162的区域，贯通接触孔162至少贯通了堆叠层，贯通接触孔162用于与另一具有CMOS电路的芯片电连接，CMOS电路芯片主要包括了3D NAND存储器件的阵列芯片所需的电路，例如页缓存(page buffer)、解码器(decoder)、锁存(latches)以及外围电路等，贯通接触孔162例如可以由Ti/TiN和W来形成。
由于在第二区域120中设置了绝缘环160，通过绝缘环160将环内和环外的堆叠层隔离开，绝缘环160内为氧化物层和氮化物层的堆叠层，绝缘环160外，包括绝缘环160外的第二区域120以及第一区域110、第三区域130的堆叠层都为氧化物层和金属层的堆叠，绝缘环160内的氧化物层和氮化物层的堆叠易于贯通接触孔162的形成，而绝缘环外堆叠层中的金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。
为了更好地理解本发明，以下将结合具体的实施例进行详细的说明。在下述实施例一至实施例四中，以一个块存储区为例进行说明，每两条栅线缝隙之间为一个指存储区，在块存储区中有三个指存储区，可以理解的是，此处仅为示例，根据不同的设计，可以是不同设置的存储区。
实施例一
在该实施例中，参考图1所示，第二区域120设置在块(block)存储区中，块存储区由栅线缝隙170间隔开，栅线缝隙170的方向为字线方向，栅线缝隙之间相互平行，一对栅线缝隙170之间为指(finger)存储区。在图2所示的具体实施例中，栅线缝隙将一个块存储区分隔为三个指存储区，根据不同的设计需求，可以分隔为2个或更多个的指存储区。
参考图5所示，栅线缝隙170贯穿到堆叠层的底部，栅线缝隙170的侧壁为氧化物层、填充材料为金属，例如W，其下下形成有掺杂区，栅线缝隙170一方面隔断指存储区，另一方面起到共源(common source)的作用。通常在指存储区的中部设置有顶层选择栅切线(Top Select Gtate Cut)180，将指存储区的顶层选择栅分割为两部分，顶层选择栅切线180通常由氧化物材料形成。
在该实施例中，所述第一区域110和第三区域130的堆叠层中形成有相互平行的栅线缝隙170，沿与栅线缝隙垂直的方向所述绝缘环160的边界至少延伸到一对相互平行的栅线缝隙170之外的区域，这样，绝缘环160将这对相互平行的栅线缝隙170之间的第一区域110和第三区域130的堆叠层的中的金属层被完全阻断，也就是说，绝缘环160两侧的指存储区中顶层选择栅无法通过堆叠层中的顶层金属层连通。
为此，在该实施例中，在所述第一区域110和第二区域120之间设置有第四区域140，以及在所述第二区域120和第三区域130之间设置有第五区域150，同时，所述第四区域140和第五区域150的堆叠层中的上两层金属层为阶梯结构，第一区域110、第四区域140以及第三区域130、第五区域150的堆叠层中设置有沿字线方向延伸至所述绝缘环160的一对相互平行栅线缝隙172，也就是说，此时，栅线缝隙172延伸到绝缘环处，同时，所述第四区域140和第五区域150的堆叠层中的上两层金属层为阶梯结构，为了便于描述，记做顶层金属层阶梯结构，该阶梯结构可以为单侧阶梯，这样，通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接，例如可以在阶梯结构上设置一层或多层互联层将两侧的选择栅电连接起来。
同第一区域和第三区域，所述第四区域140和第五区域150的堆叠层为相互间隔堆叠的氧化物层和金属层，所述第四区域140和第五区域150的堆叠层的层数同第一区域的堆叠层的层数。
在该实施例中，为了便于工艺的优化和集成，在第一区域110靠近第四区域140的边缘部分、第三区域110靠近第五区域150的边缘部分的堆叠层中形成有伪沟道孔152，第四区域140和第五区域150的堆叠层中形成有伪沟道孔154，以及绝缘环160外的第二区域的堆叠层中也形成有伪沟道孔156，这些伪沟道孔152、154、156可以与形成存储单元的沟道孔150一同形成，而后续并不在这些伪沟道孔上形成位线及互联线，他们并不用于真正的存储。
该实施例中，可以形成尺寸较大的绝缘环，适用于形成较多数量的贯通接触孔，且可以通过顶层金属层阶梯结构实现第一区域和第三区域的顶层选择栅的连接，因此，根据设计的需要，可以在一个块存储区中设置一个或多个第二区域。
实施例二
在该实施例中，将描述与实施例一不同的部分，相同部分将不再赘述。
参考图2所示，所述第一区域110和第三区域130的堆叠层中形成有延伸至绝缘环160的相互平行的一对栅线缝隙172，沿与栅线缝隙垂直的方向所述绝缘环160的边界至少延伸到一对相互平行的栅线缝隙170之外的区域，这样，绝缘环160将这对相互平行的栅线缝隙172之间的第一区域110和第三区域130的堆叠层的中的金属层被完全阻断，也就是说，绝缘环160两侧的指存储区中顶层选择栅无法通过堆叠层中的顶层金属层连通。
在该实施例中，所述第一区域110和第三区域130的外侧为堆叠层的阶梯结构(图未示出)，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域110和第三区域130的顶层选择栅电连接。也就是说，可以利用3D NAND器件中本身就固有的堆叠层两侧的阶梯结构，该实施例适用于X-DEC(字线解码)的设计为交错(zigzag)的设计，这样，不用于字线解码的一侧的阶梯结构可以用于上述的第一区域110和第三区域130的顶层选择栅电连接。对于该实施例，在一个块存储区中可以设置一个第二区域。
此外，同实施例一，为了便于工艺的优化和集成，也可以在第一区域110和第三区域110靠近第二区域120的边缘部分的堆叠层中设置伪沟道孔152，以及绝缘环160外的第二区域的堆叠层中设置伪沟道孔156，这些伪沟道孔并不用于形成存储单元。
实施例三
参考图3所示，在该实施例中，栅线缝隙170连续贯穿第一区域110、第二区域120和第三区域130，将所述绝缘环160设置于相互平行的栅线缝隙170之间的第二区域120中，也就是说绝缘环160没有完全占据第二区域。这样，绝缘环160之外的第二区域120的堆叠层中的顶层金属将第一区域和第二区域的顶层选择栅连接起来，绝缘环160两侧的第一区域和第二区域的顶层选择栅不会被绝缘环阻断。
这样，可以在每个指存储区中设置一个绝缘环，且无需额外的结构来弥补阻断造成的影响，也可以根据设计的需要，在一个块存储区的指存储中设置一个或多个第二区域，设计灵活且简单易行。
此外，同实施例一，为了便于工艺的优化和集成，也可以在第一区域110和第三区域110靠近第二区域120的边缘部分的堆叠层中设置伪沟道孔152，以及绝缘环160外的第二区域的堆叠层中设置伪沟道孔156，这些伪沟道孔并不用于形成存储单元。
实施例四
参考图4所示，在该实施例中，所述绝缘环160设置于相互平行的相邻的栅线缝隙之间，所述栅线缝隙170、172穿过第一区域110、第二区域120和第三区域130，且至少有一条栅线缝隙172在第二区域120处具有间断区171。
在该实施例中，穿过第一区域110、第二区域120和第三区域130的栅线缝隙可以是连续贯穿这三个区域，也可以是连续穿过第一区域110和第二区域120、连续穿过第三区域130和第二区域120但在第二区域120处具有间断区171，参考图4所示，一条栅线缝隙170可以为连续贯穿、另一条栅线缝隙172为有间断的贯穿，也可以为两条栅线缝隙均为有间断的贯穿。
同实施例三，绝缘环160没有完全占据第二区域，这样，绝缘环160之外的第二区域120的堆叠层中的顶层金属将第一区域和第二区域的顶层选择栅连接起来，绝缘环160两侧的第一区域和第二区域的顶层选择栅不会被绝缘环阻断。
这样，在具体应用中，如图4所示，可以将块存储区内的栅线缝隙172都设置为有间断的贯穿，块存储区之间的栅线缝隙170设置为连续的贯穿，通过块存储区内的栅线缝隙172的间断区171将整个块存储区的字线连接起来了。这种方式无需额外的结构就可以实现顶层选择栅以及字线的连接，结构简单且易于实现，集成度更高。
此外，同实施例一，为了便于工艺的优化和集成，也可以在第一区域110和第三区域110靠近第二区域120的边缘部分的堆叠层中设置伪沟道孔152，以及绝缘环160外的第二区域的堆叠层中设置伪沟道孔156，这些伪沟道孔并不用于形成存储单元。
实施例五
对于本发明实施例，存储器件设置于基底之上，该基底至少起到支撑的作用，在一些实施例中，参考图5所示，基底为第一衬底100，第一衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)、三五族化合物及二四族化合物半导体等。
对于直接在衬底上形成上述存储器件的实施例，如图5所示，可以从第一衬底100的背面设置贯通第一衬底100且与贯通接触孔162连接的第一互联结构190，该第一互联结构190可以包括一层或多层过孔、金属层，通过第一衬底背面第一互联结构190将贯通接触孔162引出，以进一步与CMOS电路的第二衬底实现电连接。
具体的，键合层将所述第一衬底和第二衬底粘合，实现两个芯片的电连接，在第二衬底中已经形成了CMOS器件电路以及键合层，所述第二衬底的键合层朝向第一衬底的正面，所述键合层将所述第一衬底和第二衬底粘合。
进一步地，由于采用了背面引出贯通接触孔的方式，可以在对应于存储区域的第一衬底的背面上形成第一互联结构的衬垫。由于是在第一衬底的存储区域的背面形成了衬垫，不同于常规方法，无需在第一衬底的存储区域的周边形成衬垫，可以进一步缩小器件的尺寸，提高集成度。
实施例六
在另一些实施例中，参考图6所示，所述基底包括第三衬底300及第三衬底300之上的外延衬底400，第三衬底300中形成了CMOS器件电路(图未示出)以及第二互联结构302，所述贯通接触孔162进一步贯穿外延衬底400至第三衬底300中的第二互联结构302。
在所述第三衬底300中已经形成了CMOS器件电路以及互联结构，该第二互联结构可以包括接触、一层或多层过孔、金属层，进而在第三衬底之上通过淀积的方式形成外延衬底400，外延衬底进一步用于上述存储器件的形成，该外延衬底100可以为单层或叠层结构，例如可以为单晶硅、多晶硅或多晶硅与金属层的叠层。进一步地，可以在与绝缘环内的区域对应的外延衬底的区域中设置开口402，以便于贯通接触孔162贯通至第二互联结构302。
以上对本发明实施例的3D NAND存储器件进行了详细的描述，此外，本发明还提供了上述存储器件的制造方法。
参考图7所示，在步骤S01，提供基底。
在一些实施例中，所述基底可以为第一衬底100，参考图5所示。
在另一些实施例中，参考图6所示，所述基底可以包括第三衬底300和第三衬底300上的外延衬底400，第三衬底300中形成了CMOS器件电路以及第二互联结构302。
S02，在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层(图未示出)。
可以采用合适的淀积方法依次堆叠氧化物层和氮化物层来形成堆叠层，堆叠层的层数根据垂直方向所需形成的存储单元的个数来确定。
S03，在所述堆叠层的两侧形成堆叠层的阶梯结构(图未示出)。
可以采用多次刻蚀的方法，在堆叠层的两侧形成阶梯结构，阶梯结构的阶梯面暴露出氮化物层，该氮化物层在后续的步骤中将被替换为金属层，以用于字线或其他金属层的连接。
在一些实施例中，参考图1所示，所述堆叠层还包括位于所述第一区域110和第二区域120之间的第四区域140，以及位于所述第二区域120和第三区域130之间的第五区域150，在形成阶梯结构的同时，例如在形成堆叠层的较浅的阶梯的同时，还进行如下步骤：
将第四区域140和第五区域150的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构。
S04，分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环。
参考图1及图5所示，在优选的实施例中，可以通过以下步骤来实现：
同时在第一区域110、第三区域130的堆叠层101中形成沟道通孔以及在第二区域120的堆叠层101中形成通孔环以及通孔环之外的第二区域的堆叠层中形成伪沟道通孔，并分别进行沟道通孔、伪沟道通孔及通孔环的填充，以分别形成沟道孔150、伪沟道通孔152、156和绝缘环160。其中，绝缘环的材料可以为介质材料，例如可以为氧化物、氮化物或他们的组合。沟道通孔和伪沟道通孔可以同时形成，可以依次形成oxide-nitrid-oxide的电荷捕获层和多晶硅填充层。
这样，可以在形成沟道孔的同时形成绝缘环160，简化工艺步骤。当然，在其他实施例中，可以采用其他方法来形成绝缘环160，例如在形成沟道孔之前或者之后来形成绝缘环。
S05，形成栅线缝隙170，通过所述栅线缝隙170将绝缘环之外的堆叠层中的氮化物层置换为金属层1012，同时，栅线缝隙中填满金属层，堆叠层中的顶层金属层为顶层选择栅。
在不同的实施例中，根据不同的设置需求，设置栅线缝隙的结构以及与绝缘环的相对位置。
在该步骤中，由于绝缘环的阻挡作用，绝缘环内堆叠层中的氮化物层并不会被去除和替换，而通过栅线缝隙绝缘环外的堆叠层中的氮化物层将会被去除并替换，优选地，替换的金属层可以为W。
在一些实施例中，参考图1所示，所述堆叠层还包括位于所述第一区域110和第二区域120之间的第四区域140，以及位于所述第二区域120和第三区域130之间的第五区域150，所述第四区域140和第五区域150的堆叠层为相互间隔堆叠的氧化物层和金属层且上两层金属层为顶层金属层阶梯结构；第一区域110、第四区域140以及第三区域130、第五区域150的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙172，沿与栅线缝隙垂直的方向所述绝缘环160的边界至少延伸到一对相互平行的栅线缝隙172之外的区域。这样，在通过所述栅线缝隙172将绝缘环160之外的堆叠层中的氮化物层置换为金属层后，在第四区域和第五区域形成顶层金属层阶梯结构，通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
在另一些实施例中，参考图2所示，第一区域110以及第三区域130的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙172，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙172之外的区域；所述第一区域110和第三区域130的外侧为堆叠层的阶梯结构，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
在另一些实施例中，参考图3所示，所述绝缘环设置于相互平行的相邻的栅线缝隙170之间的第二区域120中，所述相互平行的相邻的栅线缝隙170连续贯穿第一区域110、第二区域120和第三区域130。
在又一些实施例中，参考图4所示，所述绝缘环设置于相互平行的相邻的栅线缝隙170、172之间，所述相互平行的相邻的栅线缝隙穿过第一区域110、第二区域120和第三区域130，且至少有一条栅线缝隙172在第二区域120处具有间断区171。
S06，在绝缘环内160的堆叠层102中形成贯通接触孔162。
绝缘环160内的堆叠层为氧化物层与氮化物层的叠层，可以通过刻蚀技术刻蚀绝缘环内的堆叠层，直至暴露堆叠层下的区域，进而，进行金属材料的填充，例如W，来形成贯通接触孔。
在一些实施例中，参考图6所示，所述基底包括第三衬底300和第三衬底300上的外延衬底400，与绝缘环内160的区域对应的外延衬底的区域设置有开口402，开口402中填充有介质材料，第三衬底300中形成了CMOS器件电路以及第二互联结构302，形成贯通接触孔的步骤包括：形成贯穿绝缘环内的堆叠层以及外延衬底开口中的介质材料直至第三衬底中的互联结构302的贯通接触孔162。
在一些实施例中，参考图5所示，所述基底为第一衬底100，还可以包括：
从所述第一衬底100的背面形成贯通第一衬底100且与贯通接触孔160连接的第一互联结构190。
此外，本发明还提供了一种3D NAND存储器件结构的封装方法，参考图8-10所示，包括：
提供第一衬底100，第一衬底100上形成有上述实施例中任一的3D NAND存储器件；
提供第二衬底200，第二衬底200中形成了CMOS器件电路以及键合层220；
将所述第二衬底200的键合层220朝向第一衬底100的正面，通过所述键合层将所述第一衬底100和第二衬底200粘合。
此步骤中，第一衬底100的互连结构230与第二衬底的互联结构210需要相对应设置，以实现二者的互联。
进一步地，还包括：
在所述第一衬底100的背面形成贯通第一衬底100且与贯通接触孔162连接的第一互联结构190。
可以依次通过减薄第一衬底100、抛光第一衬底100以及形成互联结构等步骤来进行贯通接触孔的背连接。
进一步地，在对应于存储区域的第一衬底的背面上形成第一互联结构的衬垫(图未示出)。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种3D NAND存储器件，其特征在于，包括：
基底；
所述基底上的堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，
所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；
所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，堆叠层中的顶层金属层为顶层选择栅，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔；
设置在绝缘环外的栅线缝隙。
2.根据权利要求1所述的存储器件，其特征在于，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层且上两层金属层为顶层金属层阶梯结构；
第一区域、第四区域以及第三区域、第五区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；
通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
3.根据权利要求1所述的存储器件，其特征在于，第一区域以及第三区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；所述第一区域和第三区域的外侧为堆叠层的阶梯结构，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
4.根据权利要求1所述的存储器件，其特征在于，所述绝缘环设置于相互平行的相邻的栅线缝隙之间的第二区域中，所述相互平行的相邻的栅线缝隙连续贯穿第一区域、第二区域和第三区域。
5.根据权利要求1所述的存储器件，其特征在于，所述绝缘环设置于相互平行的相邻的栅线缝隙之间，所述相互平行的相邻的栅线缝隙穿过第一区域、第二区域和第三区域，且至少有一条栅线缝隙在第二区域处具有间断区。
6.根据权利要求1所述的存储器件其特征在于，所述绝缘环之外的第二区域的堆叠层中形成有伪沟道孔。
7.根据权利要求1-6中任一项所述的存储器件，其特征在于，所述基底为第一衬底，所述第一衬底的背面设置有贯通第一衬底且与贯通接触孔连接的第一互联结构。
8.根据权利要求7所述的存储器件，其特征在于，还包括第二衬底，第二衬底中形成了CMOS器件电路以及键合层，所述第二衬底的键合层朝向第一衬底的正面，所述键合层将所述第一衬底和第二衬底粘合。
9.根据权利要求8所述的存储器件，其特征在于，在对应于存储区域的第一衬底的背面上形成有第一互联结构的衬垫。
10.根据权利要求1-6中任一项所述的存储器件，其特征在于，所述基底包括第三衬底及第三衬底之上的外延衬底，第三衬底中形成了CMOS器件电路以及第二互联结构，所述贯通接触孔进一步贯穿外延衬底至第三衬底中的第二互联结构。
11.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供基底；
在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层；
在所述堆叠层的两侧形成堆叠层的阶梯结构；
分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环；
形成栅线缝隙，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层，堆叠层中的顶层金属层为顶层选择栅；
在绝缘环内的堆叠层中形成贯通接触孔。
12.根据权利要求11所述的制造方法，其特征在于，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；第一区域、第四区域以及第三区域、第五区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；则，
在所述堆叠层的两侧形成堆叠层的阶梯结构的同时，还包括：
将第四区域和第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构；则，
在通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层的步骤中，在第四区域和第五区域形成顶层金属层阶梯结构，通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
13.根据权利要求11所述的制造方法，其特征在于，第一区域以及第三区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；所述第一区域和第三区域的外侧为堆叠层的阶梯结构，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。
14.根据权利要求11所述的制造方法，其特征在于，所述绝缘环设置于相互平行的相邻的栅线缝隙之间的第二区域中，所述相互平行的相邻的栅线缝隙连续贯穿第一区域、第二区域和第三区域。
15.根据权利要求11所述的制造方法，其特征在于，所述绝缘环设置于相互平行的相邻的栅线缝隙之间，所述相互平行的相邻的栅线缝隙穿过第一区域、第二区域和第三区域，且至少有一条栅线缝隙在第二区域处具有间断区。
16.根据权利要求11所述的制造方法，其特征在于，在所述第一区域、第三区域的堆叠层中形成沟道孔的步骤中，还包括：
在所述绝缘环之外的第二区域的堆叠层中形成伪沟道孔。
17.根据权利要求16所述的制造方法，其特征在于，分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环的步骤包括：
同时在第一区域、第三区域的堆叠中形成沟道通孔以及在第二区域的堆叠层中形成通孔环以及通孔环之外的第二区域的堆叠层中形成伪沟道通孔，并分别进行沟道通孔、伪沟道通孔及通孔环的填充，以分别形成沟道孔、伪沟道通孔和绝缘环。
18.根据权利要求11-17中任一项所述的制造方法，其特征在于，所述基底为第一衬底，还包括：
从所述第一衬底的背面形成贯通第一衬底且与贯通接触孔连接的第一互联结构。
19.根据权利要求11-17中任一项所述的制造方法，其特征在于，所述基底包括第三衬底和第三衬底上的外延衬底，与绝缘环内的区域对应的外延衬底的区域设置有开口，开口中填充有介质材料，第三衬底中形成了CMOS器件电路以及第二互联结构，形成贯通接触孔的步骤包括：形成贯穿绝缘环内的堆叠层以及外延衬底开口中的介质材料直至第三衬底中的互联结构的贯通接触孔。
20.一种3D NAND存储器件结构的封装方法，其特征在于，包括：
提供如权利要求1-6中任一项所述的3D NAND存储器件，基底为第一衬底；
提供第二衬底，第二衬底中形成了CMOS器件电路以及键合层；
将所述第二衬底的键合层朝向第一衬底的正面，通过所述键合层将所述第一衬底和第二衬底粘合。
21.根据权利要求20所述的封装方法，其特征在于，还包括：
在所述第一衬底的背面形成贯通第一衬底且与贯通接触孔连接的第一互联结构。
22.根据权利要求21所述的封装方法，其特征在于，还包括：
在对应于存储区域的第一衬底的背面上形成第一互联结构的衬垫。
CN201710135655.3A 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法、封装方法 Active CN106910746B (zh)

Priority Applications (17)

Application Number Priority Date Filing Date Title
CN201710135655.3A CN106910746B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法、封装方法
KR1020237033700A KR20230145234A (ko) 2017-03-08 2018-03-02 3차원 메모리 장치의 하이브리드 본딩 컨택 구조
PCT/CN2018/077908 WO2018161859A1 (en) 2017-03-08 2018-03-02 Hybrid bonding contact structure of three-dimensional memory device
KR1020227025305A KR102586183B1 (ko) 2017-03-08 2018-03-02 3차원 메모리 장치의 하이브리드 본딩 컨택 구조
KR1020217019643A KR102425816B1 (ko) 2017-03-08 2018-03-02 3차원 메모리 장치의 하이브리드 본딩 컨택 구조
KR1020197029460A KR102271600B1 (ko) 2017-03-08 2018-03-02 3차원 메모리 장치의 하이브리드 본딩 컨택 구조
CN202010221823.2A CN111223867B (zh) 2017-03-08 2018-03-02 三维存储器件的混和键合触点结构
CN201880005434.7A CN110114875B (zh) 2017-03-08 2018-03-02 三维存储器件的混和键合触点结构
JP2019570609A JP7026707B2 (ja) 2017-03-08 2018-03-02 ３次元メモリデバイスのハイブリッドボンディングコンタクト構造
TW107107718A TWI693704B (zh) 2017-03-08 2018-03-07 三維記憶體元件的混和鍵合接觸結構
US16/046,852 US10593690B2 (en) 2017-03-08 2018-07-26 Hybrid bonding contact structure of three-dimensional memory device
US16/821,757 US10923491B2 (en) 2017-03-08 2020-03-17 Hybrid bonding contact structure of three-dimensional memory device
US17/148,209 US11527547B2 (en) 2017-03-08 2021-01-13 Hybrid bonding contact structure of three-dimensional memory device
JP2021188013A JP7335309B2 (ja) 2017-03-08 2021-11-18 ３次元メモリデバイスのハイブリッドボンディングコンタクト構造
US18/052,459 US11758732B2 (en) 2017-03-08 2022-11-03 Hybrid bonding contact structure of three-dimensional memory device
US18/221,358 US12137568B2 (en) 2017-03-08 2023-07-12 Hybrid bonding contact structure of three-dimensional memory device
JP2023133075A JP2023164841A (ja) 2017-03-08 2023-08-17 ３次元メモリデバイスのハイブリッドボンディングコンタクト構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710135655.3A CN106910746B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法、封装方法

Publications (2)

Publication Number Publication Date
CN106910746A CN106910746A (zh) 2017-06-30
CN106910746B true CN106910746B (zh) 2018-06-19

Family

ID=59186772

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710135655.3A Active CN106910746B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法、封装方法
CN202010221823.2A Active CN111223867B (zh) 2017-03-08 2018-03-02 三维存储器件的混和键合触点结构
CN201880005434.7A Active CN110114875B (zh) 2017-03-08 2018-03-02 三维存储器件的混和键合触点结构

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010221823.2A Active CN111223867B (zh) 2017-03-08 2018-03-02 三维存储器件的混和键合触点结构
CN201880005434.7A Active CN110114875B (zh) 2017-03-08 2018-03-02 三维存储器件的混和键合触点结构

Country Status (6)

Country Link
US (5) US10593690B2 (zh)
JP (3) JP7026707B2 (zh)
KR (4) KR102586183B1 (zh)
CN (3) CN106910746B (zh)
TW (1) TWI693704B (zh)
WO (1) WO2018161859A1 (zh)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
KR102342853B1 (ko) * 2017-07-21 2021-12-23 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자
JP7304335B2 (ja) * 2017-08-21 2023-07-06 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
US10651087B2 (en) 2017-08-31 2020-05-12 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
US10283452B2 (en) * 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
CN108364954B (zh) * 2018-03-14 2020-10-27 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
JP2019169539A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
KR102639721B1 (ko) * 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
JP7121141B2 (ja) 2018-05-03 2022-08-17 長江存儲科技有限責任公司 ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
CN109075167B (zh) 2018-05-24 2020-08-25 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
CN108878428B (zh) * 2018-06-29 2020-01-14 长江存储科技有限责任公司 形成三维存储器中阶梯结构及其分区的方法及阶梯结构
JP7046228B2 (ja) * 2018-07-20 2022-04-01 長江存儲科技有限責任公司 三次元メモリ素子
WO2020014976A1 (en) 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN112567514B (zh) * 2018-08-03 2021-11-12 长江存储科技有限责任公司 存储器结构及其形成方法
WO2020037489A1 (en) 2018-08-21 2020-02-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having through array contacts and methods for forming the same
KR102589663B1 (ko) 2018-08-22 2023-10-17 삼성전자주식회사 3차원 반도체 메모리 소자
US11101195B2 (en) * 2018-09-18 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10868032B2 (en) * 2018-10-15 2020-12-15 Micron Technology, Inc. Dielectric extensions in stacked memory arrays
EP3830871B1 (en) 2018-10-24 2024-05-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
KR20200051301A (ko) * 2018-11-05 2020-05-13 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치 및 그 제조방법
US10734080B2 (en) * 2018-12-07 2020-08-04 Sandisk Technologies Llc Three-dimensional memory device containing bit line switches
US10854619B2 (en) 2018-12-07 2020-12-01 Sandisk Technologies Llc Three-dimensional memory device containing bit line switches
KR102662190B1 (ko) 2018-12-17 2024-05-02 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치의 제조방법
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN110896669B (zh) 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
CN110896668B (zh) 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
CN113707665B (zh) * 2019-01-02 2024-05-07 长江存储科技有限责任公司 存储器及其形成方法
US10840260B2 (en) 2019-01-18 2020-11-17 Sandisk Technologies Llc Through-array conductive via structures for a three-dimensional memory device and methods of making the same
WO2020147119A1 (en) * 2019-01-18 2020-07-23 Yangtze Memory Technologies Co., Ltd. Source contact structure of three-dimensional memory devices and fabrication methods thereof
EP3853900A4 (en) 2019-02-18 2022-05-18 Yangtze Memory Technologies Co., Ltd. CHANNEL HOLE AND BITLINE ARCHITECTURE AND METHODS TO IMPROVE PAGE OR BLOCK SIZE AND 3D NAND PERFORMANCE
WO2020168502A1 (en) 2019-02-21 2020-08-27 Yangtze Memory Technologies Co., Ltd. Staircase structure with multiple divisions for three-dimensional memory
KR102650424B1 (ko) * 2019-02-25 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
CN109872997B (zh) * 2019-02-28 2020-08-14 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
WO2020177049A1 (en) 2019-03-04 2020-09-10 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
WO2020177048A1 (en) 2019-03-04 2020-09-10 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
CN110277407B (zh) * 2019-04-30 2020-05-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110326047A (zh) * 2019-05-17 2019-10-11 长江存储科技有限责任公司 具有静态随机存取存储器的三维存储器件的数据缓冲操作
WO2020258197A1 (en) 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
WO2020258209A1 (en) 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
CN110520984A (zh) * 2019-07-08 2019-11-29 长江存储科技有限责任公司 用于形成三维nand的电容器的结构和方法
KR102678190B1 (ko) * 2019-07-15 2024-06-25 미미르아이피 엘엘씨 반도체 메모리 장치 및 그 제조방법
US11152388B2 (en) * 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210048638A (ko) 2019-10-23 2021-05-04 삼성전자주식회사 반도체 패키지
US11069707B2 (en) * 2019-10-29 2021-07-20 Sandisk Technologies Llc Variable die size memory device and methods of manufacturing the same
CN111066146A (zh) 2019-11-22 2020-04-24 长江存储科技有限责任公司 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法
WO2021097796A1 (en) 2019-11-22 2021-05-27 Yangtze Memory Technologies Co., Ltd. Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
KR20210086098A (ko) * 2019-12-31 2021-07-08 삼성전자주식회사 집적회로 소자
KR20210091475A (ko) * 2020-01-14 2021-07-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR20210092359A (ko) 2020-01-15 2021-07-26 삼성전자주식회사 3차원 반도체 메모리 장치
WO2021146878A1 (en) * 2020-01-21 2021-07-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with enlarged joint critical dimension and methods for forming the same
WO2021151220A1 (en) 2020-01-28 2021-08-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN112701121B (zh) 2020-01-28 2023-09-12 长江存储科技有限责任公司 三维存储器件及用于形成三维存储器件的方法
WO2021168839A1 (zh) * 2020-02-28 2021-09-02 华为技术有限公司 一种存储器和电子设备
CN111312713B (zh) * 2020-03-03 2021-07-20 长江存储科技有限责任公司 三维存储器及其制备方法、及电子设备
CN111341786B (zh) * 2020-03-11 2023-07-28 长江存储科技有限责任公司 三维存储器及其制造方法
CN111403406B (zh) * 2020-03-13 2023-05-05 长江存储科技有限责任公司 三维存储器及其制备方法
JP2021150346A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体記憶装置
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
CN111403399B (zh) * 2020-03-30 2023-02-03 长江存储科技有限责任公司 一种三维存储器件及其制造方法
TWI719875B (zh) * 2020-04-01 2021-02-21 世界先進積體電路股份有限公司 封裝結構
KR102671462B1 (ko) * 2020-04-14 2024-05-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 후면 소스 콘택트를 가지는 3차원 메모리 디바이스
JP7305774B2 (ja) * 2020-05-27 2023-07-10 長江存儲科技有限責任公司 ３次元メモリデバイス
WO2021237489A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111801800B (zh) 2020-05-27 2022-06-07 长江存储科技有限责任公司 三维存储器件
WO2021237492A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
WO2021237629A1 (en) 2020-05-29 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and forming method thereof
WO2021243686A1 (en) * 2020-06-05 2021-12-09 Yangtze Memory Technologies Co., Ltd. Contact pad structure and method of forming the same
US11289407B2 (en) 2020-06-23 2022-03-29 Vanguard International Semiconductor Corporation Package structure
US11482536B2 (en) 2020-07-23 2022-10-25 Micron Technology, Inc. Electronic devices comprising memory pillars and dummy pillars including an oxide material, and related systems and methods
US11569259B2 (en) 2020-08-05 2023-01-31 Sandisk Technologies Llc Three-dimensional memory device with double-sided stepped surfaces and method of making thereof
CN111968986B (zh) * 2020-08-11 2024-06-21 长江存储科技有限责任公司 三维存储器及其制造方法
KR20220021091A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11424250B2 (en) * 2020-08-27 2022-08-23 Qualcomm Incorporated Memory
CN112185980B (zh) * 2020-09-09 2022-10-11 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112164693B (zh) * 2020-09-22 2021-12-28 长江存储科技有限责任公司 三维存储器器件及其制造方法
US11322440B2 (en) 2020-09-30 2022-05-03 Sandisk Technologies Llc Three-dimensional memory device with dielectric wall support structures and method of forming the same
US11963354B2 (en) 2020-09-30 2024-04-16 Sandisk Technologies Llc Three-dimensional memory device with dielectric or semiconductor wall support structures and method of forming the same
CN112840453B (zh) * 2020-10-09 2022-09-06 长江存储科技有限责任公司 存储器件及其制造方法
KR20220048747A (ko) * 2020-10-13 2022-04-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220049214A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 씨오피 구조를 갖는 비휘발성 메모리 장치
US11482539B2 (en) 2020-10-28 2022-10-25 Sandisk Technologies Llc Three-dimensional memory device including metal silicide source regions and methods for forming the same
KR20220057917A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 댐 구조체를 갖는 반도체 소자
CN112331667B (zh) * 2020-11-10 2021-09-28 长江存储科技有限责任公司 三维存储器及其制造方法
CN112331655B (zh) * 2020-11-10 2021-09-10 长江存储科技有限责任公司 一种三维存储器及其制作方法
US11393757B2 (en) * 2020-11-19 2022-07-19 Sandisk Technologies Llc Three-dimensional memory device containing oxidation-resistant contact structures and methods of making the same
US11367733B1 (en) 2020-12-07 2022-06-21 Sandisk Technologies Llc Memory die with source side of three-dimensional memory array bonded to logic die and methods of making the same
US11417621B2 (en) 2020-12-07 2022-08-16 Sandisk Technologies Llc Memory die with source side of three-dimensional memory array bonded to logic die and methods of making the same
CN112635481B (zh) * 2020-12-22 2024-07-02 长江存储科技有限责任公司 三维nand存储器及其制备方法
US11758724B2 (en) * 2021-02-04 2023-09-12 Macronix International Co., Ltd. Memory device with memory string comprising segmented memory portions and method for fabricating the same
CN112951802A (zh) * 2021-02-22 2021-06-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN113192963B (zh) * 2021-03-22 2022-07-01 长江存储科技有限责任公司 一种半导体器件及其制备方法
CN113488452B (zh) * 2021-06-30 2022-05-27 长江存储科技有限责任公司 三维存储器及其检测方法
CN113725225B (zh) * 2021-08-20 2024-06-11 长江存储科技有限责任公司 一种半导体器件及其制备方法
US20230110367A1 (en) * 2021-10-13 2023-04-13 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
WO2023087666A1 (en) * 2021-11-18 2023-05-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
JP2023140625A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体記憶装置
JP2023141616A (ja) * 2022-03-24 2023-10-05 キオクシア株式会社 メモリデバイス
TWI809855B (zh) * 2022-05-05 2023-07-21 旺宏電子股份有限公司 記憶體元件、半導體元件及其製造方法
US20230411306A1 (en) * 2022-06-16 2023-12-21 Sandisk Technologies Llc Three-dimensional memory device containing deformation resistant trench fill structure and methods of making the same
WO2024205705A1 (en) * 2023-03-28 2024-10-03 Sandisk Technologies Llc Three-dimensional memory device containing composite dielectric isolation structure in a staircase region and methods of forming the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615448B2 (en) * 2005-12-06 2009-11-10 Sandisk Corporation Method of forming low resistance void-free contacts
KR100806339B1 (ko) 2006-10-11 2008-02-27 삼성전자주식회사 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법
KR101773044B1 (ko) 2010-05-24 2017-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템
KR20120121177A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US8432746B2 (en) * 2011-05-05 2013-04-30 Macronix International Co., Ltd. Memory page buffer
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US8643142B2 (en) * 2011-11-21 2014-02-04 Sandisk Technologies Inc. Passive devices for 3D non-volatile memory
CN102569328B (zh) * 2012-03-16 2015-05-13 上海丽恒光微电子科技有限公司 感光成像装置、半导体器件的制作方法
KR20140028969A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10403766B2 (en) * 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
JP2014241358A (ja) * 2013-06-12 2014-12-25 株式会社東芝 半導体記憶装置
KR102150253B1 (ko) 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
US9401309B2 (en) * 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
US20160079252A1 (en) * 2014-09-11 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
KR102244219B1 (ko) * 2014-09-29 2021-04-27 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9236396B1 (en) * 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
US9419135B2 (en) * 2014-11-13 2016-08-16 Sandisk Technologies Llc Three dimensional NAND device having reduced wafer bowing and method of making thereof
KR102282138B1 (ko) 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
US9397115B1 (en) * 2014-12-29 2016-07-19 Sandisk Technologies Llc Methods for making a trim-rate tolerant self-aligned contact via structure array
CN105810638B (zh) * 2014-12-31 2019-02-22 上海格易电子有限公司 一种3d nand闪存结构和制作方法
TWI608619B (zh) * 2015-01-27 2017-12-11 旺宏電子股份有限公司 三維垂直通道反及閘記憶體之源線生成
AU2016225968B2 (en) 2015-03-05 2020-07-23 Think Surgical, Inc. Methods for locating and tracking a tool axis
US9397043B1 (en) * 2015-03-27 2016-07-19 Kabushiki Kaisha Toshiba Semiconductor memory device
US9397046B1 (en) * 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
KR102393976B1 (ko) 2015-05-20 2022-05-04 삼성전자주식회사 반도체 메모리 소자
US9455270B1 (en) * 2015-08-21 2016-09-27 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of the same
US9754888B2 (en) * 2015-12-14 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN106129010B (zh) * 2016-09-07 2019-01-22 武汉新芯集成电路制造有限公司 一种形成3d nand闪存的方法
CN106206454B (zh) * 2016-09-12 2019-05-03 武汉新芯集成电路制造有限公司 一种形成3d nand闪存的方法
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
KR102346409B1 (ko) * 2017-03-08 2021-12-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조

Also Published As

Publication number Publication date
US11758732B2 (en) 2023-09-12
JP2023164841A (ja) 2023-11-14
WO2018161859A1 (en) 2018-09-13
JP7335309B2 (ja) 2023-08-29
US10923491B2 (en) 2021-02-16
JP2022016545A (ja) 2022-01-21
KR102271600B1 (ko) 2021-07-01
KR20190119153A (ko) 2019-10-21
KR20220107088A (ko) 2022-08-01
CN110114875B (zh) 2020-04-28
CN111223867A (zh) 2020-06-02
US20230363169A1 (en) 2023-11-09
CN111223867B (zh) 2021-02-19
CN110114875A (zh) 2019-08-09
US20200295025A1 (en) 2020-09-17
US11527547B2 (en) 2022-12-13
JP7026707B2 (ja) 2022-02-28
US20230087468A1 (en) 2023-03-23
KR102586183B1 (ko) 2023-10-06
KR102425816B1 (ko) 2022-07-27
KR20230145234A (ko) 2023-10-17
US10593690B2 (en) 2020-03-17
JP2020515084A (ja) 2020-05-21
US12137568B2 (en) 2024-11-05
CN106910746A (zh) 2017-06-30
TW201834221A (zh) 2018-09-16
KR20210083366A (ko) 2021-07-06
TWI693704B (zh) 2020-05-11
US20210134826A1 (en) 2021-05-06
US20190057974A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN106910746B (zh) 一种3d nand存储器件及其制造方法、封装方法
CN106920794B (zh) 一种3d nand存储器件及其制造方法
CN107068687B (zh) 一种3d nand存储器件及其制造方法
JP7242791B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト構造
CN109935593B (zh) 一种3d nand存储器件及其制造方法
CN113707665B (zh) 存储器及其形成方法
US8822322B2 (en) Semiconductor devices and methods of fabricating the same
CN113555370B (zh) 具有漏极选择栅切割结构的三维存储器件及其形成方法
KR101206508B1 (ko) 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법
KR102629347B1 (ko) 반도체 장치 및 그 제조 방법
KR101692389B1 (ko) 수직형 반도체 소자 및 그 제조 방법
KR20160025842A (ko) 반도체 장치의 제조 방법
US11894301B2 (en) Vertical memory devices
US10283519B2 (en) Three dimensional NAND string memory device
KR20190013347A (ko) 반도체 장치 및 그 제조 방법
CN103311251A (zh) 半导体器件及其制造方法
CN112768467B (zh) 一种三维存储器及其制作方法
US11856770B2 (en) Semiconductor device, method of manufacturing the same, and massive data storage system including the same
CN111403410B (zh) 存储器及其制备方法
CN116097919A (zh) 三维存储器的制备方法
US12120874B2 (en) Semiconductor devices having separation regions in gate electrode layers, and data storage systems including the same
TWI832643B (zh) 記憶裝置及其製造方法
CN114121887A (zh) 一种半导体器件及其制备方法
CN118785717A (zh) 一种半导体器件及其制备方法、存储器及存储系统
CN114068578A (zh) 三维存储器及其制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant