[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106847892B - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN106847892B
CN106847892B CN201710131890.3A CN201710131890A CN106847892B CN 106847892 B CN106847892 B CN 106847892B CN 201710131890 A CN201710131890 A CN 201710131890A CN 106847892 B CN106847892 B CN 106847892B
Authority
CN
China
Prior art keywords
layer
ohmic contact
metal layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710131890.3A
Other languages
English (en)
Other versions
CN106847892A (zh
Inventor
张慧
林允植
严允晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710131890.3A priority Critical patent/CN106847892B/zh
Publication of CN106847892A publication Critical patent/CN106847892A/zh
Application granted granted Critical
Publication of CN106847892B publication Critical patent/CN106847892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，用以使得有源层与薄膜晶体管中的源极金属层和漏极金属层通过欧姆接触层连接，从而降低有源层与源极金属层和漏极金属层之间的欧姆接触电阻，提高薄膜晶体管中有源层与源极金属层和漏极金属层之间的欧姆接触效果，进而可以提高薄膜晶体管的工作稳定性。本申请实施例提供的一种薄膜晶体管，包括：源极金属层，在源极金属层之上的第一绝缘层，在第一绝缘层之上的漏极金属层；有源层和欧姆接触层，有源层通过欧姆接触层与源极金属层和漏极金属层相连；欧姆接触层包括第一欧姆接触层和第二欧姆接触层，第一欧姆接触层包括位于第一绝缘层两侧第一部分区域和第二部分区域。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本申请涉及通信技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
目前高分辨率显示产品成为市场主流趋势，实现液晶显示面板的高分辨率显示，对其像素开口率的要求越来越高，因此缩小薄膜晶体管(Thin Film Transistor，TFT)的尺寸变得尤为关键。现有技术中，存在一种垂直型TFT结构，可以大大减小TFT的尺寸，如图1所示，该垂直型TFT结构包括：玻璃基板1、缓冲层2、像素层3、源极金属层4、第一绝缘层5、漏极金属层6、氧化物(IGZO)层7、第二绝缘层8以及栅极金属层9，其中氧化物(IGZO)7属于有源层。虽然图1所示的垂直型TFT结构可以大大减小TFT的尺寸，但是该垂直型TFT结构目前仅适用于氧化物TFT，而非晶硅型TFT中非晶硅作为有源层，由于有源层与源极金属层及漏极金属层直接接触，因此非晶硅型TFT的欧姆接触较差，导致非晶硅型TFT的稳定性较差。
发明内容
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，用以使得有源层与薄膜晶体管中的源极金属层和漏极金属层通过欧姆接触层连接，从而降低有源层与源极金属层和漏极金属层之间的欧姆接触电阻，从而提高薄膜晶体管中有源层与源极金属层和漏极金属层之间的欧姆接触效果，进而可以提高薄膜晶体管的工作稳定性。
本申请实施例提供的一种薄膜晶体管，包括：源极金属层，在所述源极金属层之上的第一绝缘层，在所述第一绝缘层之上的漏极金属层；所述薄膜晶体管还包括：有源层和欧姆接触层，所述有源层通过所述欧姆接触层与所述源极金属层和所述漏极金属层相连；其中，所述欧姆接触层包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层包括位于所述第一绝缘层两侧第一部分区域和第二部分区域。
本申请实施例提供的薄膜晶体管，通过设置欧姆接触层，使得源极层通过欧姆接触层与所述源极金属层和所述漏极金属层连接，即所述有源层不与所述源极金属层和所述漏极金属层直接接触，从而降低有源层与薄膜晶体管中的源极金属层和漏极金属层之间的欧姆接触电阻，提高有源层与所述源极金属层和所述漏极金属层之间的欧姆接触效果，进而可以提高垂直型非晶硅薄膜晶体管的工作稳定性。
较佳地，所述第二欧姆接触层位于所述第一绝缘层与所述漏极金属层之间。
较佳地，所述有源层包括分别位于所述第一绝缘层两侧的第一部分有源层和第二部分有源层，第一部分有源层位于第一欧姆接触层的第一部分区域与第二欧姆接触层之间，第二部分有源层位于第一欧姆接触层的第二部分区域与第二欧姆接触层之间。
较佳地，所述有源层包括非晶硅，和/或所述第一欧姆接触层和所述第二欧姆接触层包括电子型掺杂非晶硅。
较佳地，所述薄膜晶体管还包括：
位于所述有源层之上的第二绝缘层；
位于所述第二绝缘层之上的栅极金属层。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例提供的一种显示装置，包括本申请实施例提供的阵列基板。
本申请实施例提供的一种薄膜晶体管的制备方法，包括：在源极金属层之上设置第一绝缘层；在所述第一绝缘层之上设置漏极金属层；该方法还包括：设置有源层和欧姆接触层，所述有源层通过欧姆接触层与所述源极金属层和所述漏极金属层相连；其中，所述欧姆接触层包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层包括位于所述第一绝缘层两侧第一部分区域和第二部分区域。
较佳地，所述第一欧姆接触层和所述第二欧姆接触层在同一工艺流程中形成。
较佳地，所述有源层在形成所述欧姆接触层和漏极金属层之后形成的。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中垂直型氧化物TFT的结构示意图；
图2为本申请实施例提供的第一种薄膜晶体管的结构示意图；
图3为本申请实施例提供的第二种薄膜晶体管的结构示意图；
图4为本申请实施例提供的第三种薄膜晶体管的结构示意图；
图5为本申请实施例提供的一种薄膜晶体管制备方法的流程示意图；
图6为本申请实施例提供的制备如图4所示的薄膜晶体管的第一种方法的流程示意图；
图7为本申请实施例提供的制备如图4所示的薄膜晶体管的第二种方法的流程示意图。
具体实施方式
本申请实施例提供了一种薄膜晶体管、阵列基板、显示面板、显示装置及制备方法，用以使得有源层与薄膜晶体管中的源极金属层和漏极金属层通过欧姆接触层连接，从而降低有源层与源极金属层和漏极金属层之间的欧姆接触电阻，从而提高薄膜晶体管中有源层与源极金属层和漏极金属层之间的欧姆接触效果，进而可以提高薄膜晶体管的工作稳定性。
本申请实施例提供的一种薄膜晶体管，如图2所示，包括：源极金属层4，在所述源极金属层4之上的第一绝缘层5，位于第一绝缘层5之上的漏极金属层6；有源层12和欧姆接触层16，位于有源层12之上的第二绝缘层8，位于第二绝缘层8之上的栅极金属层9，所述有源层12通过欧姆接触层16与所述源极金属层4和所述漏极金属层6相连，所述欧姆接触层16包括第一欧姆接触层10和第二欧姆接触层11，所述第一欧姆接触层10包括位于所述第一绝缘层5两侧第一部分区域17和第二部分区域18。
本申请实施例提供的薄膜晶体管，通过设置欧姆接触层，使得源极层通过欧姆接触层与所述源极金属层和所述漏极金属层连接，即所述有源层不与所述源极金属层和所述漏极金属层直接接触，从而降低有源层与源极金属层和漏极金属层之间的欧姆接触电阻，提高有源层与所述源极金属层和所述漏极金属层之间的欧姆接触效果，进而可以提高薄膜晶体管的工作稳定性。
在如图2所示的薄膜晶体管中，所述第二欧姆接触层11位于所述第一绝缘层5与所述漏极金属层6之间，即第二欧姆接触层与第一绝缘层在垂直方向上的投影存在重叠部分，所述第二欧姆接触层可以是连续的一整层设置于第一绝缘层与漏极金属层之间，也可以不连续设置于第一绝缘层与漏极金属层之间，如图3所示，该薄膜晶体管中，第二欧姆接触层11分成两部分区域设置于第一绝缘层5和漏极金属层6之间。需要说明的是，第一绝缘层的截面可以是如图2、图3所示的梯形，也可以是矩形，本申请以第一绝缘层的截面为梯形为例进行说明，但实际生产中，可根据需要设置第一绝缘层的形状。
在如图2所示的薄膜晶体管中，所述有源层包括分别位于所述第一绝缘层两侧的第一部分有源层19和第二部分有源层20，第一部分有源层19位于第一欧姆接触层10的第一部分区域17与第二欧姆接触层11之间，第二部分有源层20位于第一欧姆接触层10的第二部分区域18与第二欧姆接触层11之间。
较佳地，所述有源层包括非晶硅(a-Si)。
较佳地，所述第一欧姆接触层和所述第二欧姆接触层包括电子型掺杂非晶硅(n+a-Si)。
以第一部分有源层19和第二部分有源层20全部为a-Si层15、第一欧姆接触层以及第二欧姆接触层为n+a-Si情况为例，本申请实施例提供的薄膜晶体管结构如图4所示，第二n+a-Si层14位于第一绝缘层5和漏极金属层6之间，a-Si层15在第一绝缘层5两侧与第一n+a-Si层13接触和第二n+a-Si层14接触。
需要说明的是，本申请实施例提供的如图2、图3以及图4所示薄膜晶体管，有源层与源极金属层和漏极金属层均不接触，但只要在有源层通过欧姆接触层与源极金属层和漏极金属层接触的情况下，即可降低有源层与源极金属层和漏极金属层之间的欧姆接触电阻，提高有源层与源极金属层和漏极金属层之间的欧姆接触效果。因此，在实际情况中，在满足有源层通过欧姆接触层与源极金属层和漏极金属层接触的情况下，即在保证有源层与源极金属层和漏极金属层欧姆接触效果良好的情况下，有源层也可以与源极金属层和漏极金属层部分接触。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例提供的一种显示装置，包括本申请实施例提供的阵列基板。
例如，本申请实施例提供的显示装置，可以是液晶显示面板或有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板等，也可以是手机、电视、电脑等装置。
与本申请实施例提供的薄膜晶体管相对应，本申请实施例还提供了一种薄膜晶体管制备方法，如图5所示，该方法包括：
S501、在源极金属层之上设置第一绝缘层；
S502、在所述第一绝缘层之上设置漏极金属层；
S503、设置有源层和欧姆接触层，所述有源层通过欧姆接触层与所述源极金属层和所述漏极金属层相连；
其中，所述欧姆接触层包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层包括位于所述第一绝缘层两侧第一部分区域和第二部分区域。
本申请实施例提供的薄膜晶体管制备方法，
较佳地，所述第一欧姆接触层和所述第二欧姆接触层在同一工艺流程中形成。
本申请实施例提供的薄膜晶体管制备方法，所述第一欧姆接触层和所述第二欧姆接触层在同一工艺流程中形成，从而可以简化薄膜晶体管制备步骤，减少薄膜晶体管制备工艺流程。
较佳地，所述有源层在形成所述欧姆接触层和漏极金属层之后形成的。
需要说明的是，如果有源层在欧姆接触层和漏极金属层形成之前设置，之后对欧姆接触层以及漏极金属层进行刻蚀的过程中可能会刻蚀到有源层，造成对有源层过刻，影响薄膜晶体管工作稳定性。本申请实施例提供的薄膜晶体管制备方法，有源层是在第一欧姆接触层、第二欧姆接触层以及漏极金属层之后设置的，从而避免因有源层过刻引起的薄膜晶体管工作稳定性差。
下面以制备如图4所示的薄膜晶体管结构为例，对本申请实施例提供的薄膜晶体管制备方法进行说明。
较佳地，所述薄膜晶体管还包括玻璃基板。
方式一，如图6所示，制备薄膜晶体管具体包括如下步骤：
S601、在玻璃基板1之上沉积源极金属层，曝光之后刻蚀形成源极金属层4；
S602、在所述源极金属层4之上沉积第一绝缘层，曝光之后刻蚀形成第一绝缘层5；
S603、沉积n+a-Si层，曝光之后刻蚀形成第一n+a-Si层13以及第二n+a-Si层14；第二n+a-Si层14位于第一绝缘层5之上，第一n+a-Si层13位于第一绝缘层5两侧且位于源极金属层4之上；
S604、在所述第二n+a-Si层14之上沉积漏极金属层，曝光之后刻蚀形成漏极金属层6；
S605、在步骤S604之后沉积a-Si层，曝光之后刻蚀形成a-Si层15；a-Si层15在第一绝缘层5两侧与第一n+a-Si层13和第二n+a-Si层14接触；
S606、在所述a-Si层15之上设置第二绝缘层8，并在所述第二绝缘层上刻蚀过孔(图中未示出)；
S607、在所述第二绝缘层8之上沉积栅极金属层，曝光之后刻蚀形成栅极金属层9。
方式二，如图7所示，制备薄膜晶体管具体包括如下步骤：
S701、在玻璃基板1之上沉积源极金属层，曝光之后刻蚀形成源极金属层4；
S702、在所述源极金属层4之上沉积第一绝缘层，曝光之后刻蚀形成第一绝缘层5；
S703、沉积n+a-Si层，在所述n+a-Si层之上沉积漏极金属层，采用半透掩模(halftone mask，HTM)对金属层、n+a-Si层进行刻蚀，形成第一n+a-Si层13、第二n+a-Si层14，再采用光刻胶灰化进一步对金属层刻蚀，形成漏极金属层6；第二n+a-Si层14位于第一绝缘层5之上，漏极金属层6位于第二n+a-Si层14之上，第一n+a-Si层13位于第一绝缘层5两侧且位于源极金属层4之上；
S704、沉积a-Si层，曝光之后刻蚀形成a-Si层15；a-Si层15在第一绝缘层5两侧与第一n+a-Si层13和第二n+a-Si层14接触；
S705、在所述a-Si层15之上设置第二绝缘层8，并在所述第二绝缘层上刻蚀过孔(图中未示出)；
S706、在所述第二绝缘层8之上沉积栅极金属层，曝光之后刻蚀形成栅极金属层9。
采用本申请实施例提供的上述两种薄膜晶体管制备方式，通过在a-Si层与源极金属层和漏极金属层之间设置第一n+a-Si层和第二n+a-Si层，从而可以降低a-Si层与源极金属层和漏极金属层之间的欧姆接触电阻，提高a-Si层与源极金属层和漏极金属层之间的欧姆接触效果。同时，上述两种薄膜晶体管制备方式，第一n+a-Si层和第二n+a-Si层同层设置、在同一工艺流程中形成的，简化了薄膜晶体管制备的步骤。并且，由于a-Si层在n+a-Si层和漏极金属层刻蚀之后进行刻蚀，从而可以控制对a-Si层的刻蚀时间和刻蚀速率，不会产生因对a-Si层过刻引起的TFT工作稳定性变差。
需要说明的是，本申请实施例提供的上述制备薄膜晶体管的两种方式，只是在制备薄膜晶体管过程中的对薄膜晶体管每层的刻蚀的顺序不同，但均可以形成如图4所示的薄膜晶体管，上述制备薄膜晶体管的两种不同方式，对薄膜晶体管的性能并无影响。此外，与方式一相比，方式二提供的薄膜晶体管制备方法，由于采用半透掩模工艺对漏极金属层和n+a-Si层进行刻蚀，从而可以减少一张光罩(mask)，不仅降低了生产成本，同时减少了一步曝光过程，从而减少了工艺时长，可以增加产能。
综上所述，本申请实施例提供的薄膜晶体管、阵列基板、显示面板、显示装置及薄膜晶体管的制备方法，通过设置欧姆接触层，使得源极层通过欧姆接触层与所述源极金属层和所述漏极金属层连接，即所述有源层不与所述源极金属层和所述漏极金属层完全直接接触，从而降低有源层与源极金属层和漏极金属层之间的欧姆接触电阻，提高有源层与所述源极金属层和所述漏极金属层之间的欧姆接触效果，进而可以提高薄膜晶体管的工作稳定性。此外，本申请实施例提供的薄膜晶体管制备方法，第一欧姆接触层和第二欧姆接触层是在同一工艺流程中形成的，简化了薄膜晶体管制备的步骤。并且，由于有源层在欧姆接触层和漏极金属层之后进行刻蚀，可以控制对有源层的刻蚀时间和刻蚀速率，从而不会产生因对有源层过刻引起的薄膜晶体管稳定性变差。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (7)

1.一种薄膜晶体管，包括：源极金属层，在所述源极金属层之上的第一绝缘层，在所述第一绝缘层之上的漏极金属层，其特征在于，所述薄膜晶体管还包括：有源层和欧姆接触层，所述有源层通过所述欧姆接触层与所述源极金属层和所述漏极金属层相连；其中，所述欧姆接触层包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层包括位于所述第一绝缘层两侧第一部分区域和第二部分区域；
所述第二欧姆接触层位于所述第一绝缘层与所述漏极金属层之间；
所述薄膜晶体管还包括：
位于所述有源层之上的第二绝缘层；
位于所述第二绝缘层之上的栅极金属层；
所述第一欧姆接触层和所述第二欧姆接触层在同一工艺流程中形成。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层包括分别位于所述第一绝缘层两侧的第一部分有源层和第二部分有源层，第一部分有源层位于第一欧姆接触层的第一部分区域与第二欧姆接触层之间，第二部分有源层位于第一欧姆接触层的第二部分区域与第二欧姆接触层之间。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层包括非晶硅，和/或所述第一欧姆接触层和所述第二欧姆接触层包括电子型掺杂非晶硅。
4.一种阵列基板，其特征在于，包括权利要求1～3任一权利要求所述的薄膜晶体管。
5.一种显示装置，其特征在于，包括权利要求4所述的阵列基板。
6.一种薄膜晶体管的制备方法，包括：在源极金属层之上设置第一绝缘层；在所述第一绝缘层之上设置漏极金属层，其特征在于，该方法还包括：设置有源层和欧姆接触层，所述有源层通过欧姆接触层与所述源极金属层和所述漏极金属层相连；其中，所述欧姆接触层包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层包括位于所述第一绝缘层两侧第一部分区域和第二部分区域；所述第二欧姆接触层位于所述第一绝缘层与所述漏极金属层之间；
所述方法还包括在所述有源层之上形成第二绝缘层以及在所述第二绝缘层之上形成栅极的步骤；
所述第一欧姆接触层和所述第二欧姆接触层在同一工艺流程中形成。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述有源层在形成所述欧姆接触层和漏极金属层之后形成的。
CN201710131890.3A 2017-03-07 2017-03-07 一种薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN106847892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710131890.3A CN106847892B (zh) 2017-03-07 2017-03-07 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710131890.3A CN106847892B (zh) 2017-03-07 2017-03-07 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN106847892A CN106847892A (zh) 2017-06-13
CN106847892B true CN106847892B (zh) 2020-03-31

Family

ID=59137356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710131890.3A Active CN106847892B (zh) 2017-03-07 2017-03-07 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN106847892B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373772B (zh) * 2021-12-29 2024-10-01 长沙惠科光电有限公司 阵列基板及其制备方法和显示面板
CN116230720A (zh) * 2022-12-08 2023-06-06 武汉华星光电技术有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397721A (en) * 1993-01-29 1995-03-14 Goldstar Electron Co., Ltd. Method for fabricating vertical thin film transistor
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397721A (en) * 1993-01-29 1995-03-14 Goldstar Electron Co., Ltd. Method for fabricating vertical thin film transistor
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法

Also Published As

Publication number Publication date
CN106847892A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US11257849B2 (en) Display panel and method for fabricating the same
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
US8952384B2 (en) TFT, mask for manufacturing the TFT, array substrate and display device
US20170045984A1 (en) Array substrate, fabricating method thereof and display device
US9530800B2 (en) Array substrate, display panel and method for preparing array substrate
US10249652B2 (en) Manufacturing method of flexible TFT substrate
US10290661B2 (en) Thin film transistor and method of fabricating the same, array substrate and display apparatus
US9653496B2 (en) Preparation method of poly-silicon TFT array substrate and array substrate thereof
US11049889B2 (en) Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer
CN203871327U (zh) 一种阵列基板及显示装置
US10923512B2 (en) Array substrate, preparation method thereof, and display device
US20210225883A1 (en) Ltps array substrate and method for manufacturing same
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN110620119A (zh) 阵列基板及其制备方法
US20170213916A1 (en) Dual-Gate TFT Array Substrate and Manufacturing Method Thereof, and Display Device
US12068330B2 (en) Touch array substrate and manufacturing method thereof
WO2016011755A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示设备
CN106847892B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US20160351670A1 (en) Thin film transistor structure and manufacturing method thereof, array substrate, and mask
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US20160322388A1 (en) Array substrate, its manufacturing method and display device
US10651205B2 (en) Array substrate, display panel and display device
US20120280332A1 (en) Pixel structure and method for fabricating the same
CN106898654B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant