CN106681653B - 存储器抹除方法、存储器控制电路单元及存储器存储装置 - Google Patents

Abstract

本发明提供一种用于可重写式非易失性存储器模块的存储器抹除方法、存储器控制电路单元及存储器存储装置，所述方法包括：依据抹除指令识别欲抹除逻辑地址范围及其所属逻辑单元；判断此逻辑单元是否映射任一实体抹除单元，并且倘若此逻辑单元无映射实体抹除单元时，在未执行实体抹除操作下传送抹除指令完成信息以回应此抹除指令。本方法还包括：倘若对应此逻辑单元的母实体抹除单元已被指派且无实体抹除单元作为对应此逻辑单元的子实体抹除单元时，建立对应此逻辑单元的抹除索引表，并且将此抹除索引表中对应欲抹除逻辑地址范围的比特标记为代表逻辑地址已被抹除的值。本发明能够大幅缩短执行抹除指令的时间。

Description

存储器抹除方法、存储器控制电路单元及存储器存储装置

技术领域

本发明涉及一种存储器抹除方法，尤其涉及一种用于可重写式非易失性存储器模块的存储器抹除方法以及使用此方法的存储器控制电路单元与存储器存储装置。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可重写式非易失性存储器(rewritable non-volatile memory)模块具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是一种以可重写式非易失性存储器模块作为储存媒体的存储装置。因此，近年可重写式非易失性存储器存储装置产业成为电子产业中相当热门的一环。

一般来说，可重写式非易失性存储器存储装置必须先经过格式化程序，才能被用来储存数据。又或者，当使用者想要将储存于可重写式非易失性存储器中的数据彻底删除，使用者会对可重写式非易失性存储器存储装置进行格式化操作。具体来说，以安全数字(Secure Digital,SD)标准为例，当使用者使用主机系统的操作接口对连接至主机系统的可重写式非易失性存储器存储装置下达格式化指令时，指示有起始逻辑地址(CMD 32)、结束逻辑地址(CMD 32)和执行抹除(CMD 38)的抹除指令会下达给可重写式非易失性存储器存储装置，并且可重写式非易失性存储器存储装置的存储器控制器会依据抹除指令中的起始逻辑地址和结束逻辑地址来执行抹除操作。也就是说，之后，当主机系统欲从已执行抹除操作的逻辑地址范围中读取数据时，存储器控制器会将预设数据(例如，每个比特皆为0的数据)传送给主机系统。

然而，每次接收的抹除指令的欲抹除逻辑范围不尽相同，特别是，随着可重写式非易失性存储器存储装置的容量越来越大，若每次接收的抹除指令所指示的欲抹除逻辑范围较小时，存储器控制器需反复地执行接收指令与执行抹除操作，由此造成格式化所需要的时间也随着大幅地增加。因此，实有必要研发一套能够快速地对可重写式非易失性存储器存储装置执行格式化的机制。

发明内容

本发明提供一种存储器抹除方法、存储器控制电路单元及存储器存储装置，其能够大幅缩短执行抹除指令的时间。

本发明的一范例实施例提出一种用于一可重写式非易失性存储器模块的存储器抹除方法，此可重写式非易失性存储器模块具有多个实体抹单元且每一实体抹除单元具有多个实体程序化单元。本存储器抹除方法包括：接收抹除指令，并且依据此抹除指令识别欲抹除逻辑地址范围，其中此欲抹除逻辑地址范围属于第一逻辑单元。本方法还包括：依据逻辑地址-实体地址映射表，判断第一逻辑单元是否映射任一实体抹除单元，并且倘若第一逻辑单元无映射实体抹除单元时，在未对该可重写式非易失性存储器模块实际地执行抹除操作下，传送抹除指令完成信息以回应此抹除指令。本方法还包括：倘若第一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元且无实体抹除单元作为对应第一逻辑单元的子实体抹除单元时，建立对应第一逻辑单元的抹除索引表，并且将此抹除索引表的多个比特之中至少一个比特标记为第一值，其中第一逻辑单元被划分为多个逻辑地址区域，此些比特的每一个比特是对应此些逻辑地址区域的其中之一，且上述欲抹除逻辑地址范围为被标记为第一值的至少一比特对应的逻辑地址区域。

在本发明的一范例实施例中，上述存储器抹除方法还包括：在建立对应第一逻辑单元的抹除索引表，并且将抹除索引表的比特之中的至少一比特标记为该第一值之后，倘若有属于欲抹除逻辑地址范围的数据被储存在对应第一逻辑单元的暂存实体抹除单元中时，删除对应欲抹除逻辑地址范围的映射登录。

在本发明的一范例实施例中，上述存储器抹除方法还包括：在建立对应第一逻辑单元的抹除索引表，并且将抹除索引表的比特之中的至少一比特标记为该第一值之后，判断是否有属于欲抹除逻辑地址范围的数据被储存在对应第一逻辑单元的暂存实体抹除单元中。

在本发明的一范例实施例中，上述存储器抹除方法还包括：删除对应欲抹除逻辑地址范围的映射登录之后，更新对应第一逻辑单元的暂存实体抹除单元的暂存映射表。

在本发明的一范例实施例中，上述判断第一逻辑单元是否映射此些实体抹除单元之中的任一实体抹除单元的步骤包括：判断是否任一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元；判断是否任一实体抹除单元被指派作为对应第一逻辑单元的子实体抹除单元；判断是否任一实体抹除单元被指派作为对应第一逻辑单元的暂存实体抹除单元；并且倘若无实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元、子实体抹除单元与暂存实体抹除单元时，识别第一逻辑单元无映射实体抹除单元。

在本发明的一范例实施例中，上述建立对应第一逻辑单元的抹除索引表的步骤包括：动态地依据逻辑单元的大小设定每一个逻辑地址区域的大小，依据每一个逻辑地址区域的大小计算逻辑地址区域的数目，并且根据逻辑地址区域的数目配置抹除索引表的比特。

在本发明的一范例实施例中，上述存储器抹除方法还包括：倘若第二实体抹除单元已被程序化作为对应第一逻辑单元的子实体抹除单元时，判断欲抹除逻辑地址范围的起始逻辑地址是否接续前一个抹除指令指示的结束逻辑地址；倘若欲抹除逻辑地址范围的起始逻辑地址接续前一个抹除指令指示的结束逻辑地址时，判断欲抹除逻辑地址范围的结束逻辑地址是否等于第一逻辑单元的结束逻辑地址；以及倘若欲抹除逻辑地址范围的结束逻辑地址等于第一逻辑单元的结束逻辑地址时，在逻辑地址-实体地址映射表中删除第一逻辑单元的映射登录。

在本发明的一范例实施例中，上述存储器抹除方法还包括：倘若欲抹除逻辑地址范围的起始逻辑地址非接续前一个抹除指令指示的结束逻辑地址时，将预设数据程序化至第二实体抹除单元的至少一实体程序化单元中，其中第二实体抹除单元的此至少一实体程序化单元映射欲抹除逻辑地址范围。

在本发明的一范例实施例中，上述存储器抹除方法还包括：倘若欲抹除逻辑地址范围的结束逻辑地址不等于第一逻辑单元的结束逻辑地址时，将预设数据程序化至第二实体抹除单元的至少一实体程序化单元中，其中第二实体抹除单元的此至少一实体程序化单元映射欲抹除逻辑地址范围。

本发明的一范例实施例提出一种用于控制一可重写式非易失性存储器模块的存储器控制电路单元。此存储器控制电路单元包括：主机接口、存储器接口和存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可重写式非易失性存储器模块，其中此可重写式非易失性存储器模块具有多个实体抹单元且每一实体抹除单元具有多个实体程序化单元。存储器管理电路电性连接至主机接口和存储器接口。存储器管理电路用以接收抹除指令，且依据抹除指令识别欲抹除逻辑地址范围，其中此欲抹除逻辑地址范围属于第一逻辑单元。存储器管理电路还用以依据逻辑地址-实体地址映射表，判断第一逻辑单元是否映射任一实体抹除单元。倘若第一逻辑单元无映射实体抹除单元时，存储器管理电路还用以在未对可重写式非易失性存储器模块实际地执行抹除操作下，传送抹除指令完成信息以回应此抹除指令。倘若第一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元且无实体抹除单元作为对应第一逻辑单元的子实体抹除单元时，存储器管理电路还用以建立对应第一逻辑单元的抹除索引表，将抹除索引表的多个比特之中至少一个比特标记为第一值，其中第一逻辑单元被划分为多个逻辑地址区域，此些比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且欲抹除逻辑地址范围为此至少一比特对应的逻辑地址区域。

在本发明的一范例实施例中，在建立对应第一逻辑单元的抹除索引表，并且将抹除索引表的比特之中的至少一个比特标记为第一值之后，倘若有属于欲抹除逻辑地址范围的数据被储存在对应第一逻辑单元的暂存实体抹除单元中时，存储器管理电路还用以删除对应欲抹除逻辑地址范围的映射登录并且更新对应第一逻辑单元的暂存实体抹除单元的暂存映射表。

在本发明的一范例实施例中，在建立对应第一逻辑单元的抹除索引表，并且将抹除索引表的比特之中的至少一个比特标记为第一值之后，该存储器管理电路还用以判断是否有属于欲抹除逻辑地址范围的数据被储存在对应第一逻辑单元的暂存实体抹除单元中。

在本发明的一范例实施例中，删除对应欲抹除逻辑地址范围的映射登录之后，存储器管理电路还用以更新对应第一逻辑单元的暂存实体抹除单元的暂存映射表。

在本发明的一范例实施例中，在上述判断第一逻辑单元是否映射此些实体抹除单元之中的任一实体抹除单元的运作中，存储器管理电路单元判断是否任一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元，判断是否任一实体抹除单元被指派作为对应第一逻辑单元的子实体抹除单元并且判断是否任一实体抹除单元被指派作为对应第一逻辑单元的暂存实体抹除单元。倘若无实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元、子实体抹除单元与暂存实体抹除单元时，存储器管理电路单元识别第一逻辑单元无映射实体抹除单元。

在本发明的一范例实施例中，在建立对应第一逻辑单元的抹除索引表的运作中，存储器控制电路单元动态地依据逻辑单元的大小设定每一个逻辑地址区域的大小，依据每一个逻辑地址区域的大小计算逻辑地址区域的数目，并且根据逻辑地址区域的数目配置抹除索引表的比特。

在本发明的一范例实施例中，倘若第二实体抹除单元已被程序化作为对应第一逻辑单元的子实体抹除单元时，存储器管理电路判断欲抹除逻辑地址范围的起始逻辑地址是否接续前一个抹除指令指示的结束逻辑地址。倘若欲抹除逻辑地址范围的起始逻辑地址接续前一个抹除指令指示的结束逻辑地址时，存储器管理电路判断欲抹除逻辑地址范围的结束逻辑地址是否等于第一逻辑单元的结束逻辑地址。以及，倘若欲抹除逻辑地址范围的结束逻辑地址等于第一逻辑单元的结束逻辑地址时，存储器管理电路在逻辑地址-实体地址映射表中删除第一逻辑单元的映射登录。

在本发明的一范例实施例中，倘若欲抹除逻辑地址范围的起始逻辑地址非接续前一个抹除指令指示的结束逻辑地址时，存储器管理电路将预设数据程序化至第二实体抹除单元的至少一实体程序化单元中，其中第二实体抹除单元的此至少一实体程序化单元映射欲抹除逻辑地址范围。

在本发明的一范例实施例中，倘若欲抹除逻辑地址范围的结束逻辑地址不等于第一逻辑单元的结束逻辑地址时，存储器管理电路下达指令序列以将预设数据程序化至第二实体抹除单元的至少一实体程序化单元中，其中第二实体抹除单元的此至少一实体程序化单元映射欲抹除逻辑地址范围。

本发明的一范例实施例提出一种存储器存储装置，其包括用以电性连接至主机系统的连接接口单元、可重写式非易失性存储器模块以及上述存储器控制电路单元。可重写式非易失性存储器模块具有多个实体抹除单元，且每一个实体抹除单元具有多个实体程序化单元。存储器控制电路单元电性连接至此连接接口单元与可重写式非易失性存储器模块。

基于上述，本发明范例实施例的存储器抹除方法、存储器控制电路单元及存储器存储装置会根据欲抹除逻辑地址范围及其所属的逻辑单元的映射状态来执行对应的操作，由此大幅缩短执行抹除指令的时间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图2是根据另一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图3是根据另一范例实施例所显示的主机系统与存储器存储装置的示意图；

图4是根据一范例实施例所显示的主机系统与存储器存储装置的概要方框图；

图5是根据一范例实施例所显示的存储器控制电路单元的概要方框图；

图6与图7是根据一范例实施例所显示的管理实体抹除单元的范例示意图；

图8～图13是根据一范例实施例所显示的写入数据至可重写式非易失性存储器模块的范例及其对应的逻辑地址-实体地址映射表；

图14是根据一范例实施例所显示的抹除索引表的示意图；

图15A与图15B是根据一范例实施例所显示的存储器抹除方法的流程图。

附图标记：

10、30：存储器存储装置；

11、31：主机系统；

12：输入/输出(I/O)装置；

110：系统总线；

111：处理器；

112：随机存取存储器(RAM)；

113：只读存储器(ROM)；

114：数据传输接口；

20：主机板；

204：无线存储器存储装置；

205：全球定位系统模块；

206：网络接口卡；

207：无线传输装置；

208：键盘；

209：屏幕；

210：喇叭；

30：存储器存储装置；

31：主机系统；

32：SD卡；

33：CF卡；

34：嵌入式存储装置；

341：嵌入式多媒体卡；

342：嵌入式多芯片封装存储装置；

402：连接接口单元；

404：存储器控制电路单元；

406：可重写式非易失性存储器模块；

410(0)、410(1)、410(F-1)、410(F)、410(F+1)、410(S-1)、410(S)、410(S+1)、410(R-1)、410(R)、410(R+1)、410(N)：实体抹除单元；

502：存储器管理电路；

504：主机接口；

506：存储器接口；

508：缓冲存储器；

510：电源管理电路；

512：错误检查与校正电路；

602：数据区；

604：闲置区；

606：系统区；

608：取代区；

LBA(0)～LBA(H)：逻辑单元；

LZ(0)～LZ(M)：逻辑区域；

1101：逻辑地址-实体地址映射表；

1401：抹除索引表；

S1501：接收抹除指令并且依据抹除指令识别欲抹除逻辑地址范围以及此欲抹除逻辑地址范围所属的逻辑单元的步骤；

S1503：判断是否有实体抹除单元被指派作为第一逻辑单元的母实体抹除单元的步骤；

S1505：判断是否有实体抹除单元被指派作为第一逻辑单元的子实体抹除单元的步骤；

S1507：判断在第二实体抹除单元中对应欲抹除逻辑地址范围的地址是否储存预设数据的步骤；

S1509：建立对应第一逻辑单元的抹除索引表并且将此抹除索引表中对应的欲抹除逻辑地址范围的至少一个比特标记为第一值的步骤；

S1511：判断是否有实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元且储存属于欲抹除逻辑地址范围的数据的步骤；

S1513：删除对应的映射登录并更新第一逻辑单元的暂存实体抹除单元的暂存映射表的步骤；

S1515：传送抹除指令完成信息的步骤；

S1517：判断欲抹除逻辑地址范围的起始逻辑地址是否接续前一个抹除指令指示的结束逻辑地址且欲抹除逻辑地址范围的结束逻辑地址是否为第一逻辑单元的结束逻辑地址的步骤；

S1519：在逻辑地址-实体地址映射表中更新第一逻辑单元的映射登录的步骤；

S1521：将预设数据程序化至欲抹除逻辑地址范围所映射的实体程序化单元中的步骤；

S1523：选择一个实体抹除单元作为第一逻辑单元的子实体抹除单元并且将预设数据程序化至欲抹除逻辑地址范围所映射的实体程序化单元中的步骤；

S1525：判断是否有实体抹除单元被指派作为第一逻辑单元的子实体抹除单元的步骤；

S1527：判断在第二实体抹除单元中对应欲抹除逻辑地址范围的地址是否储存预设数据的步骤；

S1529：判断是否有实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元且储存属于欲抹除逻辑地址范围的数据的步骤；

S1531：删除对应的映射登录并更新第一逻辑单元的暂存实体抹除单元的暂存映射表的步骤。

具体实施方式

一般而言，存储器存储装置(也称，存储器储存系统)包括可重写式非易失性存储器模块与控制器(也称，控制电路单元)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图，并且图2是根据另一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。

请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆电性连接至系统总线(system bus)110。

在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10电性连接。例如，主机系统11可经由数据传输接口114将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12电性连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一个或多个。通过数据传输接口114，主机板20可以经由有线或无线方式电性连接至存储器存储装置10。存储器存储装置10可例如是随身盘201、记忆卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通信(Near Field Communication Storage,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110电性连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。

在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以储存数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据另一范例实施例所显示的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数字相机、摄影机、通信装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的SD卡32、CF卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embeddedMMC,eMMC)341和/或嵌入式多芯片封装存储装置(embedded Multi Chip Package,eMCP)342等各类型将存储器模块直接电性连接于主机系统的基板上的嵌入式存储装置。

图4是根据一范例实施例所显示的主机系统与存储器存储装置的概要方框图。

请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可重写式非易失性存储器模块406。

在本范例实施例中，连接接口单元402是相容于安全数字(Secure Digital,SD)接口标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合序列先进附件(Serial Advanced Technology Attachment,SATA)标准、并列先进附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用序列总线(Universal Serial Bus,USB)标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、记忆棒(Memory Stick,MS)接口标准、多芯片封装(Multi-Chip Package)接口标准、多媒体存储卡(Multi Media Card,MMC)接口标准、嵌入式多媒体存储卡(Embedded Multimedia Card,eMMC)接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、嵌入式多芯片封装(embedded MultiChip Package,eMCP)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元的芯片外。

存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统11的指令在可重写式非易失性存储器模块406中进行数据的写入、读取与抹除等操作。

可重写式非易失性存储器模块406是电性连接至存储器控制电路单元404，并且用以储存主机系统11所写入的数据。可重写式非易失性存储器模块406具有实体抹除单元410(0)～410(N)。例如，实体抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除(erasing)单元分别具有多个实体程序化(programming)单元，其中属于同一个实体抹除单元之实体程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。

更详细来说，实体抹除单元为抹除的最小单位。即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以储存使用者的数据，而冗余比特区用以储存系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程序化单元的数据比特区中会包含8个实体存取地址，且一个实体存取地址的大小为512比特组(byte)。然而，在其他范例实施例中，数据比特区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一范例实施例中，实体抹除单元为实体区块，并且实体程序化单元为实体页面或实体扇区，但本发明不以此为限。

在本范例实施例中，可重写式非易失性存储器模块406为单阶存储单元(SingleLevel Cell，SLC)NAND型快闪存储器模块(即，一个存储单元中可储存1个数据比特的快闪存储器模块)。然而，本发明不限于此，可重写式非易失性存储器模块406也可是多阶存储单元(Multi Level Cell，MLC)NAND型快闪存储器模块(即，一个存储单元中可储存2个数据比特的快闪存储器模块)、三阶存储单元(Trinary Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可储存3个数据比特的快闪存储器模块)或其他具有相同特性的存储器模块。

图5是根据一范例实施例所显示的存储器控制电路单元的概要方框图。

请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506、缓冲存储器508、电源管理电路510与错误检查与校正电路512。

存储器管理电路502用以控制存储器控制电路单元404的整体操作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10操作时，此些控制指令会被执行以进行数据的写入、读取与抹除等操作。以下描述存储器管理电路502所执行的操作与功能，也可视为由存储器控制电路单元404所执行。

在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未显示)与只读存储器(未显示)，并且此些控制指令是被刻录至此只读存储器中。当存储器存储装置10操作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等操作。

图6与图7是根据一范例实施例所显示的管理实体抹除单元的范例示意图。

必须了解的是，在此描述可重写式非易失性存储器模块406之实体抹除单元的操作时，以“提取”、“分组”、“划分”、“关联”等词来操作实体抹除单元是逻辑上的概念。也就是说，可重写式非易失性存储器模块的实体抹除单元的实际位置并未更动，而是逻辑上对可重写式非易失性存储器模块的实体抹除单元进行操作。

请参照图6，存储器管理电路502会将实体抹除单元410(0)～410(N)逻辑地分组为数据区602、闲置区604、系统区606与取代区608。

逻辑上属于数据区602与闲置区604的实体抹除单元是用以储存来自于主机系统11的数据。具体来说，数据区602的实体抹除单元是被视为已储存数据的实体抹除单元，而闲置区604的实体抹除单元是用以替换数据区602的实体抹除单元。也就是说，当从主机系统11接收到写入指令与欲写入的数据时，存储器管理电路502会使用从闲置区604中提取实体抹除单元来写入数据，以替换数据区602的实体抹除单元。

逻辑上属于系统区606的实体抹除单元是用以记录系统数据。例如，系统数据包括关于可重写式非易失性存储器模块的制造商与型号、可重写式非易失性存储器模块的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。

逻辑上属于取代区608中的实体抹除单元是用于坏实体抹除单元取代程序，以取代损坏的实体抹除单元。具体来说，倘若取代区608中仍存有正常的实体抹除单元并且数据区602的实体抹除单元损坏时，存储器管理电路502会从取代区608中提取正常的实体抹除单元来更换损坏的实体抹除单元。

特别是，数据区602、闲置区604、系统区606与取代区608的实体抹除单元的数量会根据不同的存储器规格而有所不同。此外，必须了解的是，在存储器存储装置10的操作中，实体抹除单元关联至数据区602、闲置区604、系统区606与取代区608的分组关系会动态地变动。例如，当闲置区604中的实体抹除单元损坏而被取代区608的实体抹除单元取代时，则原本取代区608的实体抹除单元会被关联至闲置区604。

请参照图7，存储器管理电路502会配置逻辑为逻辑单元LBA(0)～LBA(H)以映射数据区602的实体抹除单元，其中每一逻辑单元具有多个逻辑子单元以映射对应的实体抹除单元的实体程序化单元。并且，当主机系统11欲写入数据至逻辑地址或更新储存于逻辑地址中的数据时，存储器管理电路502会从闲置区604中提取一个实体抹除单元来写入数据，以轮替数据区602的实体抹除单元。在本范例实施例中，逻辑子单元可以是逻辑页面或逻辑扇区。

为了识别数据每个逻辑单元的数据被储存在那个实体抹除单元，在本范例实施例中，存储器管理电路502会记录逻辑单元与实体抹除单元之间的映射。并且，当主机系统11欲在逻辑子单元中存取数据时，存储器管理电路502会确认此逻辑子单元所属的逻辑单元，并且在此逻辑单元所映射的实体抹除单元中来存取数据。例如，在本范例实施例中，存储器管理电路502会在可重写式非易失性存储器模块406中储存逻辑地址-实体地址映射表来记录每一逻辑单元所映射的实体抹除单元，并且当欲存取数据时存储器管理电路502会将逻辑地址-实体地址映射表载入至缓冲存储器508来维护。

值得一提的是，由于缓冲存储器508的容量有限，无法储存记录所有逻辑地址之映射关系的映射表，因此，在本范例实施例中，存储器管理电路502会将逻辑单元LBA(0)～LBA(H)分组为多个逻辑区域LZ(0)～LZ(M)，并且为每一逻辑区域配置一个逻辑地址-实体地址映射表。特别是，当存储器管理电路502欲更新某个逻辑单元的映射时，对应此逻辑单元所属的逻辑区域的逻辑地址-实体地址映射表会被载入至缓冲存储器508来被更新。

图8～图10是根据一范例实施例所显示的写入数据至可重写式非易失性存储器模块的范例及其对应的逻辑地址-实体地址映射表。

请参照图8～图13，在此范例中，存储器存储装置10的可重写式非易失性存储器模块406是以实体抹除单元为基础(也称为区块为基础(block based))来进行管理。具体而言，在逻辑单元LBA(0)是映射至实体抹除单元410(0)的映射状态(如图11所示的逻辑地址-实体地址映射表1101)下，当存储器管理电路502从主机系统1000中接收到写入指令而欲写入数据至属于逻辑单元LBA(0)的逻辑地址时，存储器管理电路502会依据逻辑地址-实体地址映射表识别逻辑单元LBA(0)目前是映射至实体抹除单元410(0)并且从闲置区604中提取实体抹除单元410(F)作为替换实体抹除单元来轮替实体抹除单元410(0)。然而，当存储器管理电路502将新数据写入至实体抹除单元410(F)的同时，存储器管理电路502不会立刻将实体抹除单元410(0)中的所有有效数据搬移至实体抹除单元410(F)而抹除实体抹除单元410(0)。具体来说，存储器管理电路502会将实体抹除单元410(0)中欲写入实体程序化单元之前的有效数据(即，实体抹除单元410(0)的第0实体程序化单元与第1实体程序化单元中的数据)复制至实体抹除单元410(F)的第0实体程序化单元与第1实体程序化单元中(如图8所示)，并且将新数据写入至实体抹除单元410(F)的第2实体程序化单元与第3实体程序化单元中(如图9所示)。此时，存储器管理电路502即完成写入的操作。因为实体抹除单元410(0)中的有效数据有可能在下个操作(例如，写入指令)中变成无效，因此立刻将实体抹除单元410(0)中的有效数据搬移至实体抹除单元410(F)可能会造成无谓的搬移。此外，数据必须依序地写入至实体抹除单元内的实体程序化单元，因此，存储器管理电路502仅会先搬移欲写入实体程序化单元之前的有效数据。

在本范例实施例中，暂时地维持此等母子暂态关系(即，实体抹除单元410(0)与实体抹除单元410(F))的操作称为开启(open)母子实体抹除单元，并且原实体抹除单元称为对应此逻辑单元的母实体抹除单元而替换实体抹除单元称为对应此逻辑单元的子实体抹除单元。例如，存储器管理电路502会在逻辑地址-实体地址映射表中记录此子实体抹除单元的映射登录(如图12所示的逻辑地址-实体地址映射表1101)。

此外，对应一个逻辑单元的母子实体抹除单元已被开启(即，一个逻辑单元的数据已被储存在一个实体抹除单元(即，母实体抹除单元)且另一个实体抹除单元已被指派作为此逻辑单元的子实体抹除单元来写入更新数据)下，存储器管理电路502也可再使用另一个实体抹除单元(例如，实体抹除单元410(F+1))来储存属于逻辑单元LBA(0)的小数据(即，数据量小于一个实体程序化单元的容量的数据)。具体来说，如上所述，实体程序化单元为写入数据的最小单元，因此，存储器管理电路502会先将小数据暂时地程序化至一个实体抹除单元(也可称为暂存实体抹除单元)，并且之后再将可填满整个实体程序化单元的数据一起程序化至子实体抹除单元。例如，此暂存实体抹除单元的指派信息亦可记录在逻辑地址-实体地址映射表中或者记录在额外配置的暂存映射表中。

之后，当需要将实体抹除单元410(0)与实体抹除单元410(F)的内容合并(merge)时，存储器管理电路502才会将实体抹除单元410(0)与实体抹除单元410(F)的数据整并至一个实体抹除单元，由此提升实体抹除单元的使用效率。在此，合并母子实体抹除单元的操作称为数据合并操作或关闭(close)母子实体抹除单元。例如，如图10所示，当进行关闭母子实体抹除单元时，存储器管理电路502会将实体抹除单元410(0)中剩余的有效数据(即，实体抹除单元410(0)的第4实体程序化单元～第(K)实体程序化单元中的数据)复制至替换实体抹除单元410(F)的第4实体程序化单元～第(K)实体程序化单元中，然后将实体抹除单元410(0)抹除并关联至闲置区604，同时，将实体抹除单元410(F)关联至数据区502。也就是说，存储器管理电路502会在逻辑地址-实体地址映射表中将逻辑单元LBA(0)重新映射至实体抹除单元410(F)(如图13所示的逻辑地址-实体地址映射表1101)。值得一提的是，倘若有实体抹除单元被指派作为此逻辑单元的暂存实体抹除单元时，在执行数据合并操作时，由于此暂存实体抹除单元上的有效数据已被程序化至对应的实体程序化单元，因此，存储器管理电路502会将此暂存实体抹除单元重新关联至闲置区604。

在本范例实施例中，存储器管理电路502会建立闲置区实体抹除单元表(未显示)来记录目前被关联至闲置区的实体抹除单元。值得一提的是，闲置区604中实体抹除单元的数目是有限的，基此，在存储器存储装置10操作期间，开启的母子实体抹除单元的组数也会受到限制。因此，当存储器存储装置10接收到来自于主机系统11的写入指令时，倘若已开启母子实体抹除单元的组数达到上限时，存储器管理电路502需关闭至少一组目前已开启的母子实体抹除单元(即，执行关闭母子实体抹除单元操作)以执行此写入指令。

在本发明另一范例实施例中，存储器管理电路502的控制指令也可以程序码型式储存于可重写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未显示)、只读存储器(未显示)及随机存取存储器(未显示)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此驱动码段来将储存于可重写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等操作。

此外，在本发明另一范例实施例中，存储器管理电路502的控制指令也可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可重写式非易失性存储器模块406的实体抹除单元；存储器写入电路用以对可重写式非易失性存储器模块406下达写入指令以将数据写入至可重写式非易失性存储器模块406中；存储器读取电路用以对可重写式非易失性存储器模块406下达读取指令以从可重写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可重写式非易失性存储器模块406下达抹除指令以将数据从可重写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可重写式非易失性存储器模块406的数据以及从可重写式非易失性存储器模块406中读取的数据。

请再参照图5，主机接口504是电性连接至存储器管理电路502并且用以电性连接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是相容于SD标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口506是电性连接至存储器管理电路502并且用以存取可重写式非易失性存储器模块406。也就是说，欲写入至可重写式非易失性存储器模块406的数据会经由存储器接口506转换为可重写式非易失性存储器模块406所能接受的格式。

缓冲存储器508是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的暂存数据与指令或来自于可重写式非易失性存储器模块406的数据。

电源管理电路510是电性连接至存储器管理电路502并且用以控制存储器存储装置10的电源。

错误检查与校正电路512是电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。例如，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路512会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可重写式非易失性存储器模块406中。之后，当存储器管理电路502从可重写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路512会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

在本范例实施例中，当存储器存储装置10接收到抹除指令时，存储器管理电路502会依据抹除指令中所指示的起始逻辑地址和结束逻辑地址识别出欲抹除逻辑地址范围，并且依据欲抹除逻辑地址范围识别对应的逻辑单元(例如，逻辑单元LBA(0))。特别是，存储器管理电路502会判断所识别出的逻辑单元是否有映射实体抹除单元。例如，存储器管理电路502会根据逻辑地址-实体地址映射表来判断是否有实体抹除单元被指派作为此逻辑单元的母实体抹除单元、子实体抹除单元或暂存实体抹除单元。倘若无实体抹除单元被指派作为此逻辑单元的母实体抹除单元、子实体抹除单元或暂存实体抹除单元时，存储器管理电路502会传送抹除指令完成信息以回应此抹除指令。也就是说，在欲抹除逻辑地址范围所属的逻辑单元尚未储存数据下，存储器管理电路502不会对可重写式非易失性存储器模块406实际地执行程序化或抹除操作(也就是说，存储器管理电路502不会对可重写式非易失性存储器模块406执行实体抹除操作)，直接回复抹除指令完成信息，以表示已完成抹除操作。在此例子中，存储器管理电路502不会对可重写式非易失性存储器模块406执行程序化或抹除操作，因此，大幅缩短执行抹除指令的时间。

在本范例实施例中，倘若可重写式非易失性存储器模块406的其中一个实体抹除单元已被指派作为包含欲抹除逻辑地址范围的逻辑单元的母实体抹除单元时，存储器管理电路502会判断是否有一个实体抹除单元被指派作为包含欲抹除逻辑地址范围的逻辑单元的子实体抹除单元。倘若无实体抹除单元被指派作为包含欲抹除逻辑地址范围的逻辑单元的子实体抹除单元时，存储器管理电路502会建立对应此逻辑单元的抹除索引表，并且将对应欲抹除逻辑地址范围的索引(或称为比特)标记为代表已被抹除的值(以下参考为第一值)。此外，存储器管理电路502会判断是否有一个实体抹除单元被指派作为包含欲抹除逻辑地址范围的逻辑单元的暂存实体抹除单元并且暂存有属于欲抹除逻辑地址范围的数据。若属于欲抹除逻辑地址范围的数据被暂存在对应此逻辑单元的暂存实体抹除单元时，存储器管理电路502会删除对应的映射登录。在另一范例实施例中，存储器管理电路502会再进一步地更新一对应此暂存实体抹除单元的暂存映射表。基此，后续主机系统11在从此逻辑单元中读取数据时，若抹除索引表中的对应比特被标记为第一值，则存储器管理电路502会传送预设数据给主机系统11，而若抹除索引表中的对应比特被标记为另一个值(例如，第二值)时，则存储器管理电路502会传送所储存的数据给主机系统11。由于存储器管理电路502是利用抹除索引表来快速记录已被抹除的地址，而未实际对实体地址进行抹除或程序化预设数据，因此，大幅缩短执行抹除指令的时间。

图14是根据一范例实施例所显示的抹除索引表的示意图。

请参照图14，在对应逻辑单元的抹除索引表1401被建立时，存储器管理电路502会将逻辑单元(例如，逻辑单元LBA(0))划分为多个逻辑地址区域LBA(0-1)～LBA(0-T)并且在抹除索引表1401中配置T个比特，以分别对应逻辑单元的逻辑地址区域LBA(0-1)～LBA(0-T)。若欲抹除逻辑地址范围涵盖逻辑地址区域LBA(0-1)～LBA(0-3)时，存储器管理电路502会将对应逻辑地址区域LBA(0-1)～LBA(0-3)的比特标记为第一值(例如，’1’)。例如，每个逻辑地址区域的大小固定为1百万比特组。然而，必须需了解的是，另一范例实施例中，存储器管理电路502是可在建立抹除索引表时，逻辑单元的大小动态地设定每一个逻辑地址区域的大小，依据每一个逻辑地址区域的大小计算逻辑地址区域的数目，并且根据逻辑地址区域的数目来配置抹除索引表的比特。

倘若可重写式非易失性存储器模块406的其中一个实体抹除单元已被指派作为包含欲抹除逻辑地址范围的逻辑单元的母实体抹除单元且另一个实体抹除单元被指派作为包含欲抹除逻辑地址范围的逻辑单元的子实体抹除单元时，存储器管理电路502会依据欲抹除逻辑地址范围来决定将预设数据程序化至对应此逻辑单元的子实体抹除单元或仅是更新逻辑地址-实体地址表的映射登录。

具体来说，存储器管理电路502会判断欲抹除逻辑地址范围的起始逻辑地址是否接续前一个抹除指令指示的结束逻辑地址以及欲抹除逻辑地址范围的结束逻辑地址是否为欲抹除逻辑地址范围所属逻辑单元的结束逻辑地址。倘若欲抹除逻辑地址范围的起始逻辑地址接续前一个抹除指令指示的结束逻辑地址且欲抹除逻辑地址范围的结束逻辑地址为欲抹除逻辑地址范围所属逻辑单元的结束逻辑地址时，存储器管理电路502会直接在逻辑地址-实体地址表中更新此逻辑单元的映射登录(即，将此逻辑单元的映射登录删除)。倘若欲抹除逻辑地址范围的起始逻辑地址非接续前一个抹除指令指示的结束逻辑地址或者欲抹除逻辑地址范围的结束逻辑地址非为欲抹除逻辑地址范围所属逻辑单元的结束逻辑地址时，存储器管理电路502会如图8～图10所述的写入操作，在对应的实体程序化单元中程序化预设数据。

例如，倘若在图9所示的状态下，主机系统11指示的欲抹除逻辑地址范围是属于逻辑单元LBA(0)且是映射实体抹除单元410(0)的第(0)～(K/3)实体程序化单元时，由于欲抹除逻辑地址范围的结束逻辑地址非为欲抹除逻辑地址范围所属逻辑单元的结束逻辑地址并且对应母实体抹除单元410(0)的子实体抹除单元的第(0)～(3)实体程序化单元已储存数据，因此，存储器管理电路502会提取另一个实体抹除单元(例如实体抹除单元410(S-1))作为对应母实体抹除单元410(0)的子实体抹除单元，将预设数据程序化至子实体抹除单元410(S-1)的第(0)～(K/3)实体程序化单元中，且将实体抹除单元410(F)关联回闲置区604。之后，倘若主机系统11再指示的欲抹除逻辑地址范围属于逻辑单元LBA(0)且是映射实体抹除单元410(0)的第(K/3+1)～(2×K/3)实体程序化单元时，由于欲抹除逻辑地址范围的结束逻辑地址非为欲抹除逻辑地址范围所属逻辑单元的结束逻辑地址，因此，存储器管理电路502将预设数据程序化至子实体抹除单元410(S-1)的第(K/3+1)～(2×K/3)实体程序化单元。再者，倘若主机系统11再指示的欲抹除逻辑地址范围是属于逻辑单元LBA(0)且是映射实体抹除单元410(0)的第(2×K/3)～(K)实体程序化单元时，由于欲抹除逻辑地址范围的起始逻辑地址是接续前一个抹除指令指示的结束逻辑地址并且欲抹除逻辑地址范围的结束逻辑地址为欲抹除逻辑地址范围所属逻辑单元的结束逻辑地址，因此，存储器管理电路502会在逻辑地址-实体地址映射表中，将逻辑单元LBA(0)的映射登录删除，也就是，逻辑单元LBA(0)不再映射实体抹除单元。在此例子中，针对一个逻辑单元的抹除，存储器管理电路502可节省最后一个执行程序化预设数据的时间，因此，有效缩短执行抹除指令的时间。

图15A与图15B是根据一范例实施例所显示的存储器抹除方法的流程图。

请参照图15，在步骤S1501中，存储器管理电路502接收抹除指令，并且依据抹除指令识别欲抹除逻辑地址范围以及此欲抹除逻辑地址范围所属的逻辑单元(以下称为第一逻辑单元)。

在步骤S1503中，存储器管理电路502会判断是否有实体抹除单元被指派作为第一逻辑单元的母实体抹除单元。例如，存储器管理电路502可根据逻辑地址-实体地址表中的映射登录来获取第一逻辑单元的映射信息。

倘若其中一个实体抹除单元(以下称为第一实体抹除单元)被指派作为第一逻辑单元的母实体抹除单元时，在步骤S1505中，存储器管理电路502会判断是否有实体抹除单元被指派作为第一逻辑单元的子实体抹除单元。倘若其中一个实体抹除单元(以下称为第二实体抹除单元)被指派作为第一逻辑单元的子实体抹除单元时，在步骤S1507中，存储器管理电路502会判断在第二实体抹除单元中对应欲抹除逻辑地址范围的地址是否储存预设数据(例如，每个比特皆为0的数据)。

倘第二实体抹除单元中对应欲抹除逻辑地址范围的地址是储存预设数据时，在步骤S1509中，存储器管理电路502会建立对应第一逻辑单元的抹除索引表，并且将此抹除索引表中对应的欲抹除逻辑地址范围的至少一个比特标记为第一值。建立抹除索引表与标记比特的方法是以配合附图详细描述如上，在此不再重复描述。

然后，在步骤S1511中，存储器管理电路502会判断是否有实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元且储存属于欲抹除逻辑地址范围的数据。

倘若其中一个实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元且此第一逻辑单元的暂存实体抹除单元储存属于欲抹除逻辑地址范围的数据时，在步骤S1513中，存储器管理电路502会删除对应的映射登录并更新第一逻辑单元的暂存实体抹除单元的暂存映射表。

之后，在步骤S1515中，存储器管理电路502会传送抹除指令完成信息，以回应所接收的抹除指令。

倘若在步骤S1511中判断无实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元或者第一逻辑单元的暂存实体抹除单元无储存属于欲抹除逻辑地址范围的数据时，步骤S1515会被执行。

倘若在步骤S1507中判断第二实体抹除单元中对应欲抹除逻辑地址范围的地址非储存预设数据时，在步骤S1517中，存储器管理电路502会判断欲抹除逻辑地址范围的起始逻辑地址是否接续前一个抹除指令指示的结束逻辑地址且欲抹除逻辑地址范围的结束逻辑地址是否为第一逻辑单元的结束逻辑地址。

倘若欲抹除逻辑地址范围的起始逻辑地址接续前一个抹除指令指示的结束逻辑地址且欲抹除逻辑地址范围的结束逻辑地址为第一逻辑单元的结束逻辑地址时，在步骤S1519中，存储器管理电路502会在逻辑地址-实体地址映射表中更新第一逻辑单元的映射登录(即，删除第一逻辑单元与实体抹除单元的映射关系)，并且之后步骤S1515会被执行。

倘若欲抹除逻辑地址范围的起始逻辑地址非接续前一个抹除指令指示的结束逻辑地址或者欲抹除逻辑地址范围的结束逻辑地址非为第一逻辑单元的结束逻辑地址时，在步骤S1521中，存储器管理电路502会将预设数据程序化至欲抹除逻辑地址范围所映射的实体程序化单元中，并且之后步骤S1515会被执行。

倘若在步骤S1505中判断无实体抹除单元被指派作为第一逻辑单元的子实体抹除单元时，步骤S1523中，存储器管理电路502会选择一个实体抹除单元作为第一逻辑单元的子实体抹除单元并且将预设数据程序化至欲抹除逻辑地址范围所映射的实体程序化单元中。然后，步骤1515会被执行。

倘若在步骤S1503中判断无实体抹除单元被指派作为第一逻辑单元的母实体抹除单元时，在步骤S1525中，存储器管理电路502会判断是否有实体抹除单元被指派作为第一逻辑单元的子实体抹除单元。倘若其中一个实体抹除单元(以下称为第二实体抹除单元)被指派作为第一逻辑单元的子实体抹除单元时，在步骤S1527中，存储器管理电路502会判断在第二实体抹除单元中对应欲抹除逻辑地址范围的地址是否储存预设数据(例如，每个比特皆为0的数据)。

倘若在第二实体抹除单元中对应欲抹除逻辑地址范围的地址是储存预设数据，步骤S1515会被执行；并且倘若在第二实体抹除单元中对应欲抹除逻辑地址范围的地址不是储存预设数据时，步骤S1523会被执行。

倘若在步骤S1525中判断无实体抹除单元被指派作为第一逻辑单元的子实体抹除单元时，在步骤S1529中，存储器管理电路502会判断是否有实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元且储存属于欲抹除逻辑地址范围的数据。倘若其中一个实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元且此第一逻辑单元的暂存实体抹除单元储存属于欲抹除逻辑地址范围的数据时，在步骤S1531中，存储器管理电路502会删除对应的映射登录并更新第一逻辑单元的暂存实体抹除单元的暂存映射表；并且倘若无实体抹除单元被指派作为第一逻辑单元的暂存实体抹除单元或者第一逻辑单元的暂存实体抹除单元未储存属于欲抹除逻辑地址范围的数据时，步骤S1515会被执行。也就是说，在判断无实体抹除单元储存属于第一逻辑单元的数据时，存储器管理电路502不会执行在可重写式非易失性存储器模块406上执行实体抹除操作，而直接回复已完成抹除指令的信息。

综上所述，本发明范例实施例的抹除方法、存储器控制电路单元与存储器存储装置，在接收到抹除指令后，会根据欲抹除逻辑地址范围及其所属逻辑单元的映射状态来执行不同的操作，由此快速地将从欲抹除逻辑地址范围中读取的值更改为预设数据，并且大幅缩短执行抹除指令所需的时间。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，均在本发明范围内。

Claims (27)

1.一种存储器抹除方法，用于一可重写式非易失性存储器模块，其特征在于，所述可重写式非易失性存储器模块具有多个实体抹单元且所述多个实体抹除单元之中的每一实体抹除单元具有多个实体程序化单元，所述存储器抹除方法包括：

接收一抹除指令；

依据所述抹除指令识别一欲抹除逻辑地址范围，其中所述欲抹除逻辑地址范围属于一第一逻辑单元；

倘若所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元时，在未对所述可重写式非易失性存储器模块实际地执行一抹除操作下，传送一抹除指令完成信息以回应所述抹除指令；

倘若所述多个实体抹除单元之中的一第一实体抹除单元被指派作为对应所述第一逻辑单元的一母实体抹除单元且所述多个实体抹除单元之中无实体抹除单元作为对应所述第一逻辑单元的一子实体抹除单元时，建立对应所述第一逻辑单元的一抹除索引表，并且将所述抹除索引表的多个比特之中至少一个比特标记为一第一值，

其中所述第一逻辑单元被划分为多个逻辑地址区域，所述多个比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且所述欲抹除逻辑地址范围为所述至少一比特对应的逻辑地址区域。

2.根据权利要求1所述的存储器抹除方法，其特征在于，还包括：

在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中所述至少一个比特标记为所述第一值之后，倘若有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的一暂存实体抹除单元中时，删除对应所述欲抹除逻辑地址范围的一映射登录。

3.根据权利要求2所述的存储器抹除方法，其特征在于，还包括：在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中所述至少一个比特标记为所述第一值之后，判断是否有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的所述暂存实体抹除单元中。

4.根据权利要求2所述的存储器抹除方法，其特征在于，还包括：在删除对应所述欲抹除逻辑地址范围的所述映射登录之后，更新对应所述第一逻辑单元的所述暂存实体抹除单元的一暂存映射表。

5.根据权利要求1所述的存储器抹除方法，其特征在于，还包括：

判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元；

判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述子实体抹除单元；

判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的一暂存实体抹除单元；以及

倘若所述多个实体抹除单元之中无实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元、所述子实体抹除单元与所述暂存实体抹除单元时，识别所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元。

6.根据权利要求1所述的存储器抹除方法，其特征在于，上述建立对应所述第一逻辑单元的所述抹除索引表的步骤包括：

动态地依据所述逻辑单元的大小设定所述多个逻辑地址区域的每一个逻辑地址区域的大小，依据所述多个逻辑地址区域的每一个逻辑地址区域的大小计算所述多个逻辑地址区域的数目，并且根据所述多个逻辑地址区域的数目配置所述抹除索引表的所述比特。

7.根据权利要求1所述的存储器抹除方法，其特征在于，还包括：

倘若所述多个实体抹除单元之中的一第二实体抹除单元已被程序化作为对应所述第一逻辑单元的所述子实体抹除单元时，判断所述欲抹除逻辑地址范围的一起始逻辑地址是否接续前一个抹除指令指示的一结束逻辑地址；

倘若所述欲抹除逻辑地址范围的所述起始逻辑地址接续所述前一个抹除指令指示的所述结束逻辑地址时，判断所述欲抹除逻辑地址范围的一结束逻辑地址是否等于所述第一逻辑单元的一结束逻辑地址；以及

倘若所述欲抹除逻辑地址范围的所述结束逻辑地址等于所述第一逻辑单元的所述结束逻辑地址时，在所述逻辑地址-实体地址映射表中删除所述第一逻辑单元的映射登录。

8.根据权利要求7所述的存储器抹除方法，其特征在于，还包括：

倘若所述欲抹除逻辑地址范围的所述起始逻辑地址非接续所述前一个抹除指令指示的所述结束逻辑地址时，将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。

9.根据权利要求7所述的存储器抹除方法，其特征在于，还包括：

倘若所述欲抹除逻辑地址范围的所述结束逻辑地址不等于所述第一逻辑单元的所述结束逻辑地址时，将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。

10.一种存储器控制电路单元，用于控制一可重写式非易失性存储器模块，其特征在于，所述存储器控制电路单元包括：

一主机接口，用以电性连接至一主机系统；

一存储器接口，用以电性连接至所述可重写式非易失性存储器模块，其中所述可重写式非易失性存储器模块具有多个实体抹除单元且所述多个实体抹除单元之中的每一实体抹除单元具有多个实体程序化单元；以及

一存储器管理电路，电性连接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以接收一抹除指令，且依据所述抹除指令识别一欲抹除逻辑地址范围，其中所述欲抹除逻辑地址范围属于一第一逻辑单元；

其中所述存储器管理电路还用以依据一逻辑地址-实体地址映射表，判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元，

倘若所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元时，所述存储器管理电路还用以在未对所述可重写式非易失性存储器模块实际地执行一抹除操作下，传送一抹除指令完成信息以回应所述抹除指令，

倘若所述多个实体抹除单元之中的一第一实体抹除单元被指派作为对应所述第一逻辑单元的一母实体抹除单元且所述多个实体抹除单元之中无实体抹除单元作为对应所述第一逻辑单元的一子实体抹除单元时，所述存储器管理电路还用以建立对应所述第一逻辑单元的一抹除索引表，将所述抹除索引表的多个比特之中至少一个比特标记为一第一值，其中所述第一逻辑单元被划分为多个逻辑地址区域，所述多个比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且所述欲抹除逻辑地址范围为所述至少一比特对应的逻辑地址区域。

11.根据权利要求10所述的存储器控制电路单元，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中的所述至少一个比特标记为所述第一值之后，倘若有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的一暂存实体抹除单元中时，所述存储器管理电路还用以删除对应所述欲抹除逻辑地址范围的一映射登录。

12.根据权利要求11所述的存储器控制电路单元，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中的所述至少一个比特标记为所述第一值之后，所述存储器管理电路还用以判断是否有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的所述暂存实体抹除单元中。

13.根据权利要求11所述的存储器控制电路单元，其特征在于，在删除对应所述欲抹除逻辑地址范围的所述映射登录之后，所述存储器管理电路还用以更新对应所述第一逻辑单元的所述暂存实体抹除单元的一暂存映射表。

14.根据权利要求10所述的存储器控制电路单元，其特征在于，在判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元的操作中，所述存储器管理电路判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元，判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述子实体抹除单元并且判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的一暂存实体抹除单元，

倘若所述多个实体抹除单元之中无实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元、所述子实体抹除单元与所述暂存实体抹除单元时，所述存储器管理电路识别所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元。

15.根据权利要求10所述的存储器控制电路单元，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表的运作中，所述存储器管理电路动态地依据所述逻辑单元的大小设定所述多个逻辑地址区域的每一个逻辑地址区域的大小，依据所述多个逻辑地址区域的每一个逻辑地址区域的大小计算所述多个逻辑地址区域的数目，并且根据所述多个逻辑地址区域的数目配置所述抹除索引表的所述比特。

16.根据权利要求10所述的存储器控制电路单元，其特征在于，

倘若所述多个实体抹除单元之中的一第二实体抹除单元已被程序化作为对应所述第一逻辑单元的所述子实体抹除单元时，所述存储器管理电路还用以判断所述欲抹除逻辑地址范围的一起始逻辑地址是否接续前一个抹除指令指示的一结束逻辑地址；

倘若所述欲抹除逻辑地址范围的所述起始逻辑地址接续所述前一个抹除指令指示的所述结束逻辑地址时，所述存储器管理电路还用以判断所述欲抹除逻辑地址范围的一结束逻辑地址是否等于所述第一逻辑单元的一结束逻辑地址，

倘若所述欲抹除逻辑地址范围的所述结束逻辑地址等于所述第一逻辑单元的所述结束逻辑地址时，所述存储器管理电路还用以在所述逻辑地址-实体地址映射表中删除所述第一逻辑单元的映射登录。

17.根据权利要求16所述的存储器控制电路单元，其特征在于，

倘若所述欲抹除逻辑地址范围的所述起始逻辑地址非接续所述前一个抹除指令指示的所述结束逻辑地址时，所述存储器管理电路还用以下达一指令序列以将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。

18.根据权利要求16所述的存储器控制电路单元，其特征在于，

倘若所述欲抹除逻辑地址范围的所述结束逻辑地址不等于所述第一逻辑单元的所述结束逻辑地址时，所述存储器管理电路还用以下达一指令序列以将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。

19.一种存储器存储装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统；

一可重写式非易失性存储器模块，具有多个实体抹除单元，所述多个实体抹除单元之中的每一个实体抹除单元具有多个实体程序化单元；以及

一存储器控制电路单元，电性连接至所述连接接口单元与所述可重写式非易失性存储器模块，

其中所述存储器控制电路单元用以接收一抹除指令，且依据所述抹除指令识别一欲抹除逻辑地址范围，其中所述欲抹除逻辑地址范围属于一第一逻辑单元；

其中所述存储器控制电路单元还用以依据一逻辑地址-实体地址映射表，判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元，

倘若所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元时，所述存储器控制电路单元还用以在未对所述可重写式非易失性存储器模块实际地执行一抹除操作下，传送一抹除指令完成信息以回应所述抹除指令，

倘若所述多个实体抹除单元之中的一第一实体抹除单元被指派作为对应所述第一逻辑单元的一母实体抹除单元且所述多个实体抹除单元之中无实体抹除单元作为对应所述第一逻辑单元的一子实体抹除单元时，所述存储器控制电路单元还用以建立对应所述第一逻辑单元的一抹除索引表，将所述抹除索引表的多个比特之中至少一个比特标记为一第一值，其中所述第一逻辑单元被划分为多个逻辑地址区域，所述多个比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且所述欲抹除逻辑地址范围为所述至少一比特对应的逻辑地址区域。

20.根据权利要求19所述的存储器存储装置，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中的所述至少一个比特标记为所述第一值之后，其中倘若有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的一暂存实体抹除单元中，所述存储器控制电路单元还用以删除对应所述欲抹除逻辑地址范围的一映射登录。

21.根据权利要求20所述的存储器存储装置，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中的所述至少一个比特标记为所述第一值之后，所述存储器控制电路单元还用以判断是否有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的所述暂存实体抹除单元中。

22.根据权利要求20所述的存储器存储装置，其特征在于，在删除对应所述欲抹除逻辑地址范围的所述映射登录之后，所述存储器控制电路单元还用以更新对应所述第一逻辑单元的所述暂存实体抹除单元的一暂存映射表。

23.根据权利要求19所述的存储器存储装置，其特征在于，在判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元的操作中，所述存储器控制电路单元判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元，判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述子实体抹除单元并且判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的一暂存实体抹除单元，

倘若所述多个实体抹除单元之中无实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元、所述子实体抹除单元与所述暂存实体抹除单元时，所述存储器控制电路单元识别所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元。

24.根据权利要求19所述的存储器存储装置，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表的运作中，所述存储器控制电路单元动态地依据所述逻辑单元的大小设定所述多个逻辑地址区域的每一个逻辑地址区域的大小，依据所述多个逻辑地址区域的每一个逻辑地址区域的大小计算所述多个逻辑地址区域的数目，并且根据所述多个逻辑地址区域的数目配置所述抹除索引表的所述比特。

25.根据权利要求19所述的存储器存储装置，其特征在于，

倘若所述多个实体抹除单元之中的一第二实体抹除单元已被程序化作为对应所述第一逻辑单元的所述子实体抹除单元时，所述存储器控制电路单元还用以判断所述欲抹除逻辑地址范围的一起始逻辑地址是否接续前一个抹除指令指示的一结束逻辑地址；

倘若所述欲抹除逻辑地址范围的所述起始逻辑地址接续所述前一个抹除指令指示的所述结束逻辑地址时，所述存储器控制电路单元还用以判断所述欲抹除逻辑地址范围的一结束逻辑地址是否等于所述第一逻辑单元的一结束逻辑地址，

倘若所述欲抹除逻辑地址范围的所述结束逻辑地址等于所述第一逻辑单元的所述结束逻辑地址时，所述存储器控制电路单元还用以在所述逻辑地址-实体地址映射表中删除所述第一逻辑单元的映射登录。

26.根据权利要求25所述的存储器存储装置，其特征在于，

倘若所述欲抹除逻辑地址范围的所述起始逻辑地址非接续所述前一个抹除指令指示的所述结束逻辑地址时，所述存储器控制电路单元还用以将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。

27.根据权利要求25所述的存储器存储装置，其特征在于，

倘若所述欲抹除逻辑地址范围的所述结束逻辑地址不等于所述第一逻辑单元的所述结束逻辑地址时，所述存储器控制电路单元还用以将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。