[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106486408B - 处理晶片的方法 - Google Patents

处理晶片的方法 Download PDF

Info

Publication number
CN106486408B
CN106486408B CN201610730785.7A CN201610730785A CN106486408B CN 106486408 B CN106486408 B CN 106486408B CN 201610730785 A CN201610730785 A CN 201610730785A CN 106486408 B CN106486408 B CN 106486408B
Authority
CN
China
Prior art keywords
chip
protective film
carrier
wafer
curable resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610730785.7A
Other languages
English (en)
Other versions
CN106486408A (zh
Inventor
卡尔·海因茨·普利瓦西尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN106486408A publication Critical patent/CN106486408A/zh
Application granted granted Critical
Publication of CN106486408B publication Critical patent/CN106486408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本发明涉及一种处理晶片的方法，晶片的一侧具有由多个分割线分隔的多个器件的器件区并具有外围边缘区，外围边缘区不具有器件并且围绕器件区形成，其中器件区形成有从晶片的平面突出的多个突起。该方法包括：将用于覆盖晶片上的器件的保护膜附接至晶片的这一侧，其中保护膜用粘合剂附着至晶片的这一侧的至少一部分；以及提供可固化树脂施加到其前表面的载子。该方法进一步包括：晶片的附接有保护膜的这一侧附接至载子的前表面，使得从晶片的平面突出的突起嵌入到可固化树脂中，并且载子的与其前表面相反的后表面大致平行于晶片的与这一侧相反的一面；以及磨削晶片的与这一侧相反的一面以调整晶片厚度。

Description

处理晶片的方法
技术领域
本发明涉及一种处理晶片(诸如半导体晶片)的方法，所述晶片的一侧具有由多个分割线分隔的多个器件的器件区并具有外围边缘区，所述外围边缘区不具有器件并且围绕所述器件区形成，其中所述器件区形成有从所述晶片的平面突出的多个突起。
背景技术
在半导体器件制造工艺中，具有由多个分割线分隔的多个器件的器件区的晶片被分为各个裸芯片。该制造工艺一般包括：用于调整晶片厚度的磨削步骤；以及沿着分割线切割晶片以获得各个裸芯片的切割步骤。从与形成器件区的晶片正面相反的晶片背面执行磨削步骤。
在公知的半导体器件制造工艺中，诸如晶片级芯片尺寸封装(WLCSP，Wafer LevelChip Scale Package)，晶片的器件区形成有从晶片的平面突出的多个突起，诸如隆起。例如，这些突起用于例如当将裸芯片集成到诸如移动电话和个人计算机的电子设备中时与各个裸芯片中的器件建立电接触。
为了实现这样的电子设备的尺寸减小，半导体器件必须减小尺寸。由此，使器件形成在其上的晶片要在上面提到的磨削步骤中磨削至μm范围内(例如，从30到100μm的范围内)的厚度。
然而，在公知的半导体器件制造工艺中，如果在器件区中存在从晶片的平面突出的突起(诸如隆起)，则在磨削步骤中可能产生一些问题。具体地，由于这些突起的存在，晶片在磨削期间破损的风险显著增加。进一步，如果晶片被磨削至较小厚度(例如，μm范围内的厚度)，则由于晶片的厚度减小以及在磨削过程中施加到晶片的压力，位于晶片的正面上的器件区的突起可致使晶片背面变形。这后一种效应被称为“图案转移”，因为晶片正面上的突起的图案被转移到晶片背面，并且导致晶片的背面表面的非期望不均匀性，从而损害得到的裸芯片的质量。
而且，晶片的器件区中的突起的存在还显著增加了晶片在上面提到的切割步骤中损坏的风险。特别是，由于在磨削之后的晶片厚度减小，裸芯片的侧壁可能在切割工艺中破裂，从而严重损坏得到的裸芯片。
由此，仍需要一种可靠而高效的处理晶片的方法，所述晶片的器件区具有形成在其一侧上的突起，该方法使得损坏晶片的任何风险被最小化。
发明内容
因此，本发明的目的是提供一种可靠而高效的处理晶片的方法，所述晶片的器件区具有形成在其一侧上的突起，这使得晶片损坏的任何风险被最小化。
本发明提供了一种处理晶片的方法，所述晶片的一侧具有由多个分割线分隔的多个器件的器件区并具有外围边缘区，所述外围边缘区不具有器件并且围绕所述器件区形成，其中所述器件区形成有从所述晶片的平面突出、延伸或凸出的多个突起或凸出部。所述方法包括：将用于覆盖所述晶片上的所述器件的保护膜附接至所述晶片的这一侧，其中所述保护膜用粘合剂附着至所述晶片的这一侧的至少一部分；以及提供可固化树脂施加到其前表面的载子(carrier)。所述方法进一步包括：将所述晶片的附接有所述保护膜的这一侧附接至所述载子的所述前表面，使得从所述晶片的平面突出的所述突起嵌入或接收到所述可固化树脂中，并且所述载子的与其所述前表面相反的后表面大致平行于所述晶片的与这一侧相反的一侧；以及磨削所述晶片的与这一侧相反的所述一侧以调整晶片厚度。
所述突起或凸出部(诸如隆起)从所述晶片的呈大致平坦表面的平面突出、延伸或凸出。所述突起或凸出部限定所述晶片的这一侧的表面结构或形貌，从而使这一侧不均匀。
所述突起可不规则地布置，或者布置成规则的图案。所述突起中仅有一些可布置成规则的图案。
所述突起可具有任何类型的形状。例如，一些或所有所述突起的形状可以是球形、半球形、支柱或柱形，例如，具有圆形、椭圆形或多边形(诸如三角形、方形等)横截面或基表面的支柱或柱形、锥体、截头锥体或台阶。
所述突起中的至少一些可产生于形成在所述晶片的平面上的元件。例如，针对硅穿孔技术(TSV，through silicon via)的情况，所述突起中的至少一些可产生于在所述晶片的厚度方向上部分或完全穿过所述晶片的元件。后者这些元件可沿着晶片厚度的一部分或者沿着整个晶片厚度延伸。
所述突起在所述晶片的厚度方向上的高度可位于20μm至300μm的范围内，优选地为40μm至250μm，更优选地为50μm至200μm，并且甚至更优选地为70μm至150μm。
所述突起都可具有大致相同的形状和/或尺寸。另选地，所述突起中的至少一些的形状和/或尺寸可彼此不同。
根据本发明的晶片处理方法，所述保护膜附接至所述晶片的这一侧，即，附接至所述晶片正面，并且所述晶片的附接有所述保护膜的这一侧附接至所述载子的所述前表面，使得形成在所述器件区中的所述突起嵌入到所述可固化树脂中，并且所述载子的平面后表面大致平行于所述晶片的与这一侧相反的所述一侧，即，大致平行于所述晶片背面。按这种方式，形成了晶片单元，所述晶片单元包括所述晶片、所述保护膜和所述可固化树脂施加到其上的所述载子，这允许消除由于随后晶片处理步骤时所述器件区中的所述突起的存在而产生的表面不均匀性的任何负面影响。
特别是，通过将所述突起嵌入到施加于所述载子的所述前表面的所述树脂中，所述突起在晶片处理期间(例如，在随后的磨削步骤和切割步骤中)得到可靠地保护以免受任何损坏。
进一步，所述载子的形成上面提到的所述晶片单元的第一表面的所述后表面与形成所述晶片单元的第二表面的所述晶片背面彼此大致平行。由此，当磨削所述晶片背面以调整晶片厚度时，例如，通过将该后表面放置在工作台上，合适的反压力可以施加到所述载子的所述后表面。
因为所述载子的所述平面后表面大致平行于所述晶片背面，在磨削工艺期间例如通过磨削设备的磨削轮施加到所述晶片的压力均匀地且均质地分布在所述晶片上，从而最大限度地降低图案转移(即，由所述器件区中的所述突起限定的图案转移至被磨削的晶片背面)以及所述晶片破损的任何风险。进一步，所述载子的平坦均匀后表面与所述晶片背面的大致平行对准允许以高精确度进行磨削步骤，从而在磨削之后实现特别均匀且均质的晶片厚度。
所述保护膜覆盖形成在所述晶片的所述器件区中的所述器件，因此保护所述器件免受例如所述可固化树脂的残留物的损坏和污染。而且，所述保护膜有利于在处理之后从所述晶片去除具有所述可固化树脂的所述载子。另外，所述保护膜充当所述晶片正面与所述树脂之间的垫子或缓冲物，从而在磨削期间进一步促进压力的均匀而均质的分布。由此，可以特别可靠地防止所述晶片在磨削工艺期间的图案转移或破损。
在这方面，特别优选的是，所述保护膜是可压缩的、弹性的、柔性的和/或柔韧的。按这种方式，可以进一步增强所述保护膜的减缓或缓冲效果。
因此，本发明的晶片处理方法允许任何损坏所述晶片(诸如图案转移或晶片破损)的风险以可靠而高效的方式最小化。
例如，所述晶片可以是半导体晶片、玻璃晶片、蓝宝石晶片、陶瓷晶片，诸如氧化铝(Al2O3)陶瓷晶片、石英晶片、氧化锆晶片、PZT(锆钛酸铅)晶片、聚碳酸酯晶片、金属(例如，铜、铁、不锈钢、铝等)或金属化材料晶片、铁素体晶片、光学晶体材料晶片、树脂(例如，环氧树脂)涂覆或模制晶片等。
特别是，例如，所述晶片可以是Si晶片、GaAs晶片、GaN晶片、GaP晶片、InAs晶片、InP晶片、SiC晶片、SiN晶片、LT(钽酸锂)晶片、LN(铌酸锂)晶片等。
所述晶片可由单种材料制成，或者由不同材料的组合制成，例如由两种以上的上述材料制成。例如，所述晶片可以是硅-玻璃结合晶片，其中由硅制成的晶片元件被结合到由玻璃制成的晶片元件。
所述方法可进一步包括：沿着分割线切割所述晶片。所述晶片可从其正面或背面切割。
切割步骤可通过机械切割来执行，例如通过刀切或锯和/或激光切割和/或等离子切割来执行。所述晶片可在单个机械切割步骤、单个激光切割步骤或单个等离子切割步骤中切割。另选地，所述晶片可通过一系列机械切割和/或激光切割和/或等离子切割步骤进行切割。
切割所述晶片的步骤可在所述保护膜和所述载子附接至所述晶片的状态下执行。按这种方式，可以确保的是，在切割步骤期间施加的压力在切割期间均匀且均质地分布在整个所述晶片上，从而在切割步骤中最大限度地降低损坏所述晶片(例如，使得到的裸芯片的侧壁破裂)的任何风险。在这种情况下，特别优选的是，所述晶片从其背面切割。
所述可固化树脂可被诸如紫外线辐射、热、电场和/或化学制剂的外部刺激固化。在这种情况下，所述可固化树脂至少在施加所述外部刺激时硬化到某种程度。
所述可固化树脂可以是在固化之后呈现一定程度的可压缩性、弹性和/或柔性的树脂，即，在固化之后可压缩的、弹性的和/或柔性的树脂。例如，所述可固化树脂可使之通过固化而成为橡胶状状态。另选地，所述可固化树脂可以是在固化之后达到刚硬状态的树脂。
供本发明的处理方法使用的可紫外线固化树脂的优选示例是DISCO公司的ResiFlat和DENKA的TEMPLOC。
所述方法可进一步包括：在磨削所述晶片的与这一侧相反的侧面(即，所述晶片背面)之前将所述外部刺激施加到所述可固化树脂以固化所述树脂。按这种方式，可以进一步提高所述晶片在磨削期间的保护以及磨削准确性。
所述方法可进一步包括：从所述晶片去除施加有可固化或已固化树脂的所述载子和所述保护膜。例如，所述载子和所述保护膜可在磨削之后或者在磨削和切割之后从所述晶片去除。按这种方式，各个裸芯片可以采取简单而可靠的方式分离并拾取。
如上文详细介绍的，所述保护膜有利于从所述晶片去除施加有可固化或已固化树脂的所述载子。特别是，由于所述保护膜的存在，具有所述树脂的所述载子可以采取简单而可靠的方式从所述晶片去除，避免所述器件区中的任何树脂残留物，从而防止所述器件的污染，并且最大限度地降低去除过程中损坏所述突起的风险。
如果所述可固化树脂是在固化之后呈现一定程度的可压缩性、弹性和/或柔性的树脂，即可压缩的、弹性的和/或柔性的(例如，橡胶状)，则具有已固化树脂的所述载子可以在固化之后采取特别可靠而高效的方式去除。
如果所述可固化树脂是固化时达到刚硬状态的树脂，则从所述晶片去除所述载子和已固化树脂可通过以下手段来促进：向已固化树脂施加外部刺激；至少在一定程度上软化或去除所述树脂。例如，一些可固化树脂(诸如DENKA的TEMPLOC)可在固化之后通过施加热水进行处理，以便软化已固化树脂并允许从所述晶片特别容易地去除所述载子和所述树脂。
在从所述晶片去除施加有可固化或已固化树脂的所述载子和所述保护膜的步骤中，所述载子、所述树脂和所述膜可在单个工艺步骤中一起去除。该方式允许特别高效的去除过程。
另选地，所述载子、所述树脂和所述保护膜可单独去除，即，一个接一个地去除。进一步，所述载子和所述树脂可首先一起去除，之后去除所述保护膜。在另一实施方式中，可首先去除所述载子，之后一起去除所述树脂和所述保护膜。
切割所述晶片的步骤可在从所述晶片去除施加有可固化或已固化树脂的所述载子和所述保护膜之后执行。该方式允许各个裸芯片在切割步骤之后立即分离并拾取。在这种情况下，特别优选的是从所述晶片的正面执行切割步骤。
所述粘合剂可设置在所述晶片的这一侧与所述保护膜的整个接触面积上。按这种方式，可以确保的是，所述保护膜在所述晶片的这一侧上特别可靠地保持到位。进一步，在切割所述晶片之后，所得到的分离的裸芯片可以由所述保护膜牢固地保持，从而防止所述裸芯片的任何非期望移位或运动。
特别是，所述粘合剂可设置在所述保护膜的与所述晶片的这一侧接触的整个表面上。
所述粘合剂可被诸如热、紫外线辐射、电场和/或化学制剂的外部刺激固化。按这种方式，所述保护膜可以在处理之后从所述晶片特别容易地去除。所述外部刺激可施加到所述粘合剂以降低其粘合剂力，从而允许容易地去除所述保护膜。
将所述保护膜附接至所述晶片的这一侧的步骤可在真空腔室中进行。特别是，所述保护膜可通过使用真空层压机附接至所述晶片的这一侧。在这样的真空层压机中，在所述晶片背面与工作台的上表面接触并且所述晶片正面向上取向的状态下将所述晶片放置在真空腔室中的所述工作台上。附接至所述晶片正面的所述保护膜在其外围部处被环形框架保持并且在所述真空腔室中放置在所述晶片正面上方。所述真空腔室的位于所述工作台和所述环形框架上方的上部部分设置有由可膨胀的橡胶隔膜闭合的进气口。
在所述晶片和所述保护膜已装载到所述真空腔室中之后，所述腔室被抽真空并且空气经所述进气口供应到所述橡胶隔膜，致使所述橡胶隔膜膨胀到抽真空的腔室中。按这种方式，所述橡胶隔膜在所述真空腔室中向下移动，以推动所述保护膜抵靠所述晶片正面，用所述保护膜密封外围晶片部并且使膜压靠所述晶片正面上的所述器件区。由此，所述保护膜可以紧密地附接至所述晶片正面，以遵循所述器件区中的所述突起的轮廓。
随后，所述真空腔室中的真空被释放并且所述保护膜在所述晶片正面上由所述粘合剂和所述真空腔室中的正压力保持就位。
另选地，所述橡胶隔膜可以替换为软印记或软辊。
所述保护膜可附接至所述晶片的这一侧，使得所述膜仅部分地遵循所述突起的轮廓。例如，所述保护膜可仅遵循所述晶片的厚度方向上的突起的上部。所述保护膜的这种布置可允许从所述晶片特别容易地去除施加有可固化或已固化树脂的所述载子和所述保护膜。
另选地，所述保护膜可附接至所述晶片正面，以紧密遵循所述突起的轮廓。按这种方式，附接有所述保护膜的所述突起可以特别可靠地嵌入到所述可固化树脂中。
所述保护膜可以是可膨胀的。所述保护膜在附接至所述晶片的这一侧时可膨胀，以遵循从所述晶片的平面突出的所述突起的轮廓。
特别是，所述保护膜可膨胀至其原始尺寸的两倍以上，优选地可膨胀至其原始尺寸的三倍以上，并且更优选地可膨胀至其原始尺寸的四倍以上。按这种方式，特别是，在容易地膨胀至其原始尺寸的三倍或四倍以上的情况下，可以可靠地确保所述保护膜紧密遵循所述突起的轮廓。
所述方法可进一步包括：在磨削所述晶片的与这一侧相反的侧面之前切除施加有可固化或已固化树脂的所述载子的横向延伸超出所述晶片的圆周的部分。按这种方式，进一步促进在磨削期间以及可能在随后的处理步骤中操纵包括所述晶片、所述保护膜和施加有可固化或已固化树脂的所述载子的所述晶片单元。
所述载子可由刚性或硬质材料制成，诸如由PET和/或硅和/或玻璃和/或SUS制成。例如，如果所述载子由PET或玻璃制成并且所述树脂可被外部刺激固化，则所述树脂可用能传输通过PET或玻璃的辐射(例如紫外线辐射)固化。如果所述载子由硅或SUS制成，则提供了具有成本效益的载子。还可以组合以上所列的材料。
所述载子的厚度可位于200μm至1500μm的范围内，优选地为400μm至1200μm，并且更优选地为500μm至1000μm。
所述保护膜的厚度可位于5μm至200μm的范围内，优选地为5μm至100μm，更优选地为8μm至80μm，甚至更优选地为10μm至50μm。按这种方式，可以确保的是，所述保护膜是柔性且柔韧的，足以充分符合所述器件区中的所述突起的轮廓，与此同时呈现足够的厚度以便可靠而高效地提供上述减缓或缓冲效应。
所述保护膜可由诸如聚氯乙烯(PVC)或乙烯乙酸乙烯酯(EVA)的聚合物材料制成。例如，所述保护膜可以是“Saran”包装类材料。
所述保护膜在其附接状态下的直径可与所述晶片的直径大致相同。
附图说明
下文中，参照附图说明本发明的非限制性示例，其中：
图1是示出通过本发明的方法处理的晶片的横截面视图；
图2是图示根据本发明的第一实施方式的处理晶片的方法的第一步骤的横截面视图；
图3是图示根据本发明的第一实施方式的处理晶片的方法的第一步骤的立体图；
图4是示出根据本发明的第一实施方式的处理晶片的方法的第一步骤的结果的横截面视图；
图5是图4的左侧放大视图；
图6是图示根据本发明的第一实施方式的处理晶片的方法的第二步骤的横截面视图；
图7是图示根据本发明的第一实施方式的处理晶片的方法的第三步骤的横截面视图；
图8是图示根据本发明的第一实施方式的处理晶片的方法的第四步骤的横截面视图；
图9是图示根据本发明的第一实施方式的处理晶片的方法的第五步骤的横截面视图；
图10是图示根据本发明的第一实施方式的处理晶片的方法的第六步骤的横截面视图；
图11是图示根据本发明的第一实施方式的处理晶片的方法的第七步骤的横截面视图；
图12是示出根据本发明的第一实施方式的处理晶片的方法的第七步骤的结果的立体图；
图13是图示根据本发明的第一实施方式的处理晶片的方法的第八步骤的横截面视图；
图14是图示根据本发明的第二实施方式的处理晶片的方法的第六步骤的横截面视图；以及
图15是图示根据本发明的第二实施方式的处理晶片的方法的第七步骤的横截面视图。
具体实施方式
现在将参照附图描述本发明的优选实施方式。优选实施方式涉及用于处理晶片W的方法。
例如，晶片W可以以是具有形成在其正面表面(在以下描述中被称为图案侧1)上的MEMS器件的MEMS晶片。然而，晶片W并不限于MEMS晶片，但还可以是具有形成在其图案侧1上的CMOS器件(优选地作为固态成像器件)的CMOS晶片，或者是在图案侧1上具有其它类型器件的晶片。
晶片W可以是由例如硅的半导体制成。这样的硅晶片W可以包括位于硅基底上的诸如IC(集成电路)和LSI(大规模集成电路)的器件。另选地，晶片可以是在由例如陶瓷、玻璃或蓝宝石制成的无机材料基底上通过形成光学器件(诸如LED(发光二极管))而构造的光学器件晶片。晶片W并不限于此并且可以采取任何其它方式形成。此外，上述示例性晶片设计的组合也是可以的。
在μm范围内(优选地介于625μm至925μm的范围)磨削之前，晶片W可以具有一厚度。
晶片W优选地呈现圆形形状。晶片W设置有形成在其图案侧1上的多个交叉分割线11(见图3)(被称为切割道)，从而将晶片W划分为分别形成有诸如之前描述的器件的多个矩形区域。这些器件形成在晶片W的器件区2中。在圆形晶片W的情况下，该器件区2优选地呈圆形并且与晶片W的外周同心地布置。
如图1至图3中示意性示出的，器件区2被环形外围边缘区3包围。在该外围边缘区3中，没有形成器件。外围边缘区3优选地与器件区2和/或晶片W的外周同心布置。外围边缘区3的径向延伸可以在mm范围内，并且优选地在1mm到3mm的范围内。
例如图1和图2中示意性示出的，器件区2形成有从晶片W的平面突出的多个突起14。例如，突起14可以是在分离的裸芯片中与器件区2的器件建立电接触的隆起。突起14在晶片W的厚度方向上的高度可位于70μm至200μm的范围内。
在下文中，将参照图1至图13描述根据本发明的第一实施方式的处理晶片W的方法。
图1示出了将要通过根据本发明的第一实施方式的方法处理的晶片W的横截面视图。图2和图3图示了根据该第一实施方式的处理方法的第一步骤。在该第一步骤中，用于覆盖晶片W上的器件的保护膜4附接至晶片W的图案侧1，如图2中的箭头指示。
保护膜4优选地具有与晶片W相同的形状(即，在本实施方式中为圆形形状)，并且同心地附接至晶片W。如图2和图3中示意性示出的，保护膜4的直径大约与晶片W的直径相同。
保护膜4覆盖了形成在器件区2中的器件，包括突起14，从而保护器件免受损坏或污染。进一步，保护膜4在将稍后详细介绍的随后磨削步骤中充当附加垫。
保护膜4用粘合剂(未示出)附着至晶片W的图案侧1。粘合剂设置在晶片W的图案侧1与保护膜4的整个接触面积上。特别是，粘合剂设置在保护膜4的与晶片W的图案侧1接触的整个表面上。
粘合剂可通过诸如热、紫外线辐射、电场和/或化学制剂的外部刺激固化。按这种方式，保护膜4可以在处理之后特别容易地从晶片W去除。
特别是，粘合剂可以是丙烯酸树脂或环氧树脂。例如，用于粘合剂的紫外线可固化型树脂的优选示例是聚氨酯丙烯酸酯低聚物。进一步，粘合剂可例如是水溶性树脂。
保护膜4的厚度可位于5μm至100μm的范围内，例如是80μm。保护膜4可由诸如PVC或EVA的聚合物材料制成。
保护膜4是柔韧的并且能延伸至其原始直径的大约三倍。
例如，将保护膜4附接至晶片W的图案侧1的步骤可在真空腔室中执行，例如通过使用如已在上文详细介绍的真空层压机执行。
图4示意性地图示了根据本发明的第一实施方式的处理方法的第一步骤的结果。图5示出了图4的左侧放大视图。在该第一步骤中，当附接至晶片W的图案侧1时，保护膜4膨胀至其原始直径的大约三倍，以紧密遵循突起14的轮廓(如图4和图5中示意性示出的)。
图6图示了根据本发明的第一实施方式的处理晶片的方法的第二步骤。在该第二步骤中，设置了载子7，其具有施加到其前表面17的可固化树脂13。载子7优选地由诸如聚对苯二甲酸乙二醇酯(PET)、硅、玻璃或SUS的刚性材料制成。
优选地，载子7具有与晶片W相同的形状(即，在本实施方式中为圆形形状)，并且同心地布置到晶片W(如图6中图示的)。
例如，载子7的厚度可位于500μm至1000μm的范围内。
可固化树脂13可通过诸如紫外线辐射、热、电场和/或化学制剂的外部刺激固化。特别是，可固化树脂13可以是DISCO公司的ResiFlat或DENKA的TEMPLOC。可固化树脂13的形成在载子7的前表面17上的层在载子7的厚度方向上的高度可大约为50μm至1000μm，优选地为200μm至1000μm。
进一步，在根据本发明的第一实施方式的处理方法的第二步骤中，晶片W的使保护膜4与之附接的图案侧1附接至载子7的前表面17(如图6中的箭头指示)，使得突起14被嵌入到可固化树脂13中，并且载子7的与其前表面17相反的后表面18大致平行于晶片W的与图案侧1相反的一侧，即，晶片W的背面6(例如，图1至图3)。载子后表面18与晶片背面6的这种大致平行对准由图7中的虚线箭头指示。
具体地，晶片W(保护膜4与之附接)以及具有可固化树脂13的载子7通过例如在安装腔室中将平行的压靠力施加到晶片背面6和载子7的后表面18而压靠到一起，以将突起14可靠地嵌入到可固化树脂13中并且实现载子后表面18与晶片背面6的大致平行对准。针对使用DISCO公司的ResiFlat作为树脂的情况，在JP 5320058 B2和JP 5324212 B2中描述了适合该目的的压靠器材和压靠操作的细节。
图7图示了根据本发明的第一实施方式的方法的第三步骤。在该第三步骤中，由晶片W、保护膜4、树脂13和载子7组成的晶片单元放置在工作台20上，并且将外部刺激施加到可固化树脂13以固化树脂13。
例如，针对可热固化(例如，热固性)树脂13的情况，树脂13可通过在炉中加热而固化。针对可紫外线固化树脂13的情况，如果使用对于紫外线辐射透明的载子材料，诸如PET或玻璃，则树脂13通过施加这种类型的辐射(例如，穿过载子7)而固化。
由此，突起14牢固地保持在已固化树脂13中，并且可靠地维持了载子后表面18与晶片背面6的大致平行相对对准。
如图7中示出的，晶片单元布置在工作台20上，使得载子后表面18与工作台20的顶表面21接触。虽然工作台20在图8和图9中被略去，但是如图7中示出的相同或类似的工作台布置也用在这些图中图示的步骤中。
图8图示了根据本发明的第一实施方式的处理方法的可选第四步骤。在该第四步骤中，如图8中的虚线指示的，载子7的施加有已固化树脂13且横向延伸超出晶片W的圆周的部分23被切除。部分23可例如通过机械切割来切除(例如使用刀或锯)、激光切割或等离子切割来切除。切除部分23有利于在随后的处理步骤中晶片单元的操纵。
图9图示了根据本发明的第一实施方式的处理方法的第五步骤的结果。在该第五步骤中，载子7的呈平面平坦表面的后表面18放置在工作台(未示出)(可与图7中的工作台20相同)的顶表面上。随后，晶片W的背面6被磨削，以将晶片厚度调整到例如大约30μm至100μm范围内的值。该厚度可以是裸芯片26(见图13)的最终厚度。
晶片W的背面6的这种磨削可使用磨削设备(未示出)执行。磨削设备可包括：主轴壳体；主轴，所述主轴以可旋转的方式容纳在所述主轴壳体中；以及磨削轮，所述磨削轮安装到所述主轴的下端。多个研磨构件可固定到磨削轮的下表面，其中每个研磨构件可由通过用粘结剂(诸如金属粘结剂或树脂粘结剂)来固定金刚石研磨颗粒而构造的金刚石研磨构件形成。具有研磨构件的磨削轮通过例如使用马达来驱动主轴而高速旋转。
在磨削步骤中，使保持晶片单元的工作台以及磨削设备的磨削轮旋转，并且降低磨削轮以使磨削轮的研磨构件与晶片W的背面6接触，从而磨削背面6。
因为载子7的平面后表面18(放置在磨削设备的工作台的顶表面上)大致平行于晶片W的背面6，所以在磨削工艺期间由磨削轮施加到晶片W的压力均匀地且均质地分布在晶片W上。由此，晶片W的图案转移或破损的任何风险可以最小化。进一步，载子7的平坦均匀后表面18与晶片W的背面6的大致平行对准允许以高的精确度进行磨削步骤，从而在磨削之后实现特别均匀而均质的晶片厚度。
保护膜4覆盖形成在晶片的器件区2中的器件，因此保护器件免受例如可固化树脂13的残留物的损坏和污染。而且，保护膜4充当图案侧1与树脂13之间的垫子或缓冲物，从而在磨削期间进一步促进均匀而均质的压力分布。因此，可以特别可靠地防止晶片W在磨削工艺期间的图案转移或破损。
在晶片W的背面6已被磨削之后，晶片W经历了第一实施方式的处理方法的第六步骤，其结果图示于图10中。在该第六步骤中，如图10中示出的，晶片单元放置在粘合剂拾取带24上，使得晶片W的被磨削表面与粘合剂拾取带24接触。粘合剂拾取带24的外围部安装在环形框架25上。按这种方式，包括晶片W、保护膜4、已固化树脂13和载子7的晶片单元被粘合剂拾取带24和环形框架25牢固地保持。
图11图示了根据第一实施方式的处理方法的第七步骤。在该第七步骤中，载子7、已固化树脂13和保护膜4从晶片W中去除。
具体地，如图11中的箭头指示的，在本实施方式中，载子7和已固化树脂13首先一起从保护膜4已施加到其上的晶片W去除。保护膜4存在于晶片W的图案侧1上有利于去除载子7和已固化树脂13。
树脂13可以是在固化之后呈现一定程度的可压缩性、弹性和/或柔性(例如，橡胶状特性)的树脂，从而允许特别容易地从晶片W中去除。另选地或附加地，另一外部刺激(诸如热水)可在去除已固化树脂13之前施加到已固化树脂13，以便软化已固化树脂13以进一步有利于去除过程。
随后，在去除载子7和已固化树脂13之后，保护膜4从晶片W的图案侧1去除。特别是，如果设置在保护膜4的与晶片W的图案侧1接触的整个表面上的粘合剂可被诸如紫外线辐射、热、电场和/或化学制剂的外部刺激固化，则将外部刺激施加到粘合剂，以降低其粘合剂力。按这种方式，保护膜4可以采取特别简单而可靠的方式从晶片W中去除。
本实施方式的第七步骤的结果示意性地示出在图12中。具体地，图12示出了经粘合剂拾取带24附接至环形框架25并且使保护膜4、已固化树脂13和载子7从其去除的晶片W。
图13图示了根据本发明的第一实施方式的处理方法的第八步骤。在该第八步骤中，如图13中的虚线指示的，晶片W从其图案侧1沿着分割线11被切割。按这种方式，裸芯片26彼此完全分离。切割晶片W可通过机械切割(例如使用刀或锯)来执行，和/或通过激光的切割和/或通过等离子的切割来执行。
在裸芯片26在切割步骤中已经彼此完全分离之后，裸芯片26分别附着至粘合剂拾取带24。各个分离的裸芯片26可以由拾取装置(未示出)从粘合剂拾取带24拾取。各个裸芯片26之间的间距可以通过使拾取带24径向膨胀或伸展(例如通过使用膨胀鼓)而增加，以便有利于拾取过程。
在下文中，将参照图14和图15来描述根据本发明的第二实施方式的处理晶片W的方法。第二实施方式的方法在图14和图15中分别图示的第六和第七方法步骤不同于第一实施方式的方法。
具体地，作为第二实施方式的方法的第六步骤，在保护膜4、已固化树脂13和载子7附接至晶片W的状态下执行晶片W的切割，如图14中的虚线指示。
如图14中示意性示出的，从晶片W的被磨削背面表面执行该切割工艺。在该切割工艺中，载子7的后表面18放置在工作台(未示出)(可与图7中示出的工作台20相同)的顶表面上。因为突起14嵌入到已固化树脂13中并且载子7的后表面18被工作台的顶表面支撑，所以晶片W或裸芯片26在切割期间的任何损坏(诸如破损)的风险得以最小化。晶片W可通过机械切割(例如使用刀或锯)进行切割，和/或通过激光切割和/或通过等离子切割进行切割。
通过按这种方式切割晶片W，裸芯片26彼此完全分离，即，不再由晶片W彼此连接。然而，在图14示出的状态下，裸芯片26通过已固化树脂13牢固地保持在一起。
在根据第二实施方式的处理方法的第七步骤(其结果示出在图15中)中，包括晶片W、保护膜4、已固化树脂13和载子7的晶片单元放置在(安装于环形框架25上的)粘合剂拾取带24上。晶片单元放置在粘合剂拾取带24上，使得被切割晶片W的被磨削背面表面与粘合剂拾取带24接触，如图15所示。
随后，基本上采取与上述及图11中图示的用于第一实施方式的处理方法相同的方式将载子7、已固化树脂13和保护膜4从晶片W去除。
在从晶片W中去除载子7、已固化树脂13和保护膜4之后，各个分离的裸芯片26可以通过拾取装置(未示出)从粘合剂拾取带24拾取。各个裸芯片26之间的间距可以通过使拾取带24径向膨胀或伸展(例如通过使用膨胀鼓)而增加，以便有利于拾取过程。

Claims (14)

1.一种处理晶片(W)的方法，所述晶片(W)的一侧(1)上具有由多条分割线(11)分隔的多个器件的器件区(2)并具有外围边缘区(3)，所述外围边缘区(3)不具有器件并且围绕所述器件区(2)形成，其中所述器件区(2)形成有从所述晶片(W)的平面突出的多个突起(14)，并且所述方法包括：
将用于覆盖所述晶片(W)上的所述器件的保护膜(4)附接至所述晶片(W)的所述一侧(1)，其中所述保护膜(4)用粘合剂附着至所述晶片(W)的所述一侧(1)的至少一部分；
提供可固化树脂(13)施加到其前表面(17)的载子(7)；
将所述晶片(W)的附接有所述保护膜(4)的所述一侧(1)附接至所述载子(7)的所述前表面(17)，使得从所述晶片(W)的所述平面突出的所述突起(14)嵌入到所述可固化树脂(13)中，并且所述载子(7)的与其所述前表面(17)相反的后表面(18)平行于所述晶片(W)的与所述一侧(1)相反的一面(6)；以及
磨削所述晶片(W)的与所述一侧(1)相反的所述一面(6)以调整晶片厚度。
2.根据权利要求1所述的方法，所述方法进一步包括：沿着所述分割线(11)切割所述晶片(W)。
3.根据权利要求1或2所述的方法，所述方法进一步包括：从所述晶片(W)中去除施加有所述可固化树脂(13)的所述载子(7)和所述保护膜(4)。
4.根据权利要求2所述的方法，所述方法进一步包括：从所述晶片(W)中去除施加有所述可固化树脂(13)的所述载子(7)和所述保护膜(4)，其中，切割所述晶片(W)的步骤在从所述晶片(W)中去除施加有所述可固化树脂(13)的所述载子(7)和所述保护膜(4)之后执行。
5.根据权利要求2所述的方法，其中，切割所述晶片(W)的步骤在所述保护膜(4)和所述载子(7)附接至所述晶片(W)的状态下执行。
6.根据权利要求1或2所述的方法，其中，所述粘合剂设置在所述晶片(W)的所述一侧(1)与所述保护膜(4)的整个接触面积上。
7.根据权利要求1或2所述的方法，其中，所述保护膜(4)可膨胀，并且使所述保护膜(4)在附接至所述晶片(W)的所述一侧(1)时膨胀，以遵循从所述晶片(W)的所述平面突出的所述突起(14)的轮廓。
8.根据权利要求1或2所述的方法，其中，所述可固化树脂(13)能够被外部刺激固化。
9.根据权利要求8所述的方法，所述方法进一步包括：在磨削所述晶片(W)的与所述一侧(1)相反的所述一面(6)之前将所述外部刺激施加到所述可固化树脂(13)以固化所述可固化树脂(13)。
10.根据权利要求1或2所述的方法，所述方法进一步包括：在磨削所述晶片(W)的与所述一侧(1)相反的所述一面(6)之前切除施加有所述可固化树脂(13)的所述载子(7)的横向延伸超出所述晶片(W)的圆周的部分(23)。
11.根据权利要求1或2所述的方法，其中，所述载子(7)由刚性材料制成。
12.根据权利要求1或2所述的方法，其中，所述保护膜(4)的厚度位于5μm至200μm的范围内。
13.根据权利要求8所述的方法，其中，所述外部刺激为紫外线辐射、热、电场和/或化学制剂。
14.根据权利要求11所述的方法，其中，所述刚性材料为PET和/或硅和/或玻璃和/或不锈钢。
CN201610730785.7A 2015-08-31 2016-08-26 处理晶片的方法 Active CN106486408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015216619.8 2015-08-31
DE102015216619.8A DE102015216619B4 (de) 2015-08-31 2015-08-31 Verfahren zum Bearbeiten eines Wafers

Publications (2)

Publication Number Publication Date
CN106486408A CN106486408A (zh) 2017-03-08
CN106486408B true CN106486408B (zh) 2019-06-11

Family

ID=58010729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610730785.7A Active CN106486408B (zh) 2015-08-31 2016-08-26 处理晶片的方法

Country Status (6)

Country Link
US (1) US10256148B2 (zh)
JP (1) JP6312343B2 (zh)
KR (1) KR101860210B1 (zh)
CN (1) CN106486408B (zh)
DE (1) DE102015216619B4 (zh)
TW (1) TWI654716B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006857B4 (de) 2015-08-31 2023-10-05 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
CN110663106B (zh) 2017-05-18 2023-09-22 株式会社迪思科 在加工晶圆中使用的保护片、用于晶圆的处理系统以及晶圆与保护片的组合体
DE102017208405B4 (de) 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
JP6914587B2 (ja) * 2017-05-25 2021-08-04 株式会社ディスコ ウェーハの加工方法
JP2019009372A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ ウエーハの研削方法
JP6999322B2 (ja) * 2017-07-31 2022-01-18 株式会社ディスコ ウエーハの研削方法
JP7025171B2 (ja) 2017-10-12 2022-02-24 株式会社ディスコ 被加工物の研削方法
JP7071782B2 (ja) * 2017-12-28 2022-05-19 株式会社ディスコ ウェーハの加工方法
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP2019149451A (ja) * 2018-02-27 2019-09-05 株式会社ディスコ 板状物の加工方法
JP7034809B2 (ja) * 2018-04-09 2022-03-14 株式会社ディスコ 保護シート配設方法
JP7214364B2 (ja) * 2018-05-01 2023-01-30 株式会社ディスコ ウエーハの加工方法
DE102019110402A1 (de) 2018-05-25 2019-11-28 Infineon Technologies Ag Ein Verfahren zum Bearbeiten eines Halbleiterwafers, eine Halbleiter-Verbundstruktur und eine Stützstruktur für einen Halbleiterwafer
JP7114176B2 (ja) * 2018-06-01 2022-08-08 株式会社ディスコ 樹脂パッケージ基板の加工方法
JP2019212825A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
FR3085230B1 (fr) * 2018-08-27 2023-01-13 Ommic Separation d’une plaque en composants individuels
JP2020035918A (ja) * 2018-08-30 2020-03-05 株式会社ディスコ 被加工物の加工方法
FR3091621B1 (fr) 2019-01-04 2020-12-11 Commissariat Energie Atomique Procede de mise en courbure collective d’un ensemble de puces electroniques
SG11202109243WA (en) * 2019-02-26 2021-09-29 Disco Corp Back grinding adhesive sheet, and method for manufacturing semiconductor wafer
WO2020175363A1 (ja) * 2019-02-26 2020-09-03 株式会社ディスコ 裏面研削用粘着シート及び半導体ウエハの製造方法
FR3099290B1 (fr) 2019-07-26 2021-07-02 Commissariat Energie Atomique Procédé de mise en courbure collective d’un ensemble de puces électroniques
JP7286250B2 (ja) 2019-08-07 2023-06-05 株式会社ディスコ 保護部材形成装置
JP7266953B2 (ja) 2019-08-07 2023-05-01 株式会社ディスコ 保護部材形成方法及び保護部材形成装置
JP7355568B2 (ja) 2019-09-17 2023-10-03 株式会社ディスコ ウエーハの加工方法
JP7399565B2 (ja) * 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
CN111900083B (zh) * 2020-07-01 2022-08-16 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法
JP7475232B2 (ja) 2020-07-22 2024-04-26 株式会社ディスコ 保護部材形成装置
DE102020210104A1 (de) * 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7562333B2 (ja) * 2020-08-20 2024-10-07 株式会社東京精密 フライカット装置
JP2022035860A (ja) 2020-08-21 2022-03-04 株式会社ディスコ 保護部材形成装置
JP2022041447A (ja) * 2020-09-01 2022-03-11 株式会社ディスコ ウェーハの加工方法
JP2022122206A (ja) 2021-02-09 2022-08-22 株式会社ディスコ シート貼着装置
JP2022184107A (ja) 2021-05-31 2022-12-13 株式会社ディスコ 樹脂シート、樹脂シートの製造方法、及び樹脂被覆方法
DE102021209979A1 (de) 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats
JP2023119102A (ja) 2022-02-16 2023-08-28 株式会社ディスコ 被覆方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808692A (zh) * 2004-12-22 2006-07-26 国家淀粉及化学投资控股公司 热熔性底部填充胶组合物及其涂覆方法
CN101483144A (zh) * 2002-12-27 2009-07-15 富士通株式会社 半导体器件及其制法、基板处理装置和半导体制造装置
JP2012119594A (ja) * 2010-12-03 2012-06-21 Disco Abrasive Syst Ltd 板状物の加工方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320058B2 (zh) 1974-03-25 1978-06-24
JPS5131723A (ja) 1974-09-13 1976-03-18 Mizusawa Industrial Chem Setsuchakuseinokaizensareta mizugarasusoseibutsu
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP2008060361A (ja) * 2006-08-31 2008-03-13 Nitto Denko Corp 半導体ウェハの加工方法、及びそれに用いる半導体ウェハ加工用粘着シート
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
TWI324802B (en) * 2007-02-16 2010-05-11 Advanced Semiconductor Eng Method of thinning wafer
JP2009212300A (ja) * 2008-03-04 2009-09-17 Hitachi Chem Co Ltd 半導体ウエハのバックグラインド方法、半導体ウエハのダイシング方法、及び半導体チップの実装方法
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP5324212B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
CN101998358A (zh) * 2009-08-03 2011-03-30 宏达国际电子股份有限公司 图像处理设备、方法和介质
JP5545640B2 (ja) * 2010-05-11 2014-07-09 株式会社ディスコ 研削方法
JP2012079910A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP2012099622A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
WO2012124123A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 画像処理装置、画像処理方法及び画像処理プログラム
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP6061590B2 (ja) 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
US9184083B2 (en) * 2013-07-29 2015-11-10 3M Innovative Properties Company Apparatus, hybrid laminated body, method and materials for temporary substrate support

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483144A (zh) * 2002-12-27 2009-07-15 富士通株式会社 半导体器件及其制法、基板处理装置和半导体制造装置
CN1808692A (zh) * 2004-12-22 2006-07-26 国家淀粉及化学投资控股公司 热熔性底部填充胶组合物及其涂覆方法
JP2012119594A (ja) * 2010-12-03 2012-06-21 Disco Abrasive Syst Ltd 板状物の加工方法

Also Published As

Publication number Publication date
TWI654716B (zh) 2019-03-21
US20170062278A1 (en) 2017-03-02
US10256148B2 (en) 2019-04-09
JP2017050536A (ja) 2017-03-09
CN106486408A (zh) 2017-03-08
TW201719814A (zh) 2017-06-01
KR20170026301A (ko) 2017-03-08
DE102015216619B4 (de) 2017-08-10
DE102015216619A1 (de) 2017-03-02
KR101860210B1 (ko) 2018-05-21
JP6312343B2 (ja) 2018-04-18

Similar Documents

Publication Publication Date Title
CN106486408B (zh) 处理晶片的方法
JP6657515B2 (ja) ウェーハを処理する方法および該方法で使用するための保護シート
JP6740542B2 (ja) ウェハ処理方法
CN105931956B (zh) 晶片分割方法
US11626324B2 (en) Method of processing a wafer
JP7205810B2 (ja) ウェハを処理する方法
TWI795402B (zh) 在處理晶圓中使用的保護片、用於晶圓之處置系統、及晶圓與保護片之組合

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant