CN106200155A - 一种液晶面板及其制备方法 - Google Patents
一种液晶面板及其制备方法 Download PDFInfo
- Publication number
- CN106200155A CN106200155A CN201610824175.3A CN201610824175A CN106200155A CN 106200155 A CN106200155 A CN 106200155A CN 201610824175 A CN201610824175 A CN 201610824175A CN 106200155 A CN106200155 A CN 106200155A
- Authority
- CN
- China
- Prior art keywords
- virtual pixel
- liquid crystal
- crystal panel
- pixel
- described virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种液晶面板及其制备方法。本发明的液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素,其中:所述虚拟像素的数据线与多晶硅层连接;所述虚拟像素的像素电极与公共电极连接;所述虚拟像素的多晶硅层与公共电极间断开。根据本发明的液晶面板及其制备方法,通过消除虚拟像素中的悬空电极,可以有效消除液晶面板虚拟像素产生的制程静电影响;相较于现有技术,本发明的液晶面板的电性稳定性大大提高。
Description
技术领域
本发明涉及液晶显示技术领域,具体说涉及一种液晶面板及其制备方法。
背景技术
随着液晶技术的不断发展,液晶面板在人们日常的生产生活中的应用也越来越广泛。
在当前的技术条件下,液晶面板制程中会产生静电。尤其的,低温多晶硅技术(LowTemperature Poly-silicon,LTPS)工艺复杂,耗时长。相对于传统的非结晶(Amorphous)工艺,繁多的制程增加了产品的制作周期和器件的制备误差,同时也会增加制程中产生的静电。静电会影响液晶面板的电性稳定性,因此,在现有技术中,液晶面板必须具备一定的防静电能力。
在当前的液晶面板设计中,为了提高液晶面板有效显示区域(Ative Area,AA区)的均匀性,通常在液晶面板上构造有非正常工作的虚拟像素(Dummy Pixel)。但是,虚拟像素会吸收制程中的静电,使得液晶面板的防静电能力大大降低,从而降低液晶面板的电性稳定性。
因此,需要一种防静电能力更优的液晶面板。
发明内容
本发明提供了一种液晶面板,所述液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素,其中:
所述虚拟像素的数据线与多晶硅层连接;
所述虚拟像素的像素电极与公共电极连接;
所述虚拟像素的多晶硅层与公共电极间断开。
在一实施例中,所述虚拟像素的数据线与多晶硅层通过层间介质通孔连接。
在一实施例中,所述虚拟像素的像素电极与公共电极通过钝化层通孔连接。
在一实施例中,所述虚拟像素的多晶硅层与公共电极间不存在有机膜层通孔。
在一实施例中,所述虚拟像素的栅极线接低电位。
本发明还提出了一种液晶面板的制备方法,在液晶面板上构造用于提高有效显示区域均匀性的虚拟像素,其中:
连接所述虚拟像素的数据线与多晶硅层,使得所述虚拟像素的数据线与多晶硅层同一电位;
连接所述虚拟像素的像素电极与公共电极,使得所述虚拟像素的像素电极与公共电极同一电位;
断开所述虚拟像素的多晶硅层与公共电极。
在一实施例中,利用层间介质通孔连接所述虚拟像素的数据线与多晶硅层。
在一实施例中,利用钝化层通孔连接所述虚拟像素的像素电极与公共电极。
在一实施例中,去除所述虚拟像素的多晶硅层与公共电极间的有机膜层通孔。
在一实施例中,将所述虚拟像素的栅极线接低电位。
根据本发明的液晶面板及其制备方法,通过消除虚拟像素中的悬空电极,可以有效消除液晶面板虚拟像素产生的制程静电影响;相较于现有技术,本发明的液晶面板的电性稳定性大大提高。
本发明的其它特征或优点将在随后的说明书中阐述。并且,本发明的部分特征或优点将通过说明书而变得显而易见,或者通过实施本发明而被了解。本发明的目的和部分优点可通过在说明书、权利要求书以及附图中所特别指出的步骤来实现或获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:
图1和图3分别是现有技术中的采用不同技术的液晶面板上的虚拟像素平面结构图;
图2和图4分别是根据本发明不同实施例的采用不同技术的液晶面板上的虚拟像素平面结构图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此本发明的实施人员可以充分理解本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程并依据上述实现过程具体实施本发明。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
在当前的技术条件下,液晶面板制程中会产生静电。尤其的,低温多晶硅技术(LowTemperature Poly-silicon,LTPS)工艺复杂,耗时长。相对于传统的非结晶(Amorphous)工艺,繁多的制程增加了产品的制作周期和器件的制备误差,同时也会增加制程中产生的静电。静电会影响液晶面板的电性稳定性,因此,在现有技术中,液晶面板必须具备一定的防静电能力。
在当前的液晶面板设计中,为了提高液晶面板有效显示区域(Ative Area,AA区)的均匀性,通常在液晶面板上构造有非正常工作的虚拟像素(Dummy Pixel)。但是,虚拟像素会吸收制程中的静电,使得液晶面板的防静电能力大大降低,从而降低液晶面板的电性稳定性。
为了提高液晶面板的电性稳定性,本发明的发明人首先分析了现有液晶面板制程中产生的静电影响液晶面板电性稳定性的原因。在液晶面板制造过程中,如果制程中存在悬空(Floating)的导电层,那么该导电层就会吸收制程中产生的静电,从而降低液晶面板的防静电能力,进而降低液晶面板的电性稳定性。
LTPS工艺的面板设计中,Dummy Pixel常用来提高面板AA区均匀性的一种Pixel设计方式,在此工艺中,Dummy Pixel为非正常工作的Pixel。合理的Dummy Pixel设计可以保证AA区的正常显示,提高整个面板的显示均一性。
以制程较多的将触摸面板功能嵌入到液晶像素中的触控面板(In Cell TouchPanel)工艺为例,传统的In Cell Touch LTPS_Dummy Pixel的平面图如图1所示,DummyPixel的栅极线01(Gate line)(即采用M1金属层)接低电位(VGL);多晶硅层11、12(Poly)与数据线31、32(Data line)(即采用M2金属层)之间无孔洞连接;多晶硅层11、12(Poly)与和公共电极02(Com ITO)采用有机膜层通孔21、22(PLN Via)相连接;像素电极51、52(PixelITO)和公共电极02(Com ITO)采用钝化层通孔41、42(PV Via)相连接,两者均为Com电位。
通过该种方式,可以有效地保证Dummy Pixel始终处于非打开状态。但是,在这种设计下,Dummy Pixel中Poly 11、12处于Floating状态。因此,在该方式下,Dummy Pixel中Poly将会吸收、增大制程中产生的静电。
基于上述分析,为了提高液晶面板的防静电能力,本发明消除了现有Dummy Pixel设计中的处于Floating状态的导电层。具体的,在根据本发明一实施例的液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素。
虚拟像素的栅极线(Gate line)接低电位(VGL)从而保证虚拟像素不会正常工作。进一步的,虚拟像素的数据线(Data line)与多晶硅层(Poly)连接;同时,虚拟像素的像素电极(Pixel ITO)与公共电极(Com ITO)连接;并且,虚拟像素的多晶硅层(Poly)与公共电极(Com ITO)间断开。
具体的,根据本发明一实施例的In Cell Touch LTPS_Dummy Pixel平面图如图2所示:
Dummy Pixel的栅极线201(Gate line)(即采用M1金属层)接低电位(VGL);
多晶硅层211、212(Poly)与数据线231、232(Data line)(即采用M2金属层)通过层间介质通孔221、222(ILD-Via)连接;
多晶硅层211、212(Poly)与公共电极202(Com ITO)之间不存在有机膜层通孔(PLN-Via);
像素电极251、252(Pixel ITO)和公共电极202(Com ITO)采用钝化层通孔241、242(PV-Via)相连接,两者均为Com电位。
这样,Data line和Poly同时为Data line电位,而Pixel ITO和Com ITO一个电位,即Com电位。基于该设计,Dummy Pixel各层间均无Floating导电层产生,有效避免了Floating导电层在制程产生静电影响。
在上面的实施例中,图1是针对In Cell Touch LTPS_Dummy Pixel进行结构分析,对应的,图2是根据本发明一实施例的In Cell Touch LTPS_Dummy Pixel平面图。进一步的,本发明的方法不仅仅可以应用到In Cell Touch LTPS技术的液晶面板中,而且可以应用到非In Cell Touch的LTPS液晶面板中。
现有技术中,传统的非In Cell Touch的LTPS_Dummy Pixel平面图如图3所示。Dummy Pixel的栅极线301(Gate line)(即采用M1金属层)接低电位(VGL);多晶硅层311、312(Poly)与数据线331、332(Data line)(即采用M2金属层)之间无孔洞连接;多晶硅层311、312(Poly)与公共电极302(Com ITO)采用有机膜层通孔321、322(PLN Via)相连接;像素电极351、352(Pixel ITO)和公共电极302(Com ITO)采用钝化层通孔341、342(PV Via)相连接,两者均为Com电位。
在图3所示的设计下,Dummy Pixel中Poly311、312处于Floating状态。因此,在该方式下,Dummy Pixel中Poly将会吸收、增大制程中产生的静电。
图4是根据本发明一实施例的非In Cell Touch的LTPS_Dummy Pixel平面图。如图4所示:
Dummy Pixel的栅极线401(Gate line)(即采用M1金属层)接低电位(VGL);
多晶硅层411、412(Poly)与数据线431、432(Data line)(即采用M2金属层)通过层间介质通孔421、422(ILD-Via)连接;
多晶硅层411、412(Poly)与公共电极402(Com ITO)之间不存在有机膜层通孔(PLN-Via);
像素电极451、452(Pixel ITO)和公共电极402(Com ITO)采用钝化层通孔441、442(PV-Via)相连接,两者均为Com电位。
这样,Data line和Poly同时为Data line电位,而Pixel ITO和Com ITO一个电位,即Com电位。基于该设计,Dummy Pixel各层间均无Floating导电层产生,有效避免了Floating导电层在制程产生静电影响。
同时,本发明还提出了一种液晶面板的制备方法。根据本发明的方法,在一实施例中,在制备液晶面板的过程中,在液晶面板上构造用于提高有效显示区域均匀性的虚拟像素(Dummy Pixel),其中:
连接虚拟像素的数据线(Data line)与多晶硅层(Poly),使得虚拟像素(DummyPixel)的数据线(Data line)与多晶硅层(Poly)同一电位,具体的,利用层间介质通孔连接所述虚拟像素的数据线与多晶硅层;
连接虚拟像素的像素电极(Pixel ITO)与公共电极(Com ITO),使得虚拟像素的像素电极与公共电极同一电位,具体的,利用钝化层通孔连接所述虚拟像素的像素电极与公共电极;
断开虚拟像素的多晶硅层(Poly)与公共电极(Com ITO),具体的,去除现有设计中虚拟像素的多晶硅层与公共电极间的有机膜层通孔。
进一步的,将虚拟像素的栅极线接低电位。这样,在保证整个AA区正常显示的前提下,有效避免了Floating导电层产生的制程静电影响,提高了整个液晶面板的电性稳定性。
根据本发明的液晶面板机器制备方法,可以有效消除液晶面板虚拟像素产生的制程静电影响;相较于现有技术,本发明的液晶面板的电性稳定性大大提高。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。本发明所述的方法还可有其他多种实施例。在不背离本发明实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变或变形,但这些相应的改变或变形都应属于本发明的权利要求的保护范围。
Claims (10)
1.一种液晶面板,其特征在于,所述液晶面板上构造有用于提高有效显示区域均匀性的虚拟像素,其中:
所述虚拟像素的数据线与多晶硅层连接;
所述虚拟像素的像素电极与公共电极连接;
所述虚拟像素的多晶硅层与公共电极间断开。
2.根据权利要求1所述的液晶面板,其特征在于,所述虚拟像素的数据线与多晶硅层通过层间介质通孔连接。
3.根据权利要求1所述的液晶面板,其特征在于,所述虚拟像素的像素电极与公共电极通过钝化层通孔连接。
4.根据权利要求1所述的液晶面板,其特征在于,所述虚拟像素的多晶硅层与公共电极间不存在有机膜层通孔。
5.根据权利要求1-4中任一项所述的液晶面板,其特征在于,所述虚拟像素的栅极线接低电位。
6.一种液晶面板的制备方法,其特征在于,在液晶面板上构造用于提高有效显示区域均匀性的虚拟像素,其中:
连接所述虚拟像素的数据线与多晶硅层,使得所述虚拟像素的数据线与多晶硅层同一电位;
连接所述虚拟像素的像素电极与公共电极,使得所述虚拟像素的像素电极与公共电极同一电位;
断开所述虚拟像素的多晶硅层与公共电极。
7.根据权利要求6所述的方法,其特征在于,利用层间介质通孔连接所述虚拟像素的数据线与多晶硅层。
8.根据权利要求6所述的方法,其特征在于,利用钝化层通孔连接所述虚拟像素的像素电极与公共电极。
9.根据权利要求6所述的方法,其特征在于,去除所述虚拟像素的多晶硅层与公共电极间的有机膜层通孔。
10.根据权利要求6-9中任一项所述的方法,其特征在于,将所述虚拟像素的栅极线接低电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610824175.3A CN106200155A (zh) | 2016-09-14 | 2016-09-14 | 一种液晶面板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610824175.3A CN106200155A (zh) | 2016-09-14 | 2016-09-14 | 一种液晶面板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106200155A true CN106200155A (zh) | 2016-12-07 |
Family
ID=58066813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610824175.3A Pending CN106200155A (zh) | 2016-09-14 | 2016-09-14 | 一种液晶面板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106200155A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010909A (zh) * | 2017-11-21 | 2018-05-08 | 武汉华星光电技术有限公司 | 阵列基板及oled显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0990411A (ja) * | 1995-09-20 | 1997-04-04 | Sony Corp | アクティブマトリクス表示装置 |
US20100053489A1 (en) * | 2008-08-26 | 2010-03-04 | Chunghwa Picture Tubes, Ltd. | Pixel array substrate |
CN103034003A (zh) * | 2011-10-06 | 2013-04-10 | 株式会社日本显示器东 | 显示装置 |
CN104253134A (zh) * | 2013-06-28 | 2014-12-31 | 上海天马微电子有限公司 | 一种像素单元静电防护结构及图像传感器 |
CN105892758A (zh) * | 2016-06-30 | 2016-08-24 | 武汉华星光电技术有限公司 | 阵列基板、触控显示器及电子装置 |
-
2016
- 2016-09-14 CN CN201610824175.3A patent/CN106200155A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0990411A (ja) * | 1995-09-20 | 1997-04-04 | Sony Corp | アクティブマトリクス表示装置 |
US20100053489A1 (en) * | 2008-08-26 | 2010-03-04 | Chunghwa Picture Tubes, Ltd. | Pixel array substrate |
CN103034003A (zh) * | 2011-10-06 | 2013-04-10 | 株式会社日本显示器东 | 显示装置 |
CN104253134A (zh) * | 2013-06-28 | 2014-12-31 | 上海天马微电子有限公司 | 一种像素单元静电防护结构及图像传感器 |
CN105892758A (zh) * | 2016-06-30 | 2016-08-24 | 武汉华星光电技术有限公司 | 阵列基板、触控显示器及电子装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010909A (zh) * | 2017-11-21 | 2018-05-08 | 武汉华星光电技术有限公司 | 阵列基板及oled显示装置 |
WO2019100441A1 (zh) * | 2017-11-21 | 2019-05-31 | 武汉华星光电技术有限公司 | 阵列基板及 oled 显示装置 |
CN108010909B (zh) * | 2017-11-21 | 2020-06-30 | 武汉华星光电技术有限公司 | 阵列基板及oled显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106200168B (zh) | 阵列基板及其制作方法、以及液晶显示面板 | |
CN103455202B (zh) | 内嵌式触摸屏、其制备方法及显示装置 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
CN103676354A (zh) | 电极结构及制备方法、阵列基板及制备方法和显示装置 | |
CN104730782B (zh) | 一种阵列基板、显示面板和显示装置 | |
CN104297970B (zh) | Goa 单元、阵列基板、显示装置及制作方法 | |
CN105304495A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
CN104503172A (zh) | 阵列基板及显示装置 | |
CN207183274U (zh) | 阵列基板、显示面板和显示装置 | |
CN104319274B (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
CN105204252A (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
CN104571758A (zh) | 一种阵列基板和显示面板 | |
CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN107357105A (zh) | 一种阵列基板、显示面板、显示装置 | |
CN106328660A (zh) | 显示面板、显示装置及显示面板的制造方法 | |
CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
DE112015007141T5 (de) | Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren | |
US20160377898A1 (en) | Ips in-cell touch display panel and manufacturing method thereof | |
CN105097829A (zh) | 阵列基板及其制备方法 | |
CN103926768B (zh) | 一种阵列基板、显示面板和显示装置 | |
CN204028524U (zh) | 显示基板及显示装置 | |
CN204315573U (zh) | 一种阵列基板、显示面板和显示装置 | |
CN104701327B (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
CN102645811B (zh) | 电子纸有源基板及其制造方法和电子纸显示屏 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161207 |