CN106159635B - 制造用于电子元件的包括带腔体的端部的导电构件的方法 - Google Patents
制造用于电子元件的包括带腔体的端部的导电构件的方法 Download PDFInfo
- Publication number
- CN106159635B CN106159635B CN201510155734.1A CN201510155734A CN106159635B CN 106159635 B CN106159635 B CN 106159635B CN 201510155734 A CN201510155734 A CN 201510155734A CN 106159635 B CN106159635 B CN 106159635B
- Authority
- CN
- China
- Prior art keywords
- blind hole
- component
- cavity
- forming
- electrolysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 40
- 238000005868 electrolysis reaction Methods 0.000 claims description 25
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 238000005234 chemical deposition Methods 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000009304 pastoral farming Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000035784 germination Effects 0.000 description 1
- 239000003058 plasma substitute Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明涉及一种制造用于电子元件的包括带腔体的端部的导电构件的方法,包括以下步骤:配备包括至少一个盲孔的结构,所述盲孔具有底部和至少一个内部旁侧面,所述旁侧面经其基部连接到所述底部;形成构件,此形成步骤包括生长导电材料以便在盲孔中形成构件的至少一部分的步骤,所述生长在盲孔的旁侧面的基部比在所述旁侧面其它部分快,所述构件形成后包含布置在其与盲孔的底部相对的端部的腔体,所述腔体由边框全部或部分地界定。
Description
技术领域
本发明涉及电子学领域,特别是微电子学领域的连接。
特别地,本发明的一个主题涉及制造用于电子元件的导电构件的方法。
背景技术
在电子元件的相互连接的范畴内,使用插垫来促进与相应导电单元的良好电接触是众所周知的。
在此方面,文献FR2967296描述了使用凸形构件和凹形构件的连接系统。尽管此连接系统有效,若要避免所述构件之一的损坏,此连接系统在凸形构件与凹形构件耦合时需要高的精度。
文献FR2928033是另一个替代,其中通过有斜面的中空圆柱形成插入物,以促进其插入第三构件而避免封存空气。针对文献FR2967296提到的相同问题也存在。
更进一步,由于插入物或构件的易损性,上述连接系统的制造方法的质量难以控制。
发明内容
本发明的目的是为制造导电且更耐抗机械应力的构件提供简单方法。
此目的至少部分地凭借制造用于电子元件的导电构件的方法实现,所述方法包括以下步骤:配备包括至少一个盲孔的结构,该盲孔具有底部和至少一个内部旁侧面,该旁侧面经其基部连接到所述底部;形成构件,此形成步骤包括生长导电材料以便在盲孔中形成构件的至少一部分的步骤,所述生长在盲孔的旁侧面的基部比在所述旁侧面其它部分快,所述构件形成后包含布置在其与盲孔的底部相对的端部的腔体,所述腔体由边框全部或部分地界定。
例如,生长步骤包含电解步骤或化学沉积步骤。
根据一个实施例,配备包括所述的至少一个盲孔的结构的步骤包括以下步骤:配备衬底;在衬底上形成掩模以使所述掩模与所述衬底界定所述的至少一个盲孔。
根据特定实施例,盲孔底部的全部或部分和/或旁侧面的至少基部由一种易于促进所述生长的材料形成,特别采取层的形式。
例如,盲孔底部至少在中心部分由阻止所述生长的材料层形成。
更有利地,盲孔底部由易于使构件通过电解生长的材料形成,且形成构件的步骤包括,在生长步骤以前溅射一些易于使构件通过电解生长的材料到盲孔旁侧面的至少基部的步骤,在溅射步骤后通过电解实施生长步骤。
溅射步骤可包括应用等离子体或实施离子刻蚀。
更有利地,电解步骤基于镍或金或铜或锡或这些金属中至少两种组成的合金。
优选地,形成构件的步骤包括,在部分构件已生长后,在所述部分构件上形成由一个或多个层构成的叠层的步骤,以便通过由叠层的顶部界定所述腔体的形式来形成所述构件的其余部分。
方法可进一步包括释放构件的步骤,包括去除结构的全部或部分。
本发明也涉及包括载体和导电构件的电子元件,其中导电构件具有第一端部和与第一端部相对的第二端部,所述第二端部包括腔体,所述构件自其第一端部从载体向着与所述载体相反的方向延伸,所述载体具有电子芯片,构件形成特别是经所述构件的第一端部来电连接到芯片的电连接垫。
构件特别配有在第一端部及腔体底部之间延伸的实体,该实体的高度至少是构件最大整体高度的10%,且有边框围住全部或部分腔体。
依据元件的一个实施例,所述边框具有带斜面的形状。
例如,所述边框包括至少两个相对且优选为大致平行的侧段。
特别地,边框包括边缘,该边缘形成完全包含于一个平面内的环。
构件的第二端部特别与导电元件电接触。
更有利地,导电元件被全部或部分边框插入以便保证与所述相应构件的电接触。
元件特别包括用于固定导电线单元的槽,且构件自其第一端部开始从由载体的一部分形成的槽的第一侧壁延伸,所述的构件第二端部面向固定槽的第二侧壁。
附图说明
从以下借助于非限定的例子并示出于附图中的特定实施例的描述中可以更加清楚本发明的其它特征和优势,其中:
-图1,2A,2B,3,4,5,6A和6B示出了制造构件的若干方法的若干步骤;
-图7至图9是依据本发明的若干实施例的构件的透视图;
-图10示出了沿图7至图9中的C1的横截面;
-图11示出了依据本发明一个实施方式的电子元件的特定实施例;
-图12示出了构件在电子元件中一种可能的应用;
-图13是带有用于固定导线单元的槽的电子元件的特定实施例的透视图,以及
-图14是在图13中元件的固定槽的面内沿C2的横截面图。
具体实施方式
如以下所述的制造用于电子元件的导电构件的方法与现有技术的区别特别在于其允许快速获得具有更好稳定性的构件。其结果是构件更不易损,且在其被施加应力、尤其是在插入另一个构件或单元时,损坏的风险更低。
特别地,这样的方法可以包括配备结构1000的步骤,其中结构1000包括至少一个(或更多)盲孔1001(图1至图5)。
盲孔1001包括底部1002a和至少一个内部旁侧面1002b,所述至少一个内部旁侧面1002b通过其基部连接到所述底部1002a。
旁侧面1002b实际上从底部1002a向盲孔1001的开口的方向伸展,所述开口位置与所述底部1002a相对。对于盲孔1001,旁侧面1002b实际上可能对应于盲孔的内表面,所述表面从盲孔的底部1002a一直延伸到其开口。盲孔1001的底部1002a可能由平面或非平面限定。
方法进一步包括从所述的至少一个盲孔1001形成构件1(在图1中以虚线示出)的步骤。实际上,方法还可允许生成多个构件,且因此当结构包括多个盲孔1001时,每个盲孔1001都允许形成相应的构件1。当配备的结构包括多个盲孔1001时,在当前描述中应用于形成一个构件的每样事物都可以应用于形成多个构件,优选为同时进行。
在此方面,形成构件的步骤包括生长导电材料以便在盲孔1001中形成至少一部分构件1的步骤,所述生长过程在盲孔1001的旁侧面1002b的基部比在所述侧面1002b的其它部分更快。构件形成后特别包含布置在所述构件与盲孔1001的底部1002a相对的端部的腔体,所述腔体由边框全部或部分地界定。
术语“腔体”应优选地理解为指位于构件外端部的凹陷区域,此凹陷由边框全部或部分地界定。
术语“边框”应理解为指从构件相应部分突出的部分并界定所述腔体。边框优选为有斜面的。
图7至图9示出了具有腔体2的导电构件1。在图7至图9中,构件的实体3部分地界定腔体的底部4,边框5由底部4伸出。
依据特定的实现方式,生长步骤包含电解/电沉积步骤或化学(也称为“无电”)沉积步骤。电解步骤可以基于镍或金或铜或锡或这些金属中至少两种的合金或基于CuAgSn。铅和铂也可能适用。
在此说明中电解可以是电沉积。
作为例子,由金电解可以通过0.009A/cm2的电流密度实行。对于镍,当生成第一层之后,通过0.007A/cm2的电流密度实行。
依据特定实施例(图2A至6B),配备包括所述的至少一个盲孔1001的结构1000的步骤包括配备衬底1003的步骤和在衬底1003上形成掩模1004,以便所述掩模1004与所述衬底1003界定所述的至少一个盲孔1001的步骤。
依据配备结构1000的步骤的第一个变体,示于图2A和2B,衬底1003可以包括硅层1003a,其上有由易于使构件1生长的材料(此材料可能是以上使用的电解种料)构成的层1003b。掩模1004优选包含预制的孔,沉积/形成在层1003b上以便界定一个或多个盲孔1001,其中盲孔1001的优选为平面的底部1002a由易于使构件1生长的材料构成。可选地,掩模1004通过正光刻胶的光刻直接形成在衬底1003的层1003b上,例如一层20μm厚的THB820。层1003b的厚度可以在到之间或是几微米大。
依据示于图3至图5的第二变体,方法最初在硅层1003a上通过光刻形成(特别是光刻胶的)第一牺牲掩模1005,与硅层1003a形成一个或多个中间盲孔。之后刻蚀步骤(图4)使得每个中间盲孔延伸至硅层1003a中。接下来去除第一牺牲掩模1005,并通过保形沉积来沉积易于使构件1生长的材料层1003b,以覆盖形成在硅层1003a中的盲孔(图5)。最后,形成掩模1004(图5)以使每个盲孔1001的底部1002a和其旁侧面1002b的基部由易于使所述构件1生长的材料形成。换言之,材料1003b形成底部1002a并向盲孔1001的开口方向延伸。
这样,大体上,全部或部分优选为平面的盲孔底部1002a和/或至少是旁侧面1002b的基部由易于促进所述构件生长的材料1003b(特别以层的形式)形成。这特别使得构件1的生长以一种在旁侧面基部比在所述旁侧面其它地方更快的方式进行。术语“促进生长”应理解为指生长更快,如果可能的话仅在存在所述材料1003b之处。应从以上叙述中理解到优选为盲孔内表面至少有一部分,尤其是由旁侧面1002b的一部分形成的,不是由所述促进生长的材料形成。
在当前描述中,易于促进生长的材料从金或铜或银或钯中选择更有利。
一般而言,为了在盲孔中建立易于促进生长的材料的厚度梯度,选择易于二次溅射的材料(材料厚度在垂直于孔轴线的方向上在盲孔的旁侧面的基部最大)。
依据特定实施例,形成构件1的步骤优选地包括以下相继的步骤:施加等离子体,优选为氧等离子体,或者实施掠入射的离子刻蚀,以便调整盲孔1001的特性(尤其是其底部1002a的特性),以及实施镍电解以便在盲孔1001中生长构件。此形成构件的步骤优选在配备结构1000的步骤的第一变体中的范畴中使用(图2A)。
氧等离子体也可由其它活性气体如SF6的等离子体代替。
实际上,氧等离子体溅射(或在易于促进生长的材料已预先通过溅射沉积的情况下二次溅射)盲孔1001的底部1002a以便在盲孔1001的旁侧面1002b的基部形成导电沉积物,其中导电沉积物基于来自易于促进构件生长的材料的金属,并由此形成所述材料的厚度梯度。在多数情况下,沉积物在靠近基体(底部1002a形成基体)表面处更厚(因此导电更佳)。随着到基体距离增加,沉积物越来越薄并可能形成孤岛。依据在适宜设备如NEXTRAL330中实施应用氧等离子体的步骤的特定方法,使用以下条件:
-功率:250W
-使用气体:O2以140sccm和Ar以20sccm
-压力:100mTorr
-时长:30秒。
接下来,在继氧等离子体之后的电解期间,溅射到盲孔侧面的金属存留物电连接到盲孔底部。电解沉积速度遂与通过的电流量成比例。由于金属存留物在底部比在顶部导电更佳造成金属存留物没有均一的电阻,生长速度遂随着远离基体而下降以便自然形成边框和关联的腔体。接下来当金属足够厚,沉积速度对基部表面保形,最初的形状始终在生长中得到保持。
依据示于图6B的替代,并实行掠入射离子刻蚀,后者使得能够溅射绝缘材料1003c,其中绝缘材料1003c来自限定孔形状的掩模1004的侧面更有利(或者在掩模预先通过溅射获得的情况下,二次溅射所述绝缘材料),溅射材料沉积在盲孔底部的中心部分。此离子刻蚀例如以氩或氧实施。具有厚度梯度的相对多孔的绝缘存留物形成在盲孔底部中心(在存留物中心的厚度比在外围的更大),在底部外围带来导电区域。在离子刻蚀的情况下,由于电解优先从导电表面开始,沉积将始于盲孔底部的外围,然后随着多孔的存留物由最薄的区域开始在电解期间破碎,材料从盲孔底部外围生长并逐渐延伸向中心,这样带来非均一的电解生长。
更一般地,当盲孔1001的底部1002由易于使构件通过电解生长的材料形成,施加等离子体或者实行离子刻蚀的步骤可概括为形成构件的步骤包括在生长步骤前将一些易于使构件通过电解(尤其是通过镍电解)生长的材料溅射到至少是盲孔1001的内部旁侧面1002b的基部的步骤,然后在溅射步骤之后通过电解(尤其是通过镍电解)实行生长步骤。
优选地,溅射步骤可包括施加等离子体或实施离子刻蚀。
例如,针对溅射步骤,易于使构件通过电解生长的材料可以是在给定例如氩的气体之下的溅射阈值低于预设阈值(例如对于以氩为气体的基于银的材料为50至100eV)的材料,如银、金、铜和钯是很好的候选材料。
特别地,在第一变体的范畴内,如图2B,易于促进电解从而促进构件生长的材料1003b溅射到初始盲孔的旁侧面1002b(图2A)形成薄(几纳米至几十纳米厚)导电层部分1003c的形式,其溅射方式使得其展现出随着从孔底部向孔靠外侧面的距离增加而降低的厚度梯度(此薄层可能达到也可能达不到所述孔的所述侧面)。换言之,促进生长的材料可朝向盲孔开口延伸覆盖掩模1004的壁。接下来,为了获得导电构件,电解使得一个或多个附加层1007生长。此原理亦适用于图6B,其示出该层部分1003c和附加层1007。尽管未示出,同一原理适用于由促进电解的材料形成的图1中的底部1002a。
依据一个变体,盲孔1001的底部1002至少在中心部分由阻碍所述生长的材料的层1003b形成(这使得盲孔内部表面的其余部分促进所述构件的生长)。在此情况下,生长速度是均一的,但相比之下遮盖孔的一部分也使得能够促进在非遮盖区域的生长,其结果是在盲孔旁侧面基部的生长比在所述旁侧面其余部分更快。
这样,依据此变体,可以遮盖底部的一部分以使得生长能越过掩模。
可选地,以一种能与上述变体结合的方式,可以溅射或二次溅射促进生长的材料以便调整在图6B中期望阻碍生长的区域1003c中的材料特性(见上述溅射绝缘材料1003c的可选方案)。
一般地,与图6A及6B关联的实施例也可应用于如图2A和2B所示的一个或多个盲孔的情况中。
应从上述描述中理解到全部或仅部分构件可以在生长步骤中形成。当仅部分构件在生长步骤中形成时,形成构件的步骤在生长所述部分构件之后可以包括在所述部分构件上形成由一个或多个层1007构成的叠层1006(图2B,6A,6B)的步骤来形成所述构件的其它部分,使得所述叠层的顶部形成所述腔体的边界。
例如,借助以叠层为基础的实施例的描述,盲孔1001的底部1002a和至少一部分内部旁侧面1002b(图6A)可以由促进构件生长的材料形成。在此情况下,形成构件的步骤最初包括调整盲孔底部和所述的至少一部分内部旁侧面1002b(形成上述的基部)的构造,尤其是通过镍电解。此调整使得构件基本形状的萌芽形成。接下来,由一个或多个层1007构成的叠层1006由此萌芽生成。
优选地,方法包括释放构件1的步骤,其包括去除全部或部分结构1000。衬底可含有电子元件载体,或者可完全释放构件以将其放置在独立于用于生成构件的衬底的电子元件载体上。
继上文,本发明也涉及通过上述方法获得的电子元件的导电构件。构件遂包括第一端部E1和与第一端部E1相对的第二端部E2,所述第二端部包括腔体2(图7至图10)。
进一步,本发明也涉及在第一端部E1和第二端部E2之间延伸的用于电子元件的导电构件1,其中第一端部E1设为与载体接触,第二端部E2与第一端部E1相对。优选通过依据上述方法获得的构件1配有形成在第二端部E2的腔体2和在第一端部E1及腔体2的底部4之间延伸的实体3,其中实体3的高度h1至少是构件1的最大整体高度h2的10%。边框5围住全部或部分腔体2(图7至图10)。最大整体高度h2可定义为端部E1和E2末梢之间间隔的最大距离。
高度h1可包含在最大整体高度h2的10%至90%之间,并优选为等于或约为h2的60%。显然,实体3的高度h1保持与腔体2的存在相容,换言之,其不能达到构件1的高度h2的100%。优选地,腔体2的深度比主体的高度h1小。有这样尺寸的实体3具有稳定性能够满足在构件1的第二端部E2受力而其第一端部E1固定到载体时防止构件1损坏。更有利地,高度h1和h2以及腔体的深度以沿着穿过两端部E1和E2的轴线A1为方向。
优选地,构件1的最大整体高度h2包含在3μm至50μm之间,高度h1包含在2μm至40μm之间。
依据特定实施例,高度h1等于12μm而高度h2等于18μm。
实际上,构件1在其第一和第二端部E1、E2之间沿轴线A1延伸,此轴大体上垂直于包含第一端部E1的平面和包含第二端部E2的平面。
如图7至图10所示,边框5具备带斜面的形状更有利。
特别地,所述边框5包括至少两个相对且优选为大致平行的侧段5a、5b。在图7中,腔体2由两端开口的槽界定,槽的底部形成腔体2的底部。并且,槽的两个倾斜面由槽底部伸出并岔开以便界定边框5的两个侧段5a、5b。
在图8所示的特定实施例中,腔体2由去除顶部的棱锥的负拓印界定,其中棱锥基部具有四个侧边,形成边框5的边。此棱锥的面趋向第一端部E1会聚。尽管未示出,负拓印也可以没有去除顶部。更一般地,此负拓印可比作两端封闭的槽。
在图7和图8中,侧段5a、5b分别与构件其余部分界定两个带斜面的部分。这两个部分有助于构件1插入第三单元。
在图9所示的特定实施例中,腔体2由去除顶部的圆锥的负拓印界定,其中圆锥基部形成腔体2的边缘。圆锥趋向第一端部E1会聚。尽管未示出,负拓印也可以没有去除顶部。在此实施例中,构件1在其两端E1和E2之间由圆筒界定并具有单个环形斜面。
依据一个特定实施例,边框5包括边缘,该边缘形成完全包含于一个平面内的环。这样应理解到边框5限定整个腔体。在图8和图9的实施例中,此边缘形成腔体2的侧边。
优选地,构件在大致垂直交于轴线A1的平面内的横截面可以是长方形(图7和图8),椭圆形或盘形(图9),横截面取决于相关盲孔的形状。也可生成其它更复杂的形状,特别地,如果横截面是多边形,负拓印也可能是基部为多边形的棱锥。
如上所述,构件是导电的,此导电性能使其形成电连接构件。构件可以由就制造方法提及的材料构成。
本发明也涉及电子元件。图11示出了这样的元件100。电子元件100包括载体101和依据上述实施例之一的构件1,构件1自其第一端部E1开始向与所述载体101相反的方向由载体101伸出(第二端部E2由此远离载体101一段距离)。显然,元件也可包括多个所述的构件。
更有利地,载体101配有电子芯片102,且构件1形成尤其是经所述构件1的第一端部E1来电连接到芯片102的电连接垫。此电连接可以通过任何类型的连接单元103获得,如图11中虚线所示。在此情况下,全部或仅部分构件1可以是导电的。
在当前描述中,术语“电子芯片”应特别理解为指任何包括一个或多个电连接的被动或主动电子结构。
优选地,如图12所示,构件1的第二端部E2与电子元件100的导电单元104有电接触。例如,全部或部分边框5插入导电单元104以保证与所述相应构件1的电接触。应理解到构件1的端部E2使得与导电单元104之间能够形成紧密接触。
依据一个实施例,构件1的腔体2更有利地使得与所述构件1关联的导电单元104对齐或对中。
优选地,导电单元104不如构件1坚硬,以便构件1(尤其是构件1的边缘5)能够插入导电单元104中而不损坏。在所述构件和单元接触的区域也可能存在构件和/或导电单元的部分损坏。
依据特定实施例,如图13和图14所示,电子原件100包括用于固定导电线单元106(如导线)的槽105。构件1自其第一端部E1开始从由载体101的一部分形成的槽105的第一侧壁105a延伸。构件1的第二端部E2面向槽105的第二侧壁105b。换言之,槽105的第二侧壁105b至少有一部分是垂直于第二端部E2安置的。优选地,第一侧壁105a和第二侧壁105b大致互相平行。更有利地,槽105在其两端107a和107b开口。第二端部E2和槽105的第二侧壁105b之间的剩余空间设为固定导线单元106。当导线单元106被固定,其形成电子元件100的集成部分,其遂可比作上述的导电单元104。
优选地,槽105的第一和第二侧壁105a、105b沿槽轴线Ar(示于图14中且大致与图13中的导线单元106平行)延伸,构件1的两个相对侧段5a、5b沿槽轴线Ar被分隔开,并布置为垂直或倾斜于所述槽轴线Ar。这使得当所述导线单元106顺着相对于槽105横向的固定方向d1被固定到槽105时,能够有利于构件插入导线单元106,同时凭借构件1主体具备的稳定性保证构件1圆满地耐抗固定操作带来的剪切应力。尽管图14中示出的三个构件1a、1b、1c表明图7至图9中的构件可被单独或组合使用,优选使用图7中的构件,其腔体2由开口槽界定以利于通过两个槽端点来固定导线单元。
在图13中,导线单元106被夹在构件1的第二端部E2和槽侧壁105b之间,其中槽侧壁105b与所述构件1延伸所始于的槽侧壁105a相对。尽管通过将导线单元106夹在构件1和槽侧壁105b之间所施加的力足够保持导线单元106组装到电子元件其余部分,槽105可更有利地填充有为加固所述组装而设的绝缘或导电材料。
在当前描述中,术语“大致平行”应理解为指精确平行或在正负10度范围内平行。
在当前描述中,术语“大致垂直”应理解为指精确垂直或在正负10度范围内垂直。
如上所述,可以将导电单元104与上述构件对齐或对中。更一般地,导电构件也可作为对齐任何第三单元(无论导电与否)的工具使用,尤其是在微电子领域。这样的第三单元可以是球或甚至如专利申请FR2967296中所述的凸形单元(无论导电与否),在当前情况下所述凸形单元插入由所述导电构件形成的凹形单元中。
Claims (19)
1.一种制造电子元件的导电构件的方法,包括以下步骤:
-配备包括至少一个盲孔(1001)的结构(1000),所述盲孔(1001)具有底部(1002a)和至少一个内部旁侧面(1002b),所述旁侧面经其基部连接到所述底部;
-形成构件(1),此形成步骤包括生长导电材料以便在盲孔(1001)中形成构件(1)的至少一部分的步骤,所述生长在盲孔(1001)的旁侧面(1002b)的基部比在所述旁侧面(1002b)的其它部分快,所述构件形成后包含布置在其与盲孔(1001)的底部(1002a)相对的端部的腔体,所述腔体全部或部分地由边框界定。
2.如权利要求1所述的方法,其中所述生长步骤包含电解步骤或化学沉积步骤。
3.如权利要求1或2所述的方法,其中配备包括所述至少一个盲孔(1001)的结构(1000)的步骤包括以下步骤:
-配备衬底(1003);
-在衬底(1003)上形成掩模(1004)以使所述掩模(1004)与所述衬底(1003)限定所述至少一个盲孔(1001)。
4.如权利要求1或2所述的方法,其中盲孔(1001)的底部(1002a)的全部或部分和/或旁侧面(1002b)的至少基部由能够促进所述生长的材料形成。
5.如权利要求1或2所述的方法,其中盲孔(1001)的底部(1002)至少在中心部分由阻止所述生长的材料层(1003b)形成。
6.如权利要求1或2所述的方法,其中盲孔(1001)的底部(1002)由能够使得构件通过电解能够生长的材料形成,且其中形成构件的步骤包括,在生长步骤之前溅射一些能够使得构件通过电解能够生长的材料到盲孔(1001)的旁侧面的至少基部的步骤,且其中在溅射步骤后通过电解实施生长步骤。
7.如权利要求6所述的方法,其中溅射步骤包括应用等离子体或实施离子刻蚀。
8.如权利要求2所述的方法,其中电解步骤基于镍或金或铜或锡或这些金属中至少两种组成的合金。
9.如权利要求1或2所述的方法,其中形成构件(1)的步骤包括,在构件的所述部分已生长之后,在构件的所述部分上形成由一个或多个层(1007)构成的叠层(1006)的步骤,以便以由所述叠层的顶部限定所述腔体的形式来形成所述构件的其余部分。
10.如权利要求1或2所述的方法,包括释放构件的步骤,包括去除结构的全部或部分。
11.如权利要求4所述的方法,其中盲孔(1001)的底部(1002a)的全部或部分和/或旁侧面(1002b)的至少基部由采取层的形式的材料形成。
12.一种电子元件(100),包括载体(101)和具有第一端部(E1)和与第一端部(E1)相对的第二端部(E2)的导电构件(1),所述第二端部包括腔体(2),所述构件自其第一端部(E1)从载体(101)向着与所述载体(101)相反的方向延伸,所述载体(101)被配有电子芯片(102),所述构件(1)形成经所述构件(1)的第一端部(E1)电连接到芯片(102)的电连接垫;
其中构件(1)被配有在第一端部(E1)和腔体(2)的底部(4)之间延伸的主体(3),所述主体(3)的高度(h1)是构件(1)的最大整体高度(h2)的至少10%,并且其中边框(5)形成全部或部分腔体(2)的边界。
13.如权利要求12所述的元件,其中所述边框(5)具有带斜面的形状。
14.如权利要求12或13所述的元件,其中所述边框(5)包括至少两个相对的侧段(5a、5b)。
15.如权利要求14所述的元件,其中所述至少两个相对的侧段(5a、5b)为大致平行的。
16.如权利要求12或13所述的元件,其中所述边框(5)包括形成完全包含于平面中的环的边缘。
17.如权利要求12或13所述的元件,其中所述构件(1)的第二端部(E2)与导电单元(104)电接触。
18.如权利要求17所述的元件,其中导电单元(104)被全部或部分边框(5)刺入以便保证与所述相应构件(1)电接触。
19.如权利要求12或13所述的元件,包括用于固定导电线单元(106)的槽(105),且其中构件自其第一端部(E1)开始从由载体(101)的一部分形成的槽(105)的第一侧壁(105a)延伸,所述构件(1)的第二端部(E2)面向固定槽(105)的第二侧壁(105b)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510155734.1A CN106159635B (zh) | 2015-04-03 | 2015-04-03 | 制造用于电子元件的包括带腔体的端部的导电构件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510155734.1A CN106159635B (zh) | 2015-04-03 | 2015-04-03 | 制造用于电子元件的包括带腔体的端部的导电构件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106159635A CN106159635A (zh) | 2016-11-23 |
CN106159635B true CN106159635B (zh) | 2019-12-20 |
Family
ID=57338282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510155734.1A Expired - Fee Related CN106159635B (zh) | 2015-04-03 | 2015-04-03 | 制造用于电子元件的包括带腔体的端部的导电构件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106159635B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6683387B1 (en) * | 2000-06-15 | 2004-01-27 | Advanced Micro Devices, Inc. | Flip chip carrier package with adapted landing pads |
JP2011054956A (ja) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 端子構造およびその作製方法、ならびに電子装置およびその作製方法 |
CN102110677A (zh) * | 2009-12-23 | 2011-06-29 | 原子能和代替能源委员会 | 配线元件与电子芯片的装配方法 |
CN102598258A (zh) * | 2009-12-22 | 2012-07-18 | 英特尔公司 | 用于微电子封装衬底的多个表面处理 |
CN103779290A (zh) * | 2012-10-26 | 2014-05-07 | 宏启胜精密电子(秦皇岛)有限公司 | 连接基板及层叠封装结构 |
CN103929895A (zh) * | 2013-01-15 | 2014-07-16 | 宏启胜精密电子(秦皇岛)有限公司 | 具有内埋元件的电路板、其制作方法及封装结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013180692A1 (en) * | 2012-05-29 | 2013-12-05 | Intel Corporation | Substrate embedded electrical interconnect |
-
2015
- 2015-04-03 CN CN201510155734.1A patent/CN106159635B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6683387B1 (en) * | 2000-06-15 | 2004-01-27 | Advanced Micro Devices, Inc. | Flip chip carrier package with adapted landing pads |
JP2011054956A (ja) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | 端子構造およびその作製方法、ならびに電子装置およびその作製方法 |
CN102598258A (zh) * | 2009-12-22 | 2012-07-18 | 英特尔公司 | 用于微电子封装衬底的多个表面处理 |
CN102110677A (zh) * | 2009-12-23 | 2011-06-29 | 原子能和代替能源委员会 | 配线元件与电子芯片的装配方法 |
CN103779290A (zh) * | 2012-10-26 | 2014-05-07 | 宏启胜精密电子(秦皇岛)有限公司 | 连接基板及层叠封装结构 |
CN103929895A (zh) * | 2013-01-15 | 2014-07-16 | 宏启胜精密电子(秦皇岛)有限公司 | 具有内埋元件的电路板、其制作方法及封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN106159635A (zh) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11652460B2 (en) | Method of manufacturing bulk acoustic wave resonator | |
US8102049B2 (en) | Semiconductor device including through electrode and method of manufacturing the same | |
US20080184559A1 (en) | Method for manufacturing a probe | |
US10460956B2 (en) | Interposer with lattice construction and embedded conductive metal structures | |
US11838001B2 (en) | Bulk acoustic wave resonator and method of manufacturing the same | |
JP2007194591A (ja) | ウェハレベルパッケージングキャップ及びその製造方法 | |
CN104064513A (zh) | 半导体装置的制造方法及半导体装置 | |
KR102106764B1 (ko) | 웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법 | |
US7510968B2 (en) | Cap for semiconductor device package, and manufacturing method thereof | |
DE102017113930A1 (de) | Substrat und Verfahren | |
CN106159635B (zh) | 制造用于电子元件的包括带腔体的端部的导电构件的方法 | |
US7354799B2 (en) | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring | |
TWI809832B (zh) | 半導體元件及其製造方法 | |
JP4552770B2 (ja) | 半導体基板への貫通配線の形成方法 | |
US9743517B2 (en) | Process for manufacturing an electrically conductive member for an electronic component comprising an end equipped with a cavity | |
JP2016178201A (ja) | キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法 | |
US20230039933A1 (en) | Radio frequency filter | |
US10204792B2 (en) | Production of a thin substrate layer | |
US20060054972A1 (en) | Component and method for producing the same | |
US20240321946A1 (en) | Integrated device having plugged up pores in an island or a protuberance, and corresponding method | |
DE102018108611B4 (de) | Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses | |
JP5228094B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20230126725A1 (en) | Method of preparing radio frequency filter | |
JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
TWI532122B (zh) | 製造多數薄晶片的方法以及用此方法製造的薄晶片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191220 |
|
CF01 | Termination of patent right due to non-payment of annual fee |