[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105981132A - 半导体用复合基板的操作基板及半导体用复合基板 - Google Patents

半导体用复合基板的操作基板及半导体用复合基板 Download PDF

Info

Publication number
CN105981132A
CN105981132A CN201580006859.6A CN201580006859A CN105981132A CN 105981132 A CN105981132 A CN 105981132A CN 201580006859 A CN201580006859 A CN 201580006859A CN 105981132 A CN105981132 A CN 105981132A
Authority
CN
China
Prior art keywords
substrate
layer
uncrystalline layer
operation substrate
uncrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580006859.6A
Other languages
English (en)
Other versions
CN105981132B (zh
Inventor
井出晃启
高垣达朗
宫泽杉夫
岩崎康范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN105981132A publication Critical patent/CN105981132A/zh
Application granted granted Critical
Publication of CN105981132B publication Critical patent/CN105981132B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半导体用复合基板的操作基板4包括：基底基板，该基底基板由多晶材料构成，及单组分且高纯度的非晶质层3，该非晶质层3设置在基底基板1上，具有耐化学腐蚀性。

Description

半导体用复合基板的操作基板及半导体用复合基板
技术领域
本发明涉及半导体用复合基板的操作基板及半导体用复合基板。
背景技术
目前，已知被称为Silicon on Quartz(SOQ)、Silicon on Glass(SOG)、Siliconon Sapphire(SOS)的、由透明·绝缘基板构成操作基板的SOI、以及通过将GaN、ZnO、金刚石、AlN等透明宽带隙半导体接合在硅等施主基板上而得到的贴合晶片。SOQ、SOG、SOS等因操作基板具有绝缘性·透明性等而期待被应用到投影仪、高频器件等中。另外，对于将宽带隙半导体的薄膜复合在操作基板上而得到的贴合晶片，期待被应用到高性能激光器、大功率器件等中。
上述半导体用复合基板由操作基板和施主基板构成，通常，操作基板、施主基板由单晶材料构成。目前，主流方法是利用外延生长在基底基板上形成硅层的方法，近年来，开发了利用直接接合来形成硅层的方法，有助于改善半导体器件的性能。即，上述操作基板和施主基板经由接合层或粘合层接合或者直接接合。
但是，因为蓝宝石价格高，所以，为了降低成本，期望将除蓝宝石以外的材料的基板用作操作基板。即，已知形成釉面玻璃层和非晶质层作为操作基板的表面层(专利文献1、2)。
对于与施主基板的接合中使用的操作基板，为了使分子间力所产生的接合力最大化，通过CMP等实施高精度研磨，降低操作基板的Ra值。但是，如上所述地完成的复合基板在各种半导体工艺的过程中有时会暴露在1000℃左右的温度气氛中。因此，为了使分子间力所产生的接合力最大化，期望操作基板表面的Ra值保持在较低水平，同时，也能够耐受接合后的高温工艺带来的热。
现有技术文献
专利文献
专利文献1：日本特开平06-183046
专利文献2：日本特表2000-502483
发明内容
但是，在操作基板的表面形成了釉面玻璃层的情况下，因为玻璃具有玻璃化温度，所以很难在700℃以上的高温下进行使用，并且，杂质多，不适合半导体工艺。
另一方面，通过多晶材料形成了操作基板的情况下，不易确保完全的致密性，另外，因为存在研磨性根据构成多晶材料的结晶方位而不同的问题，所以很难得到能够耐受接合的表面粗糙度。
专利文献2中，记载：使非晶质氧化铝的无孔层附着在晶片上，并研磨至平均表面粗糙度为5埃以下。
但是，最近，半导体的布线规则进一步微细化，例如采用0.7μm以下的微细布线。因此，以前不构成问题的水平的金属污染(metal contamination)开始构成问题。因此，因为担心半导体器件性能劣化，所以要求操作基板具有高清洁度，但由通常的陶瓷烧结体构成的操作基板达不到上述清洁度。另外，如专利文献2中记载那样的非晶质氧化铝涂层也无法以如上所述的高水平来防止金属污染。
本发明的课题是：在半导体用复合基板的操作基板中，不使用高价的单晶材料，对高温具有耐久性，且可以为了提高与施主基板的接合强度而降低接合面的表面粗糙度，并且，降低接合面的污损度。
本发明是一种半导体用复合基板的操作基板，其特征在于，包括：
基底基板，所述基底基板由多晶材料构成，及
单组分且高纯度的非晶质层，所述非晶质层设置在所述基底基板上，具有耐化学腐蚀性。
另外，本发明涉及半导体用复合基板，其特征在于，具有所述操作基板及与操作基板的所述接合面接合的施主基板。
另外，本发明是一种制造半导体用复合基板的操作基板的方法，其特征在于，具有以下工序：在由多晶材料构成的基底基板上形成具有耐化学腐蚀性、单组分且高纯度的非晶质层。
根据本发明，在半导体用复合基板的操作基板中，不使用高价的单晶材料，对高温具有耐久性，且可以为了提高与施主基板的接合强度而降低接合面的表面粗糙度，例如能够降低接合面的表面粗糙度至1nm以下。
进而，对多晶材料的薄层进行退火，由此，能够改善非晶质层的致密性，因致密化而改善了耐化学腐蚀性，所以，能够使用适合半导体清洗的化学品。从而，使接合面的清洗效果得到提高，能够降低污损度。接合面的污损度，例如对于目标的各金属元素而言可以分别为1.0×1011atom/cm2以下。
附图说明
图1(a)示出在由多晶材料构成的基底基板1上形成了非晶质层2的状态，(b)示出对非晶质层2进行精密研磨而得到的操作基板4。
图2(a)示出经由接合层5在操作基板4上接合施主基板6而得到的操作基板7A，(b)示出在操作基板4上直接接合施主基板6而得到的操作基板7B。
具体实施方式
以下，适当参照附图，更详细地说明本发明。
例如，如图1(a)所示，在由多晶材料构成的基底基板1的表面1a上形成非晶质的薄层2。1b是背面。接着，通过退火来对非晶质的薄层2进行致密化。然后，对表面2a进行精密研磨加工，由此，设置形成有具有极小的表面粗糙度的接合面3a的非晶质层3。从而，能够得到操作基板4。
接着，图2(a)所示的例子中，经由接合层5在操作基板4的接合面3a上接合施主基板6，由此，得到复合基板7A。另外，图2(b)所示的例子中，在操作基板4的接合面3a上直接接合施主基板6，由此，得到复合基板7B。
(用途)
本发明的复合基板可利用于投影仪用发光元件、高频器件、高性能激光器、大功率器件、逻辑IC等。
(施主基板)
复合基板包括本发明的操作基板和施主基板。
施主基板的材质没有特别限定，优选选自硅、氮化铝、氮化镓、氧化锌及金刚石。
施主基板可以具有上述材质，并在表面具有氧化膜。这是因为如果通过氧化膜进行离子注入，则得到抑制注入离子的沟道效应的效果。氧化膜的厚度优选为50～500nm。具有氧化膜的施主基板也包含在施主基板中，只要没有特别区别，就称为施主基板。
(基底基板)
优选的实施方式中，构成基底基板的多晶材料由氧化铝、氮化硅、氮化铝或氧化硅构成。这些多晶材料容易提高致密性，半导体污染的可能性低，故优选。
另外，从降低非晶质层的接合面的表面粗糙度的观点考虑，构成基底基板的多晶材料的相对密度优选为98％以上，更优选为99％以上。
优选的实施方式中，构成操作基板的多晶材料是以纯度99.9％以上的陶瓷粉末为原料通过烧结而制造的。
特别是在基板表面的蚀坑(孔)对半导体的成品率造成影响的情况下，或半导体工序中的金属污染水平要求严格的情况下、例如要求各目标金属元素分别为1.0×1011atom/cm2以下的情况下，希望对基底基板进行高纯度化。原因是：基底基板中的微量金属也有可能扩散到非晶质层，并出现在操作基板表面。从基底基板中飞散出来的杂质也有可能附着在非晶质层表面。
另外，可以使用致密性优异且高纯度的透光性氧化铝。在这样的情况下，优选相对于纯度99.9％以上(优选为99.95％以上)的高纯度氧化铝粉末，添加100ppm～300ppm的氧化镁粉末。作为这样的高纯度氧化铝粉末，可以举出大明化学工业株式会社制的高纯度氧化铝粉体。另外，该氧化镁粉末的纯度优选为99.9％以上，平均粒径优选为50μm以下。
另外，优选的实施方式中，优选相对于氧化铝粉末，添加200～800ppm的氧化锆(ZrO2)、10～30ppm的三氧化二钇(Y2O3)作为烧结助剂。
基底基板的成型方法没有特别限定，可以为刮刀法、挤压法、凝胶注模成型法等任意的方法。特别优选使用凝胶注模成型法来制造基底基板。
优选的实施方式中，制造含有陶瓷粉末、分散介质及凝胶化剂的浆料，对该浆料进行铸型，使其凝胶化，由此，得到成型体。此处，在凝胶成型的阶段中，在模具内涂布脱模剂，合模，对浆料进行铸型。接着，在模具内使凝胶固化，得到成型体，对成型体进行脱模。接着，清洗模具。
接着，对凝胶成型体进行干燥，优选在大气中预烧，接下来，在氢气中进行正式烧成。从烧结体的致密化的观点考虑，正式烧成时的烧结温度优选为1700～1900℃，更优选为1750～1850℃。
另外，在烧成时，生成充分致密的烧结体后，再追加实施退火处理，由此，能够进行翘曲校正。从防止变形、异常粒子生长，并且，促进烧结助剂的排出的观点考虑，该退火温度优选在烧成时的最高温度±100℃以内，更优选退火时的最高温度在1900℃以下。另外，退火时间优选为1～6小时。
(非晶质层)
本发明中，在由多晶材料构成的基底基板上形成非晶质层。
为了得到能够确保与施主基板的接合的表面粗糙度，重要的是表面层的结晶性低，亦即，为非晶质状态。如果表面层具有结晶性，则利用CMP进行研磨时，在表面产生依赖结晶方位的凹凸，无法得到所期望的表面粗糙度Ra。进而，通过对基底基板上的非晶质层进行退火来提高耐化学腐蚀性，由此，能够使用适合半导体清洗的化学品，能够降低非晶质层表面的污损。
此处，用于清洗的化学品可以使用作为Si晶片的RCA清洗中使用的药液的各种化学品。例如可以举出氨水双氧水混合液(氨水：双氧水：H2O＝1:1:5(体积比))、盐酸双氧水混合液(HCl：双氧水：H2O＝1:1:5(体积比))。对这些药液具有耐性，由此，能够保持清洗后的表面粗糙度，并且，抑制金属污染至1.0×1011atom/cm2以下。
此处，所谓非晶质状态，是指利用1万倍的SEM(扫描电子显微镜)观察基底基板和成膜层的截面，结果，未观察到晶界的状态。
基底基板上的非晶质层的材质为单组分且高纯度。所谓单组分，是指由一种组成式表示的材质，代表性的是陶瓷。该材质不包括像玻璃那样的多种无机物成分的组合物。
另外，所谓高纯度，是指非晶质层的98.0质量％以上由上述的单组分构成。上述单组分在非晶质层中所占的比率更优选为99.0质量％以上，进一步优选为99.5质量％以上。
另外，所谓耐化学腐蚀性中的化学品，示出上述记载的氨水双氧水混合液和盐酸双氧水混合液。所谓对这些化学品的耐受性，是指用上述的氨水双氧水混合液(氨水：双氧水：H2O＝1:1:5(体积比))，于温度70～80℃、清洗时间10分钟的条件下实施清洗，用盐酸双氧水混合液(HCl：双氧水：H2O＝1:1:5(体积比))，于温度70～80℃、清洗时间10分钟的条件下实施清洗，之后，利用AFM观察表面，结果，清洗前后的表面粗糙度Ra值没有变化。
优选的实施方式中，非晶质层由氧化铝、氮化硅、氮化铝或氧化硅构成。这些物质的纯度高，即使作为高频材料或者导热材料也是优选的。
例如，可以在由氮化铝构成的基底基板上形成由氧化铝构成的非晶质层。在这种情况下，不仅能够维持氮化铝的高导热性，并且，利用由氧化铝构成的非晶质层得到所期望的表面粗糙度，还可以期待通过氧化铝来改善耐腐蚀性。
另外，优选的实施方式中，多晶材料和非晶质层由同种材料构成。这有效防止了因热膨胀差而产生裂痕。此处，所谓同种材质，是指构成基底基板的多晶材料和构成非晶质层的材质的组成式相同，烧结助剂、添加剂及制法可以不同。
优选的实施方式中，非晶质层的厚度为3μm以下。即使多晶材料和非晶质层的材料相同，热膨胀系数在非晶质状态和多晶状态下也会有所不同。因此，如果在例如1000℃以上的高温下使用形成有非晶质层的操作基板，则也有可能构成产生裂痕的原因。为了防止这样的裂痕，有效的方案是减薄非晶质层，如果考虑表面粗糙度的降低、CMP加工性，则希望使非晶质层的厚度为3μm以下。另外，从得到所期望的表面粗糙度的观点考虑，非晶质层的厚度优选为0.5μm以上。
在非晶质薄层的形成中，优选使用化学气相沉积(CVD)、溅射、离子镀、蒸镀。
另外，作为在基底基板上形成由氧化硅(SiO2)构成的非晶质膜的方法，首先，在基底基板上形成非晶质Si层或者poly-Si层，之后，对非晶质Si层或者poly-Si层进行氧化，由此，能够在多晶材料表面形成氧化硅(SiO2)的非晶质层。
在非晶质Si层、Poly-Si层的形成中，优选使用CVD、溅射、离子镀、蒸镀。另外，更优选通过对非晶质Si层、Poly-Si层进行CMP加工来使其表面粗糙度Ra为1nm以下。
另外，形成非晶质薄层后，实施退火处理。由此，能够除去本征应力，并通过膜的致密化而改善耐化学腐蚀性。
该退火处理时的退火温度优选为500～1000℃，更优选为600～800℃。在退火温度下的保持时间优选为1小时～10小时，更优选为2～6小时。另外，退火处理时的升温速度、降温速度优选为50～200℃/小时。
非晶质层由氧化铝构成的情况下，优选以50～150℃/小时的升温速度使其上升至650℃～1000℃的退火温度，并在退火温度下保持2～4小时。
退火处理后，可以利用CMP加工来将表面粗糙度Ra降低至1nm以下。由此，能够得到直接接合所需要的充分的表面粗糙度。
表面粗糙度Ra是利用AFM(Atomic Force Microscope：原子力电子显微镜)在70μm×70μm的视野范围内拍摄接合面，并依据JIS B0601算出的数值。
对非晶质层进行精密研磨加工，由此，减小其接合面的Ra。作为该精密研磨加工，通常为CMP(Chemical Mechanical Polishing)加工。作为精密研磨加工中使用的研磨浆料，使用使具有30nm～200nm的粒径的磨粒分散在碱性或中性的溶液中得到的物质。作为磨粒材质，可以举出二氧化硅、氧化铝、金刚石、氧化锆、氧化铈，这些磨粒材质单独或组合使用。另外，对于研磨垫而言，可以举出硬质聚氨酯垫、无纺布垫、绒面垫。
非晶质层的接合面中，目标金属元素、特别是Na、Mg、K、Ca、Ti、Cr、Fe、Ni、Cu及Zn的浓度优选分别为1.0×1011atom/cm2以下。
(复合基板)
通过将操作基板和施主基板接合来得到复合基板。
作为用于接合的技术，没有特别限定，例如使用基于表面活化的直接接合、使用了粘合层的基板接合技术。
直接接合中优选使用基于表面活化的低温接合技术。可以是在10－6Pa左右的真空状态下，利用Ar气实施表面活化，之后，在常温下，将Si等单晶材料隔着SiO2等粘合层与多晶材料进行接合。另外，也可以优选使用基于表面的等离子体活化的直接接合。作为条件，可以是在水洗处理后，对表面照射N2等离子体，在大气压下，能够将Si等单晶材料隔着SiO2等氧化层与多晶材料进行接合。
作为粘合层的例子，除使用基于树脂的粘合以外，还使用SiO2、Al2O3、SiN。
实施例
(实施例1)
为了确认本发明的效果，在由透光性氧化铝陶瓷构成的基底基板上利用蒸镀形成非晶质氧化铝层，试做操作基板。
首先，制作透光性氧化铝陶瓷制的空白基板。
具体而言，将以下成分混合，制备浆料。
(原料粉末)
将该浆料于室温注入铝合金制的模具中，之后，于室温放置1小时。接着，于40℃放置30分钟，进行固化，之后，脱模。再于室温、接着在90℃分别放置2小时，得到板状的粉末成型体。
将得到的粉末成型体在大气中于1100℃预烧(预烧成)后，在氢气：氮气＝3：1的气氛中于1750℃进行烧成，然后，在同一条件下实施退火处理，制成空白基板。
对制作的空白基板进行高精度研磨加工。首先，利用绿碳化硅(green carbon)进行双面研磨加工来调整形状，之后，利用金刚石浆料实施双面研磨加工。金刚石的粒径为3μm。最后，利用SiO2磨粒和金刚石磨粒实施CMP加工，实施清洗，得到基底基板。
通过蒸镀在清洗后的基底基板的表面形成氧化铝(Al2O3)层。该氧化铝纯度为100质量％。成膜时的极限真空度为10－4Pa，基底基板的温度为200℃，非晶质层的膜厚为3μm，非晶质层的折射率为1.75。然后，用800℃的空气气氛炉实施退火处理。
最后，对成膜后的非晶质层实施CMP加工，得到期望的表面粗糙度。使用SiO2浆料作为磨粒。加工后的膜厚为1.5μm，利用AFM测定表面粗糙度，结果，Ra值为0.5nm。
之后，利用氨水双氧水混合液、盐酸双氧水混合液、硫酸双氧水混合液实施清洗。清洗后，利用AFM观察成膜层表面，Ra值为0.5nm，在清洗前后没有发现表面的表面粗糙度变化。
进而，对表面利用TXRF(全反射荧光X射线分析)确认表面金属元素的污染。
X射线入射角度为0.03°，X射线条件为40mV、40mA。结果，确认到Na、Mg、K、Ca、Ti、Cr、Fe、Ni、Cu及Zn的浓度分别为1.0×1011atom/cm2以下。
对完成的带非晶质层的操作基板和Si晶片(施主基板)的接合实施评价。使用等离子体活化法进行接合。接合后，在100℃的低温下实施退火，之后，再于200℃实施退火处理。在晶片状态下，利用刀片测试，对其实施接合能量评价，结果，确认为1J/m2，得到充分的接合强度。
(比较例1)
作为比较例，示出在由多晶材料构成的基底基板的表面设置有结晶层的情况的例子。
首先，与实施例1同样地制作由透光性氧化铝构成的基底基板。接着，通过蒸镀法在基底基板的表面形成厚度3μm的氧化铝膜。然后，使用1000℃的空气气氛炉实施退火处理，最后，对氧化铝膜实施CMP加工。结果，CMP加工后的Ra值为6nm。如果退火温度在1000℃左右，则生成α－氧化铝结晶，所以成为晶质。结果发现，通过CMP加工无法得到期望的表面粗糙度。
(实施例2)
为了确认本发明的效果，通过CVD在使用了透光性氧化铝陶瓷的基底基板上形成非晶质Si层，试做操作基板。
首先，制作透光性氧化铝陶瓷制的空白基板。
具体而言，将以下成分混合，制备浆料。
(原料粉末)
将该浆料于室温注入铝合金制的模具中，之后，于室温放置1小时。接着，于40℃放置30分钟，进行固化，之后，脱模。再于室温、接着在90℃分别放置2小时，得到板状的粉末成型体。
将得到的粉末成型体在大气中于1100℃预烧(预烧成)后，在氢气：氮气＝3：1的气氛中于1750℃进行烧成，然后，在同一条件下实施退火处理，制成空白基板。
对制作的空白基板实施高精度研磨加工。首先，利用绿碳化硅实施双面研磨加工来调整形状，之后，利用金刚石浆料实施双面研磨加工。金刚石的粒径为3μm。最后，利用SiO2磨粒和金刚石磨粒实施CMP加工，实施清洗，得到基底基板。
通过减压CVD在清洗后的基底基板的表面形成非晶质Si层。成膜条件是：使用乙硅烷气体，温度为400℃，膜厚为1μm。接着，将非晶质Si层在氧化气氛下于600℃氧化3小时，得到厚度1.5μm的氧化膜(非晶质SiO2层)。然后，用800℃的空气气氛炉实施退火处理。
对得到的非晶质SiO2层实施CMP加工，得到期望的表面粗糙度。使用SiO2浆料作为磨粒。加工后的膜厚为1.0μm，利用AFM测定表面粗糙度，结果，Ra值为0.5nm。
之后，利用氨水双氧水混合液、盐酸双氧水混合液、硫酸双氧水混合液实施清洗。清洗后，利用AFM测定表面粗糙度，结果，确认到Ra值为0.5nm，与清洗前没有变化。
另外，对表面利用TXRF(全反射荧光X射线分析)测定污染水平。结果，确认到Na、Mg、K、Ca、Ti、Cr、Fe、Ni、Cu及Zn的浓度分别为1.0×1011atom/cm2以下。
对完成的操作基板和Si晶片的接合实施评价。使用等离子体活化法进行接合。接合后，于100℃实施退火处理，之后，再于200℃实施退火处理。然后，在晶片状态下，利用刀片测试，实施接合能量评价，结果，确认为1J/m2，得到充分的接合强度。
(实施例3)
与实施例1同样地制作操作基板。但是，不在基底基板上形成非晶质氧化铝层。取而代之，通过等离子体CVD法在基底基板上形成厚度1.0μm的非晶质氮化硅层，接着，用800℃的空气气氛炉实施退火处理。除此以外，与实施例1相同。
对得到的非晶质氮化硅层实施CMP加工，得到期望的表面粗糙度。使用SiO2浆料作为磨粒。加工后的膜厚为1.0μm，利用AFM测定表面粗糙度，结果，Ra值为0.5nm。
之后，使用氨水双氧水混合液、盐酸双氧水混合液、硫酸双氧水混合液实施清洗。清洗后，利用AFM测定表面粗糙度，结果，确认到Ra值为0.5nm，与清洗前没有变化。另外，对表面利用TXRF(全反射荧光X射线分析)测定污染水平。结果，确认到Na、Mg、K、Ca、Ti、Cr、Fe、Ni、Cu及Zn的浓度分别为1.0×1011atom/cm2以下。
对完成的操作基板和Si晶片的接合实施评价。使用等离子体活化法进行接合。接合后，于100℃实施退火处理，之后，再于200℃实施退火处理。在该状态下，利用刀片测试，实施接合能量评价，结果，确认为1J/m2，得到充分的接合强度。
(实施例4)
与实施例1同样地制作操作基板。但是，不在基底基板上形成非晶质氧化铝层。取而代之，通过溅射法在基底基板上形成厚度1.0μm的非晶质氮化铝层，接着，用800℃的空气气氛炉实施退火处理。除此以外，与实施例1相同。
对得到的非晶质氮化铝层实施CMP加工，得到期望的表面粗糙度。使用SiO2浆料作为磨粒。加工后的膜厚为1.0μm，利用AFM测定表面粗糙度，结果，Ra值为0.5nm。
之后，使用氨水双氧水混合液、盐酸双氧水混合液、硫酸双氧水混合液实施清洗。清洗后，利用AFM测定表面粗糙度，结果，确认到Ra值为0.5nm，与清洗前没有变化。另外，对表面利用TXRF(全反射荧光X射线分析)测定污染水平。结果，确认到Na、Mg、K、Ca、Ti、Cr、Fe、Ni、Cu及Zn的浓度分别为1.0×1011atom/cm2以下。
对完成的操作基板和Si晶片的接合实施评价。使用等离子体活化法进行接合。接合后，于100℃实施退火处理，之后，再于200℃实施退火处理。在该状态下，利用刀片测试，实施接合能量评价，结果，确认为1J/m2，得到充分的接合强度。
(比较例2)
与实施例1同样地制作由高纯度多晶氧化铝陶瓷构成的基底基板。通过蒸镀法在该基底基板上形成低纯度氧化铝膜(95％纯度)。接着，于800℃对其进行退火处理，之后，利用CMP加工实施表面研磨。用氨水双氧水混合液、盐酸双氧水混合液对其进行清洗，利用AFM观察表面。结果，确认到表面存在多个50nm深度的蚀坑。进而，利用TXRF测定表面金属元素量，结果，测得Ta、W、Fe>100e10atoms/cm2，确认无法得到充分的表面污染水平。

Claims (13)

1.一种操作基板，其是半导体用复合基板的操作基板，其特征在于，包括：
基底基板，所述基底基板由多晶材料构成，及
单组分且高纯度的非晶质层，所述非晶质层设置在所述基底基板上，具有耐化学腐蚀性。
2.根据权利要求1所述的操作基板，其特征在于，
所述非晶质层的接合面的表面粗糙度Ra为1nm以下。
3.根据权利要求1或2所述的操作基板，其特征在于，
所述非晶质层由氧化铝、氮化硅、氮化铝、硅或氧化硅构成。
4.根据权利要求1～3中的任一项所述的操作基板，其特征在于，
所述多晶材料由氧化铝、氮化硅、氮化铝或氧化硅构成。
5.根据权利要求4所述的操作基板，其特征在于，
所述多晶材料是透光性氧化铝。
6.根据权利要求1～5中的任一项所述的操作基板，其特征在于，
所述多晶材料和所述非晶质层由同种材料构成。
7.根据权利要求1～6中的任一项所述的操作基板，其特征在于，
所述非晶质层的厚度为3μm以下。
8.根据权利要求1～7中的任一项所述的操作基板，其特征在于，
所述非晶质层是通过化学气相沉积法、溅射、蒸镀或离子镀形成的。
9.一种半导体用复合基板，其特征在于，
具有权利要求1～8中的任一项所述的操作基板及与所述操作基板接合的施主基板。
10.根据权利要求9所述的复合基板，其特征在于，
所述施主基板由单晶硅构成。
11.一种操作基板的制造方法，其是制造半导体用复合基板的操作基板的方法，其特征在于，
具有以下工序：在由多晶材料构成的基底基板上形成具有耐化学腐蚀性、单组分且高纯度的非晶质层。
12.根据权利要求11所述的方法，其特征在于，
具有以下工序：
在所述基底基板上形成由所述多晶材料构成的薄层，
通过对所述薄层进行退火处理来形成具有耐化学腐蚀性的所述非晶质层，及
对所述非晶质层的接合面进行化学机械研磨。
13.根据权利要求11或12所述的方法，其特征在于，
通过化学气相沉积法、溅射、蒸镀或离子镀形成所述非晶质层。
CN201580006859.6A 2014-02-18 2015-02-17 半导体用复合基板的操作基板及半导体用复合基板 Expired - Fee Related CN105981132B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014028241 2014-02-18
JP2014-028241 2014-02-18
PCT/JP2015/054253 WO2015125770A1 (ja) 2014-02-18 2015-02-17 半導体用複合基板のハンドル基板および半導体用複合基板

Publications (2)

Publication Number Publication Date
CN105981132A true CN105981132A (zh) 2016-09-28
CN105981132B CN105981132B (zh) 2019-03-15

Family

ID=53878272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580006859.6A Expired - Fee Related CN105981132B (zh) 2014-02-18 2015-02-17 半导体用复合基板的操作基板及半导体用复合基板

Country Status (7)

Country Link
US (1) US10204838B2 (zh)
EP (1) EP3109894B1 (zh)
JP (1) JP6182661B2 (zh)
KR (1) KR102251598B1 (zh)
CN (1) CN105981132B (zh)
TW (1) TWI642086B (zh)
WO (1) WO2015125770A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702141A (zh) * 2016-02-02 2018-10-23 信越化学工业株式会社 复合基板及复合基板的制造方法
CN112243568A (zh) * 2018-06-22 2021-01-19 日本碍子株式会社 接合体及弹性波元件
CN112272920A (zh) * 2018-06-22 2021-01-26 日本碍子株式会社 接合体及弹性波元件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400081A (zh) * 2017-02-08 2018-08-14 上海新昇半导体科技有限公司 硅片的制作方法
JP2019210161A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
CN117080201A (zh) * 2018-06-29 2023-11-17 长江存储科技有限责任公司 半导体结构及其形成方法
JP7287772B2 (ja) * 2018-11-26 2023-06-06 ランテクニカルサービス株式会社 透明基板の接合方法及び積層体
KR20210021626A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
CN113922778B (zh) * 2020-07-10 2022-06-21 济南晶正电子科技有限公司 一种滤波器用压电衬底结构及其制备方法
EP4117180A4 (en) * 2021-03-10 2024-06-12 NGK Insulators, Ltd. CONNECTED STRUCTURE
CN116410018A (zh) * 2021-12-31 2023-07-11 江苏博睿光电股份有限公司 一种基板、制备方法及应用
CN115148584A (zh) * 2022-07-05 2022-10-04 苏州璋驰光电科技有限公司 一种高品质因子的衬底材料、制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437943B1 (en) * 1999-08-11 2002-08-20 Kyocera Corporation Silicon carbide substrate for forming magnetic head
US20030008475A1 (en) * 1999-01-08 2003-01-09 Nathan W. Cheung Method for fabricating multi-layered substrates
US20030129780A1 (en) * 2000-06-16 2003-07-10 Andre Auberton-Herve Method of fabricating substrates and substrates obtained by this method
JP2010010411A (ja) * 2008-06-27 2010-01-14 Seiko Epson Corp 薄膜デバイス装置の製造方法
CN102978695A (zh) * 2012-12-12 2013-03-20 东莞市中镓半导体科技有限公司 半导体器件外延生长的隐形结构衬底

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JPH06183046A (ja) 1992-12-17 1994-07-05 Hitachi Koki Co Ltd サーマルプリンタ
JP2916953B2 (ja) 1995-01-26 1999-07-05 旭化成工業株式会社 高純度トリオキサンの精製方法
US5994207A (en) * 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
US8017429B2 (en) * 2008-02-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
KR20090101119A (ko) * 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
JP2010028099A (ja) * 2008-06-20 2010-02-04 Ngk Insulators Ltd 基板熱処理用セッター及びこれを用いたｔｆｔ基板の熱処理方法
TWI386970B (zh) * 2008-11-18 2013-02-21 Ind Tech Res Inst 應用氣態硫化物之發光裝置
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
KR101694112B1 (ko) 2012-06-13 2017-01-06 엔지케이 인슐레이터 엘티디 복합 기판
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法
JP5989559B2 (ja) * 2013-02-07 2016-09-07 京セラ株式会社 複合基板
KR101531809B1 (ko) * 2013-03-27 2015-06-25 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008475A1 (en) * 1999-01-08 2003-01-09 Nathan W. Cheung Method for fabricating multi-layered substrates
US6437943B1 (en) * 1999-08-11 2002-08-20 Kyocera Corporation Silicon carbide substrate for forming magnetic head
US20030129780A1 (en) * 2000-06-16 2003-07-10 Andre Auberton-Herve Method of fabricating substrates and substrates obtained by this method
JP2010010411A (ja) * 2008-06-27 2010-01-14 Seiko Epson Corp 薄膜デバイス装置の製造方法
CN102978695A (zh) * 2012-12-12 2013-03-20 东莞市中镓半导体科技有限公司 半导体器件外延生长的隐形结构衬底

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702141A (zh) * 2016-02-02 2018-10-23 信越化学工业株式会社 复合基板及复合基板的制造方法
CN112243568A (zh) * 2018-06-22 2021-01-19 日本碍子株式会社 接合体及弹性波元件
CN112272920A (zh) * 2018-06-22 2021-01-26 日本碍子株式会社 接合体及弹性波元件
US11133788B2 (en) 2018-06-22 2021-09-28 Ngk Insulators, Ltd. Bonded body and elastic wave element
CN112243568B (zh) * 2018-06-22 2021-12-28 日本碍子株式会社 接合体及弹性波元件
TWI762782B (zh) * 2018-06-22 2022-05-01 日商日本碍子股份有限公司 接合體及彈性波元件

Also Published As

Publication number Publication date
TW201546874A (zh) 2015-12-16
CN105981132B (zh) 2019-03-15
KR20160120719A (ko) 2016-10-18
KR102251598B1 (ko) 2021-05-13
JP6182661B2 (ja) 2017-08-16
US20160358828A1 (en) 2016-12-08
WO2015125770A1 (ja) 2015-08-27
EP3109894A4 (en) 2017-11-08
US10204838B2 (en) 2019-02-12
TWI642086B (zh) 2018-11-21
JPWO2015125770A1 (ja) 2017-03-30
EP3109894A1 (en) 2016-12-28
EP3109894B1 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
CN105981132A (zh) 半导体用复合基板的操作基板及半导体用复合基板
CN105308718B (zh) 半导体用复合基板的操作基板
TWI538018B (zh) Semiconductor substrate for composite substrate
CN105051862B (zh) 支撑基板以及半导体用复合晶片
US9776924B2 (en) Mullite sintered body, method for producing the same, and composite substrate
KR102263959B1 (ko) 반도체용 복합 기판의 핸들 기판
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
WO2019189378A1 (ja) 窒化アルミニウム板
TWI754426B (zh) 氧化物燒結體、濺鍍靶及氧化物半導體膜
CN105190838B (zh) 半导体用复合基板的操作基板以及半导体用复合基板
TWI805567B (zh) 氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材
TWI709672B (zh) 多晶陶瓷基板、附加有接合層的多晶陶瓷基板及積層基板
TWI755648B (zh) 氧化物燒結體、濺鍍靶及氧化物薄膜之製造方法
WO2017082197A1 (ja) 下地基板及びｉｉｉ－ｖ族化合物半導体貼り合せ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190315

Termination date: 20220217