CN105870178B - 一种双向igbt器件及其制造方法 - Google Patents
一种双向igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN105870178B CN105870178B CN201610264333.4A CN201610264333A CN105870178B CN 105870178 B CN105870178 B CN 105870178B CN 201610264333 A CN201610264333 A CN 201610264333A CN 105870178 B CN105870178 B CN 105870178B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- type
- trench
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 69
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims description 63
- 235000012431 wafers Nutrition 0.000 claims description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 238000007667 floating Methods 0.000 claims description 44
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 238000000206 photolithography Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000007306 turnover Effects 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000002131 composite material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
一种双向IGBT器件及其制造方法，属于功率半导体器件技术领域。本发明通过在器件正背面沟槽内栅电极的底部和侧面引入与金属电极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在不影响IGBT器件阈值电压和开通的情况下，实现了对称的正、反向特性，提高了双向IGBT器件正、反向的开关速度，降低器件的开关损耗；改善了整个N型漂移区的载流子浓度分布，改善了正向导通压降和开关损耗的折中；减小了器件的饱和电流密度，改善了器件的短路安全工作区，改善了沟槽底部电场的集中，提高了器件的击穿电压，进一步提高了器件的可靠性；本发明所提出的双向IGBT制作方法不需要增加额外的工艺步骤，与传统双向IGBT的制作方法兼容。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及双向沟槽栅绝缘栅双极型晶体管(Bi-directional trench IGBT)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
电能变换是电力装置的基本功能之一，根据负载要求的不同，电力装置可以完成交流到直流(AC-DC)，直流到交流(DC-AC)，直流到直流(DC-DC)和交流到交流(AC-AC)的变换。AC-AC的变换可以采用间接变换即AC-DC-AC方式，也可以采用直接变换即AC-AC的方式。在传统的AC-DC-AC间接变换系统中，需要有大容值的连接电容(电压型变换)或大感值的连接电感(电流型变换)将两部分相对独立的变换系统相连，这类系统体积大，成本高。此外，电容和电感的使用寿命远低于功率器件，这严重影响了系统的可靠性及使用年限。AC-AC直接转换系统避免了传统AC-DC-AC系统中连接电容或电感的使用，但要求功率开关具有双向开关能力。由于传统IGBT只具有单向导通和单向阻断的功能，具有双向导通双向阻断功能的IGBT双向开关是由两组反向并联的IGBT与快恢复二极管的串联结构组合而实现的。这种方案需要大量功率芯片，增加了系统成本。此外，系统内部各芯片间需要大量连线，增强了系统内部的寄生效应，影响系统可靠性。
为了解决这一问题，实现产品的集成化，业界通过使用键合技术将两个相同的沟槽MOS结构背对背键合在一起成功地在单一芯片中实现了具有双向导通及双向阻断功能的双向IGBT(Bi-directional IGBT)，如图1所示。相比于传统单向IGBT，通过控制正、背面栅电压，该双向IGBT可实现对称的正、反向IGBT导通与关断特性。虽然该结构实现了双向开关的功能，但该结构是一种非穿通型双向IGBT结构。对于非穿通型IGBT结构，为了避免器件阻断时的穿通击穿，不得不采用较厚的漂移区长度，这严重影响了器件的性能。为了解决这一问题，业界进一步提出了如图2所示的双向IGBT结构，该结构在P型基区7和N-漂移区10之间以及P型基区27和N-漂移区10之间对称的采用了一层比N-漂移区10掺杂浓度高的N型层8和28，在任一方向工作时该双向IGBT均为具有载流子存贮层和电场阻止层的IGBT结构，显著提高了器件的性能。对于图2所示的结构，在正向或反向IGBT工作时，由于作为载流子存贮层的较高掺杂浓度和一定厚度的N型层8或28的存在使IGBT器件靠近发射极端的载流子浓度分布得到了极大的改善，提高了N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。但是，对于该双向IGBT结构，在正向或反向IGBT工作时由于作为载流子存贮层的较高掺杂浓度和一定厚度的N型层8或28的存在，器件的击穿电压显著降低，为了有效屏蔽作为载流子存贮层的N型层的不利影响获得一定的器件耐压，需要采用：1)深的沟槽栅深度，使沟槽栅的深度大于N型层8或28的结深，但在任一方向工作时深的沟槽栅深度不仅增大了栅极-发射极电容，也增大了栅极-集电极电容，因而，降低了器件的开关速度，增大器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性；2)小的元胞宽度，使沟槽栅之间的间距尽可能减小，然而，在任一方向工作时高密度的沟槽MOS结构不仅增大了器件的栅极电容，降低了器件的开关速度，增大了器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性，而且，高密度的沟槽MOS结构增加了器件的饱和电流密度，使器件的短路安全工作区变差。此外，对于如图1和2所示的双向IGBT结构，栅氧化层是通过一次热氧化在沟槽中形成，为了保证一定的阈值电压整个栅氧化层的厚度均较小，由于MOS电容大小与氧化层的厚度成反比，传统双向IGBT结构中小的栅氧化层厚度极大的增大了器件的栅极电容。另外，小的栅氧化层厚度使沟槽底部的电场集中，使器件的可靠性较差。
发明内容
本发明针对现有双向IGBT器件存在的上述技术问题，为了在一定的器件沟槽深度和沟槽MOS结构密度的情况下，在双向IGBT器件任一方向工作时，减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，减小开关损耗，同时减小器件的饱和电流密度改善器件的短路安全工作区并提高器件的击穿电压，并进一步提高器件发射极端的载流子增强效应，改善整个N型漂移区的载流子浓度分布，进一步改善正向导通压降和开关损耗的折中，在传统双向IGBT器件结构的基础上(如图1和2所示)，本发明提供一种双向IGBT器件(如图3所示)及其制作方法。为了简化描述，下面仅以n沟道双向IGBT器件为例来说明，但本发明同样适用于p沟道双向IGBT器件。
本发明的技术方案是：一种双向IGBT器件，元胞结构如图3所示，包括两个对称设置于N型漂移区10正反两面的N沟道MOS结构；所述正面MOS结构包括正面金属电极1、正面介质层2、正面N+发射区5、正面P+发射区6、正面P型基区71、正面N型层8和正面沟槽栅结构；所述背面MOS结构包括背面金属电极21、背面第一介质层22、背面N+发射区25、背面P+发射区26、背面P型基区271、背面N型层28和背面沟槽栅结构；其特征在于，所述正面沟槽栅结构沿器件垂直方向贯穿正面N型层8；所述正面P型基区71位于正面沟槽栅结构一侧的正面N型层8上表面，正面N+发射区5和正面P+发射区6并列位于正面P型基区71上表面，其中正面N+发射区5与正面沟槽栅结构连接；正面N+发射区5和正面P+发射区6的上表面与正面金属电极1连接；所述正面沟槽栅结构包括正面底部分裂电极31、正面栅电极32、正面侧分裂电极33、正面栅介质层41、正面第二介质层42、正面第三介质层43、正面第四介质层44、正面第五介质层45；所述正面栅电极32和正面侧面分裂电极33之间通过正面第三介质层43连接；所述正面栅电极32通过正面栅介质层41与正面N+发射区5和正面P型基区71连接；所述正面MOS结构中还具有正面浮空P型基区72，所述正面浮空P型基区72位于正面沟槽栅结构另一侧的正面N型层8上表面；正面侧分裂电极33通过正面第二介质层42与正面浮空P型基区72连接；所述正面底部分裂电极31位于正面栅电极32和正面侧分裂电极33的下方，且正面底部分裂电极31的上表面深度小于正面N型层8的结深，正面底部分裂电极31的下表面深度大于正面N型层8的结深；所述正面底部分裂电极31的上表面与正面栅电极32、正面侧分裂电极33的下表面之间通过正面第四介质层44连接；所述正面底部分裂电极31的下表面及侧面与N型漂移区10和正面N型层8之间通过正面第五介质层45连接；所述正面浮空P型基区72、正面第二介质层42、正面侧分裂电极33、正面第三介质层43、正面栅电极32和正面栅介质层41的上表面与正面第一介质层2连接；所述正面底部分裂电极31、正面侧分裂电极33与正面金属电极1等电位；所述背面沟槽栅结构包括背面底部分裂电极231、背面栅电极232、背面侧分裂电极233、背面栅介质层241、背面第二介质层242、背面第三介质层243、背面第四介质层244、背面第五介质层245；所述背面MOS结构中还具有背面浮空P型基区272；所述背面MOS结构与正面MOS结构沿器件N型漂移区10的横向中线上下镜像对称设置。
进一步的，如图4所示，所述正面底部分裂电极31的宽度大于正面第二介质层42、正面侧分裂电极33、正面第三介质层43、正面栅电极32和正面栅介质层41的宽度之和，使正面沟槽栅结构呈倒“T”字形；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。
进一步的，如图5所示，所述正面沟槽栅结构的两侧还具有正面N+层9，所述正面N+层9的一侧与正面N型层8连接，正面N+层9的另一侧及底部与正面沟槽栅结构连接，正面沟槽栅结构一侧的正面N+层9的上表面与正面浮空P型基区72的下表面连接，正面沟槽栅结构另一侧的N+层9的上表面与正面P型基区71的下表面连接；所述背面沟槽栅结构的两侧还具有背面N+层29，所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。
进一步的，所述正面沟槽栅结构的N+层9仅在正面P型基区71的一侧；所述背面沟槽栅结构的N+层29仅在背面P型基区271的一侧。
进一步的，如图6所示，所述正面侧分裂电极33的底部延伸至与正面底部分裂电极31的上表面连接；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。
进一步的，如图7所示，所述N型层8仅存在于P型基区71的下部，并且所述浮空P型基区72的结深深于第五介质层45的深度，并横向延伸至第五介质层45的下部；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。
进一步的，如图8所示，所述背面MOS结构具有与正面MOS结构沿N型漂移区10中心旋转对称的连接和设置。
进一步的，所述正面第三介质层43，第四介质层44以及第五介质层45的厚度大于栅介质层41和第二介质层42的厚度；所述背面第三介质层243，第四介质层244以及第五介质层245的厚度大于栅介质层241和第二介质层242的厚度。
一种双向IGBT器件的制造方法，其特征在于，包括以下步骤：
第一步：选取两片参数与规格相同的N型轻掺杂单晶硅片作为器件的N型漂移区10，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；采用相同工艺分别在两片硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第二步：采用相同工艺分别在两片硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型层8/28，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区71/271和浮空P型基区72/272，所述P型基区71/271和浮空P型基区72/272分别位于沟槽两侧的N型电荷存储层8/28上表面；离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；
第三步：采用相同工艺分别在两片硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型层8/28的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第四步：在1050℃～1150℃，O2的气氛下采用相同工艺分别在两片硅片的沟槽周围形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第五步：采用相同工艺，在两片硅片表面光刻并分别刻蚀第四步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面略低于P型基区71/271的结深；在沟槽底部形成第五介质层45/245和位于第五介质层45/245中的底部分裂电极31/231；
第六步：采用相同工艺，在两片硅片表面通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；在沟槽侧壁靠近P型基区71/271一侧形成栅介质层41/241，在沟槽侧壁靠近浮空P型基区72/272一侧形成第二介质层42/242；
第七步：采用相同工艺，在750℃～950℃下在两片硅片表面的沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型体区71/271的结深；
第八步：采用相同工艺，在两片硅片表面光刻，刻蚀第七步中沟槽内填充的部分多晶硅，形成栅电极32/232和侧面分裂电极33/233；所述栅电极32/232位于靠近P型基区71/271的一侧，侧面分裂电极33/233位于靠近浮空P型基区72/272的一侧；
第九步：采用相同工艺，在两片硅片表面淀积，在第八步形成的栅电极32/232和侧面分裂电极33/233之间沟槽内填充介质形成第三介质层43/243；
第十步：采用相同工艺，在两片硅片表面光刻，通过离子注入N型杂质制作器件的N+发射区5/25，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区5/25位于P型基区71/271上表面并与沟槽栅连接；
第十一步：采用相同工艺，在两片硅片表面光刻，通过离子注入P型杂质并退火制作器件的P+发射区6/26，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区6/26与N+发射区5/25并列位于P型基区71/271上表面；
第十二步：采用相同工艺，在两片硅片表面淀积介质层，并光刻、刻蚀形成第一介质层2/22；所述第一介质层2/22位于浮空P型基区72/272、第二介质层42/242、侧面分裂电极33/233、第三介质层43/243、栅电极32/232和栅介质层41/241的上表面；
第十三步：采用相同工艺，在两片硅片表面淀积金属，并光刻、刻蚀在N+发射区5/25和P+发射区6/26上表面形成金属电极1/21；
第十四步：翻转两片硅片，采用相同工艺减薄硅片厚度，然后将这两块完全相同的减薄后的硅片背面对背面，使用键合工艺将两者键合形成双向IGBT器件。
进一步的，所述第二步中，可通过增加光刻步骤分两次分别形成P型基区71/271和浮空P型基区72/272。
进一步的，所述第三步中沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构。
进一步的，所述第二步中N型层8/28的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层9/29或在第六步中氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层9/29；所述N+层9/29的上表面与P型基区71/271和浮空P型基区72/272的下表面连接。
本发明的有益效果为，实现了对称的正、反向特性，提高了双向IGBT器件正、反向的开关速度，降低器件的开关损耗；改善了整个N型漂移区的载流子浓度分布，改善了正向导通压降和开关损耗的折中；减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性；本发明所提出的双向IGBT制作方法不需要增加额外的工艺步骤，与传统双向IGBT的制作方法兼容。
附图说明
图1是传统的沟槽型双向IGBT器件元胞结构示意图1；
图2是传统的沟槽型双向IGBT器件元胞结构示意图2；
图1-2中，1/21为正面/背面金属电极，2/22为正面/背面介质层，3/23为正面/背面栅电极，4/24为正面/背面栅介质层，5/25为正面/背面N+发射区，6/26为正面/背面P+发射区，7/27为正面/背面P型基区，8/28为正面/背面N型层，10为N-漂移区；
图3是实施例1的沟槽型双向IGBT器件元胞结构示意图；
图4是实施例2的沟槽型双向IGBT器件元胞结构示意图；
图5是实施例3的沟槽型双向IGBT器件元胞结构示意图；
图6是实施例4的沟槽型双向IGBT器件元胞结构示意图；
图7是实施例5的沟槽型双向IGBT器件元胞结构示意图；
图8是实施例6的沟槽型双向IGBT器件元胞结构示意图；
图3至图8中，1/21为正面/背面金属电极，2/22为正面/背面介质层，31/231为正面/背面底部分裂电极，32/232为正面/背面栅电极，33/233为正面/背面侧面分裂电极，41/241为正面/背面栅介质层，42/242为正面/背面介质层，43/243为正面/背面介质层，44/244为正面/背面介质层，45/245为正面/背面介质层，5/25为正面/背面N+发射区，6/26为正面/背面P+发射区，71/271为正面/背面P型基区，72/272为正面/背面浮空P型基区，8/28为正面/背面N型层，9/29为正面/背面N+层，10为N-漂移区；
图9是本发明的制造方法中刻蚀形成沟槽后的器件结构示意图；
图10是本发明的制造方法中刻蚀沟槽内的厚氧化层和多晶硅后的器件结构示意图；
图11是本发明的制造方法中在沟槽中形成栅电极和侧面分裂电极后的器件结构示意图；
图12是本发明的制造方法中在表面形成金属电极后的器件结构示意图；
图13是本发明的制造方法中硅片键合后最终形成的器件结构示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
实施例1
一种双向IGBT器件，元胞结构如图3所示，包括两个对称设置于N型漂移区10正反两面的N沟道MOS结构；所述正面MOS结构包括正面金属电极1、正面介质层2、正面N+发射区5、正面P+发射区6、正面P型基区71、正面N型层8和正面沟槽栅结构；所述背面MOS结构包括背面金属电极21、背面第一介质层22、背面N+发射区25、背面P+发射区26、背面P型基区271、背面N型层28和背面沟槽栅结构；其特征在于，所述正面沟槽栅结构沿器件垂直方向贯穿正面N型层8；所述正面P型基区71位于正面沟槽栅结构一侧的正面N型层8上表面，正面N+发射区5和正面P+发射区6并列位于正面P型基区71上表面，其中正面N+发射区5与正面沟槽栅结构连接；正面N+发射区5和正面P+发射区6的上表面与正面金属电极1连接；所述正面沟槽栅结构包括正面底部分裂电极31、正面栅电极32、正面侧分裂电极33、正面栅介质层41、正面第二介质层42、正面第三介质层43、正面第四介质层44、正面第五介质层45；所述正面栅电极32和正面侧面分裂电极33之间通过正面第三介质层43连接；所述正面栅电极32通过正面栅介质层41与正面N+发射区5和正面P型基区71连接；所述正面MOS结构中还具有正面浮空P型基区72，所述正面浮空P型基区72位于正面沟槽栅结构另一侧的正面N型层8上表面；正面侧分裂电极33通过正面第二介质层42与正面浮空P型基区72连接；所述正面底部分裂电极31位于正面栅电极32和正面侧分裂电极33的下方，且正面底部分裂电极31的上表面深度小于正面N型层8的结深，正面底部分裂电极31的下表面深度大于正面N型层8的结深；所述正面底部分裂电极31的上表面与正面栅电极32、正面侧分裂电极33的下表面之间通过正面第四介质层44连接；所述正面底部分裂电极31的下表面及侧面与N型漂移区10和正面N型层8之间通过正面第五介质层45连接；所述正面浮空P型基区72、正面第二介质层42、正面侧分裂电极33、正面第三介质层43、正面栅电极32和正面栅介质层41的上表面与正面第一介质层2连接；所述正面底部分裂电极31、正面侧分裂电极33与正面金属电极1等电位。形成的所述正面沟槽栅电极32的深度大于p型基区71的结深0.1～0.2微米，形成的所述N型层8的厚度为1～2微米；形成的所述底部分裂电极31上表面的深度小于N型层8的结深0.5～1.5微米，下表面的深度大于N型层8的结深0.5～1微米；形成的所述介质层41和42的厚度小于120纳米，形成的所述介质层43的宽度为0.5～1微米，形成的所述介质层44和45的厚度为0.2～0.5微米。所述背面沟槽栅结构包括背面底部分裂电极231、背面栅电极232、背面侧分裂电极233、背面栅介质层241、背面第二介质层242、背面第三介质层243、背面第四介质层244、背面第五介质层245；所述背面MOS结构中还具有背面浮空P型基区272；所述背面MOS结构与正面MOS结构沿器件N型漂移区10的横向中线上下镜像对称设置。
上述双向IGBT器件通过分别控制两个对称N沟道MOS的栅极，即正面栅电极32和背面栅电极232可工作于特性完全对称的双向IGBT模式。因此，为了描述的方便，以下主要以图3中电流由背面金属电极21向正面金属电极1流动的方向来说明，另一方向的工作原理完全相同，仅需对说明中对应的内容进行互换。通过控制背面栅电极232使背面MOS结构的沟道截止，这样背面MOS结构工作类似于传统单向IGBT器件的集电极；而正面MOS结构工作类似于传统单向IGBT器件的发射极，通过控制正面栅电极32可实现IGBT的开启和关断。
本实施例中：通过在器件沟槽内正面栅电极32的底部和侧面引入与正面金属电极1(发射极)等电位的双分裂电极31和33以及双分裂电极和栅电极之间的厚介质层，在不影响IGBT器件阈值电压和开通的情况下:1)减小了沟槽内栅电极的深度，大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容；2)通过双分裂电极的屏蔽作用，屏蔽了栅极和集电极的耦合，将栅极-集电极电容转换为栅极-发射极电容，大大减小了栅极-集电极电容，同时通过厚介质层43和44的作用使从栅极-集电极电容转换而增加的栅极-发射极电容远远小于由于侧面分裂电极33引入而减小的栅极-发射极电容，从而大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容。因此，本发明结构大大减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低器件的开关损耗。此外，在一定的沟槽MOS结构密度下侧面分裂电极33的引入减小了MOS沟道的密度，并通过使侧面分裂电极33处的p型基区72浮空进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，进一步改善了整个N型漂移区的载流子浓度分布，进一步改善正向导通压降和开关损耗的折中；在侧面分裂电极处减小的MOS沟道密度，减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；此外，由于侧面分裂电极33和底部分裂电极31与发射极等电位，在器件开启动态过程中，通过介质层与侧面分裂电极33和底部分裂电极31接触的半导体表面不会形成反型(浮空p型基区72)和电子积累(N型层8和N型漂移区10)，因此不会形成负微分电容效应，避免了开启动态过程中的电流、电压振荡和EMI问题，提高了可靠性；同时，通过底部分裂电极周围的厚介质层在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。同时，栅电极32的宽度大于第五介质层45的厚度可使本发明在具有小的栅极电阻和高可靠性的情况下，在沟槽底部使底部分裂电极31对栅电极32具有好的电荷屏蔽作用。本发明提供的复合双分裂沟槽结构，沟槽栅电极32的深度大于p型基区71的深度并且沟槽栅电极32的深度小于N型层8的深度，这一方面在不影响IGBT器件开通的情况下尽可能的减小了栅极电容，特别是栅极-集电极电容，另一方面一定厚度的高浓度N型层8的存在补偿了由于与发射极等电位的底部分裂电极31的引入使得底部分裂电极附近载流子浓度的下降，避免了由于底部分裂电极31的引入使器件的正向导通压降急剧增大而导致的器件特性变差。
此外，本发明还可工作于双向MOS模式：通过控制背面栅电极232使背面MOS结构的沟道开启，这样背面MOS结构工作类似于传统单向MOS器件的漏极；而正面MOS结构工作类似于传统单向MOS器件的源极，通过控制正面栅电极32实现MOS的开启和关断。当工作于双向MOS模式时，本发明也有类似于双向IGBT工作模式时的工作原理和有益效果。
实施例2
本例的一种双向IGBT器件，其元胞结构如图4所示，在实施例1的基础上所述正面底部分裂电极31的宽度大于正面第二介质层42、正面侧分裂电极33、正面第三介质层43、正面栅电极32和正面栅介质层41的宽度之和，使正面复合沟槽栅结构呈倒“T”字形，即所述正面复合沟槽结构的下层结构的宽度大于上层结构的宽度并延伸进入N型层8中；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。延伸进入N型层8/28中的复合沟槽结构下层结构的宽度约为p型基区71/271和浮空p型基区72/272宽度的1/4-3/4。延伸进入N型层8/28中的所述下层结构进一步减小了少数载流子的抽取面积，进一步提高了发射极端的载流子注入增强效应，可获得更好的器件正向导通压降和开关损耗的折中，同时进一步屏蔽了N型层对器件击穿电压的不利影响，获得了更高的器件击穿电压和可靠性。此外，延伸进入N型层8/28中的所述下层结构进一步屏蔽了栅极和集电极的耦合，减小了栅极-集电极电容，可进一步提高器件的开关速度，减小器件的开关损耗。
实施例3
本例的一种双向IGBT器件，其元胞结构如图5所示，在实施例2的基础上在所述正/背面复合沟槽结构的下层结构与p型基区71/271和浮空p型基区72/272之间的部分区域还具有一层N+层9/29，所述N+层9/29的浓度大于N型层8/28的浓度并且其侧壁与复合沟槽结构相连；所述N+层9/29的一侧与正面N型层8/28连接，N+层9/29的另一侧及底部与沟槽栅结构连接，沟槽栅结构一侧的N+层9/29的上表面与浮空P型基区72/272的下表面连接，沟槽栅结构另一侧的N+层9/29的上表面与P型基区71/271的下表面连接；形成的所述N+层9/29的宽度小于延伸进入N型层8/28中的复合沟槽结构下层结构的宽度。形成的所述N+层9/29进一步减小了所述复合沟槽结构下层结构与p型基区71/271之间区域的电阻，进一步提高了发射极端的载流子注入增强效应，可获得更好的器件正向导通压降和开关损耗的折中。
实施例4
本例的一种双向IGBT器件，其元胞结构如图6所示，与实施例1不同的是，正面侧分裂电极33的下部直接延伸到底部分裂电极31的上表面，使侧面分裂电极33与底部分裂电极31直接相连进一步减小器件的栅极电容；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。
实施例5
本例的一种双向IGBT器件，其元胞结构如图7所示，与实施例1-4不同的是，所述正面N型层8仅存在于p型基区71的下部，并且所述p型基区72的结深深于第五介质层45的深度，并横向延伸至第五介质层45的下部进一步改善沟槽底部电场的集中，提高器件的击穿电压和可靠性；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。
实施例6
本例的一种双向IGBT器件，其元胞结构如图8所示，与实施例1-5不同的是，所述背面MOS结构具有与正面MOS结构沿N型漂移区10中心旋转对称的连接和设置。
本发明工艺制作方法的具体实施方案以1200V电压等级的双向IGBT器件为例进行阐述，具体工艺制作方法如下：
第一步：选取两片参数与规格相同的N型轻掺杂单晶硅片作为器件的N型漂移区10，选取的硅片厚度为300～600um，掺杂浓度为7×1013个/cm3；采用相同工艺分别在两片硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第二步：采用相同工艺分别在两片硅片表面生长一层厚度为0.3～0.5微米的场氧，光刻出有源区，再生长一层～0.05微米预氧后先通过离子注入N型杂质制作器件的N型层8/28，离子注入的能量为500keV，注入剂量为5×1013个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区71/271和浮空P型基区72/272，所述P型基区71/271和浮空P型基区72/272分别位于沟槽两侧的N型电荷存储层8/28上表面；离子注入的能量为120keV，注入剂量为1×1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；N型层8/28的结深比P型基区71/271的结深深1～2微米；
第三步：采用相同工艺分别在两片硅片表面淀积一层TEOS，厚度为800nm，光刻出窗口后，进行沟槽(trench)硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型层8/28的结深0.5～1微米；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第四步：在1050℃～1150℃，O2的气氛下采用相同工艺分别在两片硅片沟槽周围形成厚度为0.2～0.5微米的氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第五步：采用相同工艺，在两片硅片表面光刻并分别刻蚀第四步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面低于N型层8/28的上表面0.2～0.3微米；
第六步：采用相同工艺，在两片硅片表面通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；
第七步：采用相同工艺，在750℃～950℃下在两片硅片表面的沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型基区71/271的结深0.1～0.2微米；
第八步：采用相同工艺，在两片硅片表面光刻，刻蚀第七步中沟槽内填充的部分多晶硅，形成栅电极32/232和侧面分裂电极33/233；
第九步：采用相同工艺，在两片硅片表面淀积，在第八步形成的栅电极32/232和侧面分裂电极33/233之间沟槽内填充介质形成第三介质层43/243；
第十步：采用相同工艺，在两片硅片表面光刻，通过离子注入N型杂质制作器件的N+发射区5/25，离子注入的能量为40keV，注入剂量为1×1015个/cm2；
第十一步：采用相同工艺，在两片硅片表面光刻，通过离子注入P型杂质并退火制作器件的P+发射区6/26，离子注入的能量为60keV，注入剂量为5×1015个/cm2，退火温度为900℃，时间为30分钟；
第十二步：采用相同工艺，在两片硅片表面淀积介质层，并光刻、刻蚀形成第一介质层2/22；
第十三步：采用相同工艺，在两片硅片表面淀积金属，并光刻、刻蚀形成金属电极1/21；
第十四步：翻转两片硅片，采用相同工艺减薄硅片厚度至60～70微米的厚度，然后将这两块完全相同的减薄后的硅片背面对背面，使用键合工艺将两者键合形成双向IGBT器件。
即制备得双向IGBT器件。
进一步的，所述第三步中沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构，即形成如图4所示的器件结构。
进一步的，所述第二步中N型层8/28的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层9/29或在第六步中氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层9/29；所述N+层9/29的上表面与P型基区71/271和浮空P型基区72/272的下表面连接，即形成如图5所示的器件结构。
进一步的，第七步多晶硅淀积前可增加一步刻蚀工艺，刻蚀去除侧面分裂电极33/233下的氧化层，即形成如图6所示的器件结构。
进一步的，所述第二步中，可通过增加光刻步骤仅在p型基区71/271下形成N型层8，并通过增加光刻步骤分两次分别形成P型基区71/271和浮空P型基区72/272，即形成如图7所示的器件结构。
进一步的，所述介质层41/241，42/242，43/243，44/244和45/245的材料可以相同也可以不同。
图3-图8只给出了基于本发明核心思路的几种具体实现方式，本领域技术人员根据本领域公知常识应当知道，本发明提供的双向IGBT器件中，器件所用半导体材料可采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等予以实现，所用的介质材料可采用二氧化硅(SiO2)，二氧化铪(HfO2)或者氮化硅(Si3N4)等予以实现，制造工艺步骤也可根据实际需要进行调整。
Claims (7)
1.一种双向IGBT器件，包括两个对称设置于N型漂移区(10)正反两面的N沟道MOS结构；所述正面MOS结构包括正面金属电极(1)、正面介质层(2)、正面N+发射区(5)、正面P+发射区(6)、正面P型基区(71)、正面N型层(8)和正面沟槽栅结构；所述背面MOS结构包括背面金属电极(21)、背面介质层(22)、背面N+发射区(25)、背面P+发射区(26)、背面P型基区(271)、背面N型层(28)和背面沟槽栅结构；其特征在于，所述正面沟槽栅结构沿器件垂直方向贯穿正面N型层(8)；所述正面P型基区(71)位于正面沟槽栅结构一侧的正面N型层(8)上表面，正面N+发射区(5)和正面P+发射区(6)并列位于正面P型基区(71)上表面，其中正面N+发射区(5)与正面沟槽栅结构连接；正面N+发射区(5)和正面P+发射区(6)的上表面与正面金属电极(1)连接；所述正面沟槽栅结构包括正面底部分裂电极(31)、正面栅电极(32)、正面侧分裂电极(33)、正面栅介质层(41)、正面第二介质层(42)、正面第三介质层(43)、正面第四介质层(44)、正面第五介质层(45)；所述正面栅电极(32)和正面侧面分裂电极(33)之间通过正面第三介质层(43)连接；所述正面栅电极(32)通过正面栅介质层(41)与正面N+发射区(5)和正面P型基区(71)连接；所述正面MOS结构中还具有正面浮空P型基区(72)，所述正面浮空P型基区(72)位于正面沟槽栅结构另一侧的正面N型层(8)上表面；正面侧分裂电极(33)通过正面第二介质层(42)与正面浮空P型基区(72)连接；所述正面底部分裂电极(31)位于正面栅电极(32)和正面侧分裂电极(33)的下方，且正面底部分裂电极(31)的上表面深度小于正面N型层(8)的结深，正面底部分裂电极(31)的下表面深度大于正面N型层(8)的结深；所述正面底部分裂电极(31)的上表面与正面栅电极(32)、正面侧分裂电极(33)的下表面之间通过正面第四介质层(44)连接；所述正面底部分裂电极(31)的下表面及侧面与N型漂移区(10)和正面N型层(8)之间通过正面第五介质层(45)连接；所述正面浮空P型基区(72)、正面第二介质层(42)、正面侧分裂电极(33)、正面第三介质层(43)、正面栅电极(32)和正面栅介质层(41)的上表面与正面第一介质层(2)连接；所述正面底部分裂电极(31)、正面侧分裂电极(33)与正面金属电极(1)等电位；所述背面沟槽栅结构包括背面底部分裂电极(231)、背面栅电极(232)、背面侧分裂电极(233)、背面栅介质层(241)、背面第二介质层(242)、背面第三介质层(243)、背面第四介质层(244)、背面第五介质层(245)；所述背面MOS结构中还具有背面浮空P型基区(272)；所述背面MOS结构与正面MOS结构沿器件N型漂移区(10)的横向中线上下对称设置。
2.根据权利要求1所述的一种双向IGBT器件，其特征在于，所述正面底部分裂电极(31)的宽度大于正面第二介质层(42)、正面侧分裂电极(33)、正面第三介质层(43)、正面栅电极(32)和正面栅介质层(41)的宽度之和，使正面沟槽栅结构呈倒“T”字形；所述背面MOS结构与正面MOS结构沿N型漂移区(10)的横向中线上下对称设置。
3.根据权利要求2所述的一种双向IGBT器件，其特征在于，所述正面沟槽栅结构的两侧还具有正面N+层(9)，所述正面N+层(9)的一侧与正面N型层(8)连接，N+层(9)的另一侧及底部与正面沟槽栅结构连接，正面沟槽栅结构一侧的N+层(9)的上表面与浮空P型基区(72)的下表面连接，正面沟槽栅结构另一侧的N+层(9)的上表面与P型基区(71)的下表面连接；所述背面沟槽栅结构的两侧还具有背面N+层(29)，所述背面MOS结构与正面MOS结构沿器件N型漂移区(10)的横向中线上下对称设置。
4.根据权利要求1、2和3任意一项所述的一种双向IGBT器件，其特征在于，所述正面浮空P型基区(72)沿器件垂直方向向下延伸至其结深深于正面第五介质层(45)的结深，正面浮空P型基区(72)向下延伸的部分覆盖位于正面浮空P型基区(72)下方的正面N型层(8)，正面浮空P型基区(72)超过正面第五介质层(45)结深的部分横向延伸至第正面五介质层(45)的下部，所述背面MOS结构中的背面浮空P型基区(272)与正面MOS结构中的正面浮空P型基区(72)沿器件N型漂移区(10)的横向中线上下镜像对称设置。
5.根据权利要求4所述的一种双向IGBT器件，其特征在于，所述正面侧分裂电极(33)的底部延伸至与正面底部分裂电极(31)的上表面连接；所述背面MOS结构与正面MOS结构沿器件N型漂移区(10)的横向中线上下对称设置。
6.一种双向IGBT器件的制造方法，其特征在于，包括以下步骤：
第一步：选取两片参数与规格相同的N型轻掺杂单晶硅片作为器件的N型漂移区，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；采用相同工艺分别在两片硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第二步：采用相同工艺分别在两片硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型层，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区和浮空P型基区，所述P型基区和浮空P型基区分别位于沟槽两侧的N型电荷存储层上表面；离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；
第三步：采用相同工艺分别在两片硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型层的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第四步：在1050℃～1150℃，O2 的气氛下采用相同工艺分别在两片硅片的沟槽周围形成厚氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第五步：采用相同工艺，在两片硅片表面光刻并分别刻蚀第四步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面低于P型基区的结深；在沟槽底部形成第五介质层和位于第五介质层中的底部分裂电极；
第六步：采用相同工艺，在两片硅片表面通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；在沟槽侧壁靠近P型基区一侧形成栅介质层，在沟槽侧壁靠近浮空P型基区一侧形成第二介质层；
第七步：采用相同工艺，在750℃～950℃下在两片硅片表面的沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型体区的结深；
第八步：采用相同工艺，在两片硅片表面光刻，刻蚀第七步中沟槽内填充的部分多晶硅，形成栅电极和侧面分裂电极；所述栅电极位于靠近P型基区的一侧，侧面分裂电极位于靠近浮空P型基区的一侧；
第九步：采用相同工艺，在两片硅片表面淀积，在第八步形成的栅电极和侧面分裂电极之间沟槽内填充介质形成第三介质层；
第十步：采用相同工艺，在两片硅片表面光刻，通过离子注入N型杂质制作器件的N+发射区，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区位于P型基区上表面并与沟槽栅连接；
第十一步：采用相同工艺，在两片硅片表面光刻，通过离子注入P型杂质并退火制作器件的P+发射区，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区与N+发射区并列位于P型基区上表面；
第十二步：采用相同工艺，在两片硅片表面淀积介质层，并光刻、刻蚀形成第一介质层；所述第一介质位于浮空P型基区、第二介质层、侧面分裂电极、第三介质层、栅电极和栅介质层的上表面；
第十三步：采用相同工艺，在两片硅片表面淀积金属，并光刻、刻蚀在N+发射区和P+发射区上表面形成金属电极；
第十四步：翻转两片硅片，采用相同工艺减薄硅片厚度，然后将这两块完全相同的减薄后的硅片背面对背面，使用键合工艺将两者键合形成双向IGBT器件。
7.根据权利要求6所述的一种双向IGBT器件的制造方法，其特征在于，所述第三步中，可通过沟槽刻蚀工艺中通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610264333.4A CN105870178B (zh) | 2016-04-26 | 2016-04-26 | 一种双向igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610264333.4A CN105870178B (zh) | 2016-04-26 | 2016-04-26 | 一种双向igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105870178A CN105870178A (zh) | 2016-08-17 |
| CN105870178B true CN105870178B (zh) | 2018-11-09 |
Family
ID=56629189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610264333.4A Expired - Fee Related CN105870178B (zh) | 2016-04-26 | 2016-04-26 | 一种双向igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105870178B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206705B (zh) * | 2016-09-09 | 2019-01-29 | 电子科技大学 | 一种具有双栅的rc-igbt |
| CN107768435A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种双向igbt及其制造方法 |
| CN107731901B (zh) * | 2017-11-20 | 2024-02-23 | 电子科技大学 | 一种逆阻型igbt |
| CN108122962B (zh) * | 2017-12-04 | 2020-07-31 | 西南交通大学 | 一种绝缘栅双极型晶体管 |
| CN112510036B (zh) * | 2020-10-27 | 2023-01-31 | 广东美的白色家电技术创新中心有限公司 | 一种igbt器件及智能功率模块 |
| CN114388613B (zh) * | 2021-12-30 | 2023-09-01 | 电子科技大学 | 一种双向阻断功率mos器件及其制造方法 |
| CN116153991B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种双沟槽栅rc-igbt及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740622A (zh) * | 2008-11-14 | 2010-06-16 | 半导体元件工业有限责任公司 | 用于半导体器件的屏蔽电极结构和方法 |
| CN102456718A (zh) * | 2010-10-31 | 2012-05-16 | 万国半导体股份有限公司 | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476676B2 (en) * | 2011-01-20 | 2013-07-02 | Alpha And Omega Semiconductor Incorporated | Trench poly ESD formation for trench MOS and SGT |
| US8933506B2 (en) * | 2011-01-31 | 2015-01-13 | Alpha And Omega Semiconductor Incorporated | Diode structures with controlled injection efficiency for fast switching |
-
2016
- 2016-04-26 CN CN201610264333.4A patent/CN105870178B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740622A (zh) * | 2008-11-14 | 2010-06-16 | 半导体元件工业有限责任公司 | 用于半导体器件的屏蔽电极结构和方法 |
| CN102456718A (zh) * | 2010-10-31 | 2012-05-16 | 万国半导体股份有限公司 | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105870178A (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN107170815B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN108231878B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN108321196A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105870179A (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| WO2023071237A1 (zh) | 一种绝缘栅双极晶体管及其制造方法、电子设备 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN110518058A (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN107768435A (zh) | 一种双向igbt及其制造方法 | |
| CN107768434A (zh) | 一种双向igbt及其制造方法 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181109 Termination date: 20210426 |