CN105720979A - 具有片内储能电容的sar adc的校准技术 - Google Patents

Abstract

本申请涉及具有片内储能电容的SAR ADC的校准技术。当储能电容移动芯片上用于单个位决定时，逐次逼近寄存器模数转换器(SAR ADC)具有附加的误差源，其可以显著影响SAR ADC的性能。校准技术可适用于使用决定和设置切换测量和校正SAR ADC中的这些误差。具体而言，校准技术可以使用多个专用输入电压和存储测试下的每一位的校准字而暴露测试的每一位的有效位权重，以校正误差。这种校准技术可减少需要存储每个可能的输出字的校准字，以纠正附加的误差源。此外，另一校准技术可以暴露测试下每位的有效位加权，而不生成多个特殊输入电压。

Description

具有片内储能电容的SAR ADC的校准技术

技术领域

本发明涉及集成电路的领域，尤其是涉及逐次逼近寄存器模数转换器(SARADC)的新的电路设计。具体而言，对应于位实验或位加权的SARADC的每位电容或位电容对(如果差分)具有相应的专用参考电容器。

背景技术

现在许多电子应用中，将模拟输入信号转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子装置设置有一个或多个传感器以进行测量，并且这些传感器可以产生模拟信号。该模拟信号然后将被提供给模数转换器(ADC)作为输入以产生数字输出信号，以便进一步处理。在另一种情况下，天线基于在空气中携带信息/信号的电磁波产生模拟信号。由天线产生的模拟信号然后被作为输入提供到ADC以产生数字输出信号，以便进一步处理。

ADC可以用于很多地方，诸如宽带通信系统、音频系统、接收器系统等。ADC可以转换表示真实世界现象的模拟电信号，例如光、声、温度或压力，用于进行数据处理的目的。设计ADC不是平凡的任务，因为每个应用可以在性能、功耗、成本和尺寸具有不同需要。ADC用于广泛范围的应用，包括通讯、能源、医疗、仪器仪表和测量、电机和功率控制、工业自动化和航空航天/国防。随着需要ADC的应用增加，需要精确和可靠的转换性能也随之增加。

一般而言，ADC是将由模拟信号携带的连续物理量转换为表示量的幅值的数字数(或携带该数字数的数字信号)的电子设备。ADC典型地由构成集成电路或芯片的许多设备组成。ADC可以通过任何一个或多个下列应用要求来定义：其带宽(它可以正确地转换为数字信号的模拟信号的频率范围，)，其分辨率(最大模拟信号可分为并表示数字信号的离散电平数)，其线性(例如，输出数据如何正比于输入信号)，和它的信号，以噪声比(相对于ADC引入的噪声，ADC如何精确地测量信号)。模数转换器(ADC)具有许多不同的设计，其可以根据应用要求进行选择。

发明内容

逐次逼近寄存器模数转换器(SARADC)典型地包括用于实现位试验的电路，所述位实验逐位将模拟输入转换为数字输出。该电路位试验通常加权(例如，二进制加权)，以及这些位加权并不总是很理想的。校准算法可以校准或纠正不理想的位权重，并且通常更喜欢这些位权重为信号独立，使得位权值可以易于测量和校准/校正。

通常，SARADC在每个位实验期间采取输入比对参考，它可以从基准拉引(pull)的基准电荷的形式来体现。对于执行一系列位试验或决定的SARADC，参考电荷可以在每个位决定期间从基准拉引，通常以ADC的特定速率。为了适应ADC更快的速率，通常通过在基准和ADC之间增加外部低等效串联电阻(ESR)电容器提供电荷。低ESR电容作为外部充电“蓄水池”，它可以支持ADC的瞬时需求。基准然后提供充电这种外部储能电容的功能。位决定期间使用的电荷通常从外部储存器电容器提供到ADC过接合线，其可以妨碍每个位决定的速度，和因此SARADC的整体速度。

本文所公开的本发明涉及SARADC的独特的电路设计，其中对应于特定位实验或特定位加权的每个位电容器或位电容器对(以差分设计)都具有相应的专用片上参考电容。由于片上参考电容(提供快速参考建立时间)，得到ADC的速度较快，而和SARADC的非理想位加权相关联的误差是信号独立的(可以容易地测量和校正/标定)。该本公开描述了与其它实施方式的这种重要差异以及相应的详细技术效果。

除了电路架构，本公开还描述了用于校准该SARADC的校准方案。当储能电容移动片上用于个别位确定，逐次逼近寄存器模数转换器(SARADC)具有增加的误差来源，其能显著影响SARADC的性能。校准技术可以应用以在SARADC中采用决定和设置开关测量并校正这种误差。具体而言，校准技术可以使用多个专用输入电压和存储被测每个比特的校准字而暴露被测每个位的有效位加权，以纠正误差。这种校准技术可以减少需要存储每个可能的输出字的校准字，以校正误差的来源。此外，另一种校准技术可以暴露被测的每个位的有效位权重，而不必产生多个专用输入电压。

附图说明

为了提供本公开的更完整的理解和特征和优点，可结合附图参考下面的描述，其中相同的参考数字表示相同的结合部件，其中：

图1是根据本公开的一些实施例的SARADC的系统结构；

图2A-B示出具有外部离片储能电容的SARADC的切换行为；

图3A-3B示出根据本公开的一些实施例，用于具有片上储能电容的SARADC的切换行为；

图4A示出示出在SARADC使用的传统开关过程的流程图，

图4B示出根据本公开的一些实施例，示出用于在SARADC使用的示例性“决定和设置”切换程序的流程图；

图5示出根据本公开的一些实施例，具有使用决定和设置切换的片上储能电容的SARADC的未修剪积分非线性的曲线图；

图6示出根据本公开的一些实施例，具有片上储能电容的SARADC的简化系统图；

图7示出根据本公开的一些实施例，用于产生SARADC的位的电路；

图8示出根据本公开的一些实施例，说明用于测量SARADC的位权重误差的方法的流程图；

图9示出根据本公开的一些实施例，，示出用于测量SARADC的位权重误差的详细方法的流程图；

图10-23示出根据本公开的一些实施例，用于测量逐次逼近的寄存器模数转换器(SARADC)的位权重误差的一系列切换步骤；

图24示出根据本公开的一些实施例，说明测量SARADC的位加权误差的另一详细方法的流程图；

图25-30示出根据本公开的一些实施例，用于测量逐次逼近的寄存器模数转换器(SARADC)的位权重误差的一系列切换步骤；

图31示出根据本公开的一些实施例的连续近似寄存器模数转换器(SARADC)的框图；

图32示出根据本公开的一些实施例，例示具有每对位电容器的专用参考电容器的电容性DAC单元的电路设计的SARADC的电路图；

图33示出根据本公开的一些实施例，在MSB试验期间电容性DAC单元电路的状态；

图34示出根据本公开的一些实施例，在MSB-1试验期间电容性DAC单元电路的状态；

图35-36显示根据本公开的一些实施例，分别在15位试验的采样阶段和转换阶段的电容式DAC单元电路的状态。

具体实施方式

了解SARADC

模数转换器(ADC)可以有许多不同的设计。一种设计是逐次逼近寄存器模数转换器(SARADC)。SARADC(或有时简称为“SAR”)往往提供高分辨率(例如，生成位高数)，并同时具有合理的速度。出于这个原因，SARADC用于许多应用。

基本上，SARADC实现电荷平衡的过程。SARADC通过获得的电荷(代表输入电压的)到一组位的电容(或简称“位帽”)测量输入。该SARADC然后实现算法以使用具有相应位实验权重(即，电荷的已知元素)的已知元件取消电荷，以获得模拟输入的数字输出表示。该位实验权重典型地通过从参考牵引(draw)参考电荷生成。

从施加的位试验权重的图案，可推断出原始模拟输入或电荷的内容，例如试验权重的总和可以表示原始电荷。SARADC通常实现二进制搜索算法，以推断采样输入的原始电荷表示。在电路级，SARADC具有位电容器的列(例如，二进制加权阵列)，它通常获取模拟输入的电荷表示(或采样模拟输入)。该SARADC还包括比较器，其可判断由由电容DAC产生的估计值和初始取得值之间的残余差。最后，多个开关可以操纵电荷和切换不同电容器之间周围的电荷。数字引擎(或数字逻辑，或SAR逻辑或SAR控制逻辑)可根据每个位试验结束的比较器输出通过控制切换而执行二进制搜索算法。

图1是根据本公开的一些实施例的SARADC的系统结构。如图所示，功能N位SARADC框图包括采样和保持部102、N位数模转换器(DAC)部104、比较部108和SAR控制逻辑部106。采样和保持部102采样输入V_IN，以及采样和保持部102的输出与所述N位DAC部104的输出进行比较。基于比较器的输出(“比较器的决定”)，SAR控制逻辑部106更新被反馈到N位DAC部104的DAC代码。在比较器进行下一个决定之前，N位DAC部104的输出完全稳定。有效地，形成离散时间负反馈环路，其迫使N位DAC部104的输出等于采样输入V_IN。在较高的水平，对于N位SARADC执行N位决定以生成N位，和每个决定理想地对于转换器的满分辨率是准确的。SARADC算法的固有连续性质使得它很难提供非常快速的转换，并同时提供高精确度，因为整体转换速度严格受到每个位试验的速度的限制。

增加每个位决定的速度的一个可能方法是通过降低每个位决定的稳定时间，以使整体的转换过程可以更快执行所有的位决定。在一些设计中，N位DAC104的参考电压V_REF被提供片外(提供SARADC功能的集成电路封装的外部)。图2A-B示出具有外部片外储能电容的SARADC的切换行为。当N位DAC104中的电容器切换到基准电压(在本示例中示为+V_R和-V_R)以产生决定阈值(由示图2B的决策阶段)时，电荷在具有如在图中看到的电感L_WIRE的键合线上从片外参考(例如，片外储能电容)牵引。通过电线电感的充电传输会使起振铃，这可影响需要保证N位DAC104输出的稳定的最小量时间。

为了减轻上述问题，片外参考可以有效地移动片上，用于内部电荷再分配。在本公开的上下文中，“片上”指和SARADC设置在同一半导体衬底上的设备。图3A-3B示出根据本公开的一些实施例，用于具有片上储能电容的SARADC的切换行为。

以图中所示的电路示出的方式，片上储能电容被提供用于SARADC的每一位。这些图表明，对于SARADC的每个位(即，位电容或位电容对，用于差分电路实施方式)，片上储能电容C_RES可被提供以获得在转换开始之前完成转换所用的所有电荷。示出差分实施方式，其中在采样阶段(由图3A所示)期间，电容C_P和C_M连接到参考电压，而相对大的芯片上存储能电容C_RES通过一系列的参考开关差分充电到参考。尽管电容器的充电通过线电感方式并预计振铃，采样阶段足够长，以不被振铃显著阻碍。在决定阶段(由图3B中示出)，该系列参照开关被打开，从而从片外参考断开DAC。DAC电容器C_P和C_M交叉连接到相对C_RES的极性，向DAC输出提供参考电荷。因为参考电荷直接从芯片上的蓄能电容器C_RES(而不是从片外参考)抽出，电荷再分配路径现在在片上，和振铃(如果有的话)是明显有限的。通过具有片上储能电容，所述稳定时间得到改进。具有片上储能电容或片上储能电容的典型SARADC在美国专利8390502中进行描述(发明人：罗纳德Kapusta)，在此通过引用以其整体并入本文。

对于具有信号独立位加权的每个位电容，具有专用参考电容的SAR ADC

参考稳定一直是连续逼近寄存器(SAR)模数转换器(ADC)的主要速度瓶颈。片内储能电容使得基准电压在ADC的采样或采集阶段进行采样，而不是在转换阶段的短得多的位试验时间期间。虽然速度得到改进，SARADC的设计也应该考虑如何容易校准SARADC来使其尽可能准确。如何容易校准SARADC的一个重要因素是电路的位权重是否信号无关。信号独立性是特别有利的，因为当位权重的信号独立时，任何测量、校准和/或校正方案可更简单地进行。测量方案不再需要在宽范围的输入信号内运行SARADC以测量位权重。校准和/或校正方案可以使用不依赖于输入信号(或输出代码)的系数。系数的数目可大大降低。

在一些情况下，除了N位DAC部件104中的位电容器，SARADC包括专用采样和保持部(例如，图1的采样和保持部)或另外的大的输入电容部102以采样输入信号。该附加电路设置在SARADC中，使得由于电荷共享储存电容器电荷的损失或参考电压误差是信号独立的，即实现位加权信号独立性。该引起噪音障碍、面积和功耗的代价。在一些情况下，SARADC的通过在每个输入侧具有独立的储能电容和一个集总采样电容器未能解决位加权信号的依赖问题。该SARADC具有信号相关的位权重误差，其限制其应用于低-中等分辨率的SARADC。

为了解决这些问题，唯一的SARADC电路设计消除需要额外电路，同时还实现位加权信号独立性。代替具有不采样输入信号的N位DAC部件，独特的SARADC电路设计可允许电容式DAC单元的位电容器采样输入信号，并仍然实现位加权信号独立性。此外，并非为为每一位电容(或对位电容器的差异化设计)提供比较大的储能电容，较小的“参考”电容器可被用作储能电容。其结果是，区域可以显著降低。此外，由这些较小的“参考”电容器引入的任何误差可以容易地校准。为了简单起见，“芯片上存储能电容”用于指较小的“片内基准电容”和较大的“片内存储电容”。本公开更详细描述了这一独特的SARADC的电路设计。

图31示出根据本公开的一些实施例的连续近似寄存器模数转换器(SARADC)的框图。该图不同于图1，该系统不再具有采样和保持部102。SARADC包括多个电容式DAC单元(概括表示为DAC3102)、比较器3104，和SAR逻辑3106。DAC3102接收(差分)模拟输入(示为Vinp和Vinm)，并且还接收参考电压(示为Vref)。值得注意的是，DAC3102中的至少一个电容式DAC单元采样模拟输入Vinp和Vinm(除了为位试验生成输出)。DAC3102产生两个输出Topp和Topn，其提供作为比较3104器的输入。SAR逻辑3106生成输出，其控制DAC3102中的开关，并确定最终的数字输出Dout。独特SARADC设计可利用“决定和设置”切换方案，(而不是传统的SAR算法)，其概述如下。

在一些实施例中，用于使用信号无关位加权将模拟输入转换成数字输出的逐次逼近寄存器的模数转换器(SARADC)包括：对应于多个位试验(每个电容DAC单元对应于特定的位试验，或特定位加权)的多个电容数模转换器(DAC)单元；耦合到电容式DAC单元的输出的比较器，用于产生每个位试验的决定输出；和耦合到所述比较器的输出的逐次逼近寄存器(SAR)逻辑单元，用于基于该判定输出控制DAC单元中的电容开关并产生表示模拟输入的数字输出。返回参照图31，多个电容式DAC单元被示为DAC3102。比较器显示为比较器3104。SAR逻辑单元被示为SAR逻辑3106。即使DAC3102(即，多个电容式DAC单元)直接采样模拟输入，可以证明，SARADC具有信号独立的位权重。这是真实的，即使片上参考电容器在转换阶段具有信号相关的电荷损失，只要专用参考电容器被提供用于电容DAC单元的每个位电容器或差分电容DAC单元的一对位电容器。

使用传统切换vs决定和设置切换的SARADC

在传统的SAR算法中，可采取以下的示例性步骤，如相对于具有两个电容器DAC(DACP和DACN)的差分ADC所描述。图4A示出在SARADC使用的常规开关过程的流程图。在其最简化的形式中，该电容器DAC具有位帽的阵列。用于位试验的步骤紧接着最高有效位(MSB)一路向下到最低显著位(LSB)。

1)采样阶段(框402)：SARADC通过连接一定数量的位帽的底板到输入而跟踪模拟输入信号，而那些相同位帽的顶板连接到某些低阻抗直流(DC)电压源。通过低阻抗直流电压源提供的DC信号通常是由ADC使用的参考电压(V_REF)的一半。该直流电压有时称为V_CM(共模电压)，和V_CM通过样品开关被连接到这些位帽的顶板。模拟输入通过输入开关被连接到底板。

2)保持阶段(框404)：当准备好执行模数转换时，采样开关被打开以诱捕位帽上的电荷，它代表在那个时间点的模拟输入。

3)打开输入开关阶段(框406)：输入开关然后打开以从输入断开位帽的底板。

4)连接到V_REF阶段(框408)：DACP中MSB位帽的底板连接到V_REF，和DACN中MSB帽的底板接地。同时，在较低位的DACP中位帽的底板连接到地，和在较低位的DACP中位帽的底板连接到V_REF。

5)决定阶段(菱形410)：连接到V_REF和地面阶段强制顶板节点(它们是到比较器的输入)具有成比例于模拟输入的差分电压(它们之间)。比较器然后可以确定MSB是否“保持”(底板绑至V_REF)或“抛出”(底板切换至接地)，分别被示为框414和412。

6)一旦MSB的底板连接到合适的电压，下位的底板(MSB-1)可连接到V_REF。顶板节点再次移动，和比较器然后决定如何处理该位的底板(即，使它象目前绑定是或将其切换到另一电压)，所示返回到框408。测试位(框408和410)并保持它(框414)，或者抛出它的过程(412)继续进行，直到该算法到达LSB(由菱形416和框418示出)。

如上所述，所有位决定的采样和决定阶段可以涉及电容器阵列的大量切换。切换电容器阵列可以消耗大量的电能，尤其是当使用SAR算法时。为了减少转换所需的功率量，可以使用不同的切换技术。

图4B示出根据本公开的一些实施例，示出用于在SARADC使用的示例性“决定和设置”切换程序的流程图。当与传统的SAR算法相比时，“决定和设置”减少切换的量，从而有效地降低消耗的功率。该决定和设置切换过程通过连接差分阵列到V_CM而确定差分输入(MSB)的符号(框422)。在两个电容器背面板连接在一起的瞬时，比较器的输入“改变”，和比较器可以决定如何配置MSB的底板(即，REFP或REFN)。一旦MSB底板连接，这将再次改变比较器的输入，并提供如何配置MSB-1的底板的信息。实际上，进行有关决定(框422)和设置下一个位(框424)，因此“决策和设置”开关。功率消耗来自于刚刚所需要，以驱动电容阵列的底板寄生。该过程继续进行，直到该算法到达LSB(由菱形426和框428所示)。决定和设置切换的重要特征在于：在比较器决定位之后，而不是之前，过程预见“向上”或“向下”的转换(例如，保持它，或者抛出它)。出于这个原因，该过程不要求预充电电容器，并可能的话，在位确定之后放电。因此，执行的电荷再分配正是需要的，而不浪费电源。该过程的附加成本包括可用于复位电容到共模电压的附加开关。

结合使用片内储能电容何决定和设置切换

取决于应用，具有片内储能电容的SARADC可以利用不同的SAR算法。例如，具有片上储能电容的SARADC可以使用决定和设置切换，以降低功耗。下列描述在转换过程中执行的一些示例性步骤。

1)输入Vin(差分Vin+和Vin-，有时表示为IN+和IN-端子)典型地采样，针对DACP中位帽的底板的比较器的共模电压CompCM。措辞不同地，V_REF-Vin的值在差分配置中采样到DACN的位帽的底板。在输入进行采样期间，一组片内储能电容充电到外部参考电压V_REF。这些储能电容每位在SAR过程期间由DACP和DACN使用，作为需的REF+和REF-。存储帽可以在SAR进程期间不同地放置两个DAC之间，并因此由两个DAC共享。使用决定和设置切换的DAC的底板结构不同于传统的SAR算法：有四个底板开关(即，直接连接到底板的开关)，而不是三个开关。这四个开关连接底板到Vin、REF+、REF-，或者它们缩短DACP和DACN之间的位帽的底板。

2)在通过断言“转换开始'信号完成信号采集阶段之后，两个DAC的顶板节点可以从共模电压CompCM断开，底板开关可配置以从输入信号断开和缩短两个DAC。

3)贮存电容器从外部参考和浮动断开他们的顶板和底板。

4)当底板跨DACP和DACN缩短时，以相对于Vin+和Vin-的量和方向从CompCM位移顶板产生。比较器可以然后根据它的两个输入决定如何在DACP和DACN的MSB底板之间放置或插入MSB贮存电容。MSB的短路开关可被除去，和根据比较器决定，贮存电容器可以放置正面向上或倒置，以及SAR将相应地更新它的MSB。

5)在DAC中放置MSB贮存电容器的操作可影响顶板节点(TOPP和TOPN)之间的电压差，和该差值的新值现在可以由比较器使用，以确定MSB-1贮存电容器如何应该设置到阵列，因此术语“决定和设置”用于描述这种切换算法。

6)使用这些信息，SAR引擎可以消除两个MSB-1电容的底板之间的短路开关，并现在在正确方向(正面向上或倒置)插入存储能电容。确定如何将储存电容器依次连接的该过程继续进行，直到确定所有的位(具有储存帽)。

具有片上贮存电容的权衡

片上储能电容充当在模数转换期间发生的单个位决定使用的能量或电荷的片上来源。使用片上贮存电容器不再需要电荷通过焊线来自片外参考，其往往阻碍或减缓该电荷的转移。使用贮存电容器具有权衡在于：贮存电容器是ADC的附加误差源，由于其有限的电荷储存能力。因为不同的贮存电容器的位从MSB向下施加，转换过程在转换过程中增量地改变拓扑，和从储能电容牵引(draw)的电荷不再那么好控制。除了制造公差，必须考虑位的有效权重的系统性和显著性扰动。储能电容通常二进制加权并大于比与它们相关联的位电容器。这将导致水库电容的二进制加权阵列。测量与通过校准字校准的每个位相关联的误差幅度是不普通的。此处示出的片上储能电容可以用更小的“参考”电容实现。

ADC的线性度通常通过比较得到的ADC代码和所需的ADC代码对ADC的整个传递函数进行确定。可以产生获得的代码与实际的代码之间的差异的因素之一是：和确定所得到的代码(即，位权重误差)相关联的位帽的二进制比之间的不匹配。在使用储能电容作为ADC的参考的系统中，由于可以和位加权误差的相同方式影响线性的有限电荷存储量，但可能以更大程度，产生增加的误差来源。在某些情况下，在SARADC中采用储能电容可以复杂化所需的校准过程。当存储能电容用于每个位时，输出将取决于对于之前位试验取出什么电荷。通过代码校准可产生，即，位试验结果的每个模式将每个具有自己独特的校准系数。如果不能有效地完成，可能需要每个ADC码的校验字，这可导致过于大量的校准字，以及因此大量的存储器以存储那些校准字。例如，如果16位ADC的7位使用储能电容并被校准，可以表明可需要127个校准字。

使用片上储能电容并使用决定和设置切换校准SARADC

当校准技术校准方法可经设计以暴露在转换过程中存在的误差时，通过只需要每位校准字使用决定和设置切换可以简化也许不那么明显。如果同一SARADC使用决定和设置方法，它仅需要7个校准字。预先确定所需的校准系数可以简单地涉及和每个储能电容和位电容对相关的误差项的测量。

图5示出根据本公开的一些实施例，具有使用决定和设置切换的片上储能电容的SARADC的积分非线性的曲线图。ADC的线性误差的曲线图显示在图中其中引入误差的代码的不连续或者步进。这些步进的详细分析表明：在利用的有限大小的储能电容的系统中，ADC的一位以上可以是有助于该步进的大小和方向。这些步进可以发生在输入电压，其是V_REF的整数部分，诸如V_REF/2，V_REF/4，V_REF/8，V_REF/16，3V_REF/4，5V_REF/8，等。在这种类型的结构的最大步进可以发生在传输功能的中间，当两个输入在V_REF/2，它可以证明，使用储能电容的所有位有助于该步进的大小。在V_REF/4和3V_REF/4的步进是由于MSB-1和使用储能帽的其下所有位。在V_REF/8和5V_REF/8的步进是由于MSB-2和下面的所有位，等等。当在步进V_REF/4的误差去掉时，理想情况下还可以除去3V_REF/4的误差。这可自动出现，如果两个误差大小是相同的，因为所有的两个点的贡献误差源是一样的。有效地，在Vref/2MSB误差的任一侧上的步进的对称将最大限度地减少校准消除所有误差所需的工作量。

用于校准误差两种技术的概述

为了校准位加权的误差，本发明描述的技术使用决定和设置切换和具有在单个位决定中使用的片上储能电容测量SARADC的位重误差。具体而言，技术经设计对于使用决定和设置切换的SARADC是独特的，因为该过程经设计以遵循决定和设置切换转换处理，以暴露SARADC的位的有效加权。该技术通常迫使SARADC执行系列的位试验，在位试验的结果执行一些数字后处理，并从位试验推断什么误差项一定具有。在某些情况下，该决定和设置切换技术可以比起传统的SAR算法更好地校准这些位加权误差，但可造成对如何方便地测量进行校正的误差的一些挑战。测量的误差可以允许误差系数被确定。误差系数可以用于例如数字后处理以校正误差，或模拟处理以补偿误差。

本公开内容描述在使用储能电容和决定和设置切换的SARADC中测量这些位加权误差的两种技术。第一技术适合于被称为工厂和/或前景校准，其中外部施加的输入的应用能够被容易地适应。第一种技术可以在外部施加的DC电压可被提供的环境中实现，使得校准的每个位可以被放置在最佳条件，用于测量位加权误差。第二种技术也适合于前台校准方法，但也适合于被称为自校准方法，其不需要特殊应用外部施加的电压以支持校准，并且可以是实行彻底的“片内”。

这两种技术涉及控制在SARADC中的开关和记录位试验结果，以测量每个位的误差。在深入的技术之前，下面段落描述SARADC架构以及可在本文公开的实施例的SARADC中提供的开关。

SARADC电路设计：概述

图6示出根据本公开的一些实施例，具有片上储能电容的SARADC的简化系统图。在这个高层次来看，示例性SARADC包括具有输出cmp用于产生决定输出的(一个)比较器602，和电路，用于产生电容DAC的位数。由此可以看出，从最高位到最低位的每一位具有相应的位帽，BitCapp604和BitCapn606，作为产生位的电路的部分。在本实施例中，位帽被二进制加权，例如，具有电容C/2，C/4，...C/2ⁿ)。产生位的每个电路还包括其自己的片上储能电容(或专用的片上参考电容)和一组开关(示为储能电容加上开关器608a-c)。产生位的每个电路可以连接到多个输入，例如V_in电压采样输入设置在端子IN+和IN-，和V_REF参考电压显示为端子REF+和REF-(例如，参考电压和互补的参考电压)。用于产生位(例如，位帽)的所有电路可通过采样开关610a-b连接预定电压6(例如，共模电压，比较器共模电压，比较器602在其输入优选的电压，诸如V_REF/2)。转换之前，位帽的顶板节点连接到CompCM。转换开始之前，采样开关610a-b将打开到“进行采样”，和电荷被捕获在位帽的顶部板和无处可去(由于电荷无法通过打开采样开关610A-B或高阻抗输入比较器602)。一旦充电被捕获，所示的电路系统可以继续转换。如本文所用，位电容器或“位帽”是电容器或并联较小电容器的聚集组，其可对于一位加权。

SARADC可以包括校准定序器612和转换定序器614(在某些情况下组合成一个模块)。存储器单元616可提供存储以下一个或多个：校准期间位试验的结果，测得误差，校准字，来自测量误差和/或校准字的误差系数，转换过程中位试验结果，转换产生的输出字，等。校正模块618可以被包括以执行数字后处理，以校正测量误差和/或补偿在模拟域中的测量误差。通常地说，所有的SAR电路(在图示出)、校准序列发生器612、转换定序器614、存储器元件616和校正模块618都设置在同一半导体基板上，或者在同一个芯片上。校准定序器612和转换定序器614可以采取比较器602的输出cmp作为输入，并产生多个输出信号，用于控制SARADC的开关。

校准定序器612可以包括数字逻辑或电路，用于控制SARADC的开关以实现校准技术、存储位试验的结果、执行校准的比特试验的结果的数字后处理技术以确定每个位的误差。为了控制开关，校准定序器612可以以适当的定时生成控制信号，以打开和关闭在SARADC中的某些开关。在一些实施例中，校准定序器612可经配置成执行不同的技术来校准，和/或与校正模块618协作来执行用于校准SARADC的技术。

该转换定序器614可以包括数字逻辑或电路，用于控制在SARADC的开关来实现正常的转换过程，并执行任何数字后处理，用于从转换的位试验产生转换结果处理。例如，该转换序列可以采取比较器的输出cmp作为输入以产生适当的控制信号，用于打开或关闭合适开关以实施转换过程。为了控制开关，转换定序器614可以合适的定时生成控制信号，以打开和关闭在SARADC中的某些开关。

校准定序器612、转换定序器614、存储器616和校正618中的任何一个或多个可以被认为是SAR控制逻辑或SAR逻辑的一部分(对应于图1的SAR控制逻辑106，以及图31的逻辑特区3106)。

图7示出根据本公开的一些实施例，用于产生SARADC的位的电路。该电路包括位的位帽，BitCapp702和704，以及储能电容701。所示的电路具有差分设计，从而使用2位电容。他们的顶板和底板分别标志字母“T”和“B”。BitCapp702和704每一个都具有顶板节点，分别示为topp和topn。如果样品开关610a-b被关闭，采样开关610a-b的顶板连接到CompCM。在储存电容器加上开关部中，有两个预充电开关712a和712b，和用于BitCapp702和704的一组底板开关。预充电开关712a-b可以连接容器帽701的顶板和底板分别到REF+和REF-。有四个底板开关用于BitCapp702和704的每个底板。底板开关包括输入开关714a-b，其可用于将IN+和IN-(分别)连接到BitCapp702和704(分别)的底板。底板开关还包括短路开关715，其可用于短路BitCapp702和704的底板。底板开关还具有位开关，其可以连接存储能电容701“正面向上”或“上下倒置”到BitCapp的底板702和704。位开关包括正面向上开关716a-b，用于将储能帽701的顶板连接到BitCapp702的底板和储能帽701的底板到BitCapn704的底板，和上侧下开关718a-b用于将储能帽710的顶板连接到BitCapn704的底板和储能帽701的底板到BitCapp702的底板。根据是否使用正面向上开关716a-b或上下倒置开关718a-b，储能帽710的极性，从而有效REF+和REF-改变。如果短路开关715和任一正面向上开关716a-b和/或上下倒置开关718a-b被关闭，储能电容器701可以放电。

图32示出根据本公开的一些实施例，例示具有每对位电容器的专用参考电容器的电容性DAC单元的电路设计的SARADC的电路图。图32更详细示出图31的DAC3102和比较器3104。此外，图32以稍有不同的方式描绘图6和7所示的SARADC。值得注意的是，见于图31是N个电容式DAC单位用于执行N位试验。每个电容DAC单元对应于特定的位重，或特定位试验。具体地，N个电容式DAC单元可用在SARADC，并且N个电容式DAC单元的位权重的信号独立。第N个电容DAC单元电路(其是在SARADC中的多个电容式DAC单元)被详细示出，而另一个电容式DAC单元可以以类似的方式来实现(虽然他们会被不同的加权)。所示的电路具有差分设计。本领域技术人员应理解：单端设计还由本公开设想。下面的段落描述了用于使用具有独立的信号位权重的区域高效逐次逼近寄存器模数转换器(SARADC)将模拟输入转换为数字输出的电路和快速方法。

电容DAC单元(如第N电容DAC单元)可以包括一个或更多位的电容器(示为C_{p_bit_n}和C_{m_bit_n})，用于直接采样模拟输入(示为V_inp和V_inm)和生成电容性DAC单元(示为节点Topp和Topn)的输出。电容性DAC单元内的一个或多个位电容器对应于特定位权重，或特定位试验。示出的示例性电容DAC单元以差分方式实施，从而电容DAC单元具有一对位电容器(示为C_{p_bit_n}和C_{m_bit_n})，其中该对位电容器可连接以在采样阶段跟踪SARADC的模拟输入信号(示为V_inp和V_inm)，和一对位电容器(示为C_{p_bit_n}和C_{m_bit_n})在转换阶段产生到比较器的输入(示出为+和-端子)。该对位电容(显示为C_{p_bit_n}和C_{m_bit_n})直接跟踪和采样模拟输入(示为V_inp和V_inm)。

这里，采样阶段是指当一个或多个位电容器采样输入(例如，包括跟踪所述输入和抽样的输入)的时间段。此外，转换阶段是指当一个或多个位试验正在进行以确定表示模拟输入的值的数字输出代码的随后时间段。

电容DAC单元还包括专用于一个或多个位的电容器(示为C_{p_bit_n}和C_{m_bit_n})的片上基准电容器(示为C_{ref_bit_n})，用于从基准电压(示为V_refp和V_refm)拉动电荷和与所述至少一个位电容器(示为C_{p_bit_n}和C_{m_bit_n})共享电荷。因此，专用片上参考电容器可以提供一个或多个电容DAC单元。优选地，专用片内基准电容器(示为_{Cref_bit_n})被提供给每个电容DAC单元，因而片上参考电容(示为C_{ref_bit_n})是多个片上参考中电容器之间，每个专用于对应位电容器单元的(一对)电容式DAC。由于每个电容DAC单元对应于特定的位加权和特定的位试验，片上参考电容专用于对应于特定的位权重和特定位试用的一个或多个位电容器。片上专用的参考电容(示为C_{ref_bit_n})可在采样阶段连接到参考电压(示为V_refp和V_refm)，和片上的专用基准电容器(示为Cref_bit_n)可连接到该对位电容器(示为C_{p_bit_n}和C_{m_bit_n})，用于在转换阶段与该对位电容共享电荷。在采样阶段中，片上基准电容器(示为C_{ref_bit_n})被充电到参考电压(示为V_refp和V_refm)。在位试验的转换阶段，片上参考电容(示为C_{ref_bit_n})与片上参考电容(显示为C_{ref_bit_n})专用的位电容器(示为C_{p_bit_n}和C_{m_bit_n})分享电荷。

参照图7和图32：

·图7的REF+和REF-分别对应图32的参考电压V_refp和V_refm；

·图7的IN+和IN-分别对应图32的模拟输入V_inp和V_inm；

·图7的储能帽701对应图32的片上参考电容C_{ref_bit_n}；

·图7的BitCapp702和BitCapn704分别对应图32的位电容器C_{p_bit_n}和C_{m_bit_n}；

·图7的CompCM对应于图32的Vcm；

·图7的预充电开关712A和712B分别对应于图32的开关3202A和3202b；

·图7的采样开关610A和610B分别对应图32的开关3206a和3206b；

·图7的短路开关715对应图32的开关3208；

·正面向上开关716A和716B分别对应图32的标记SW_{p_bit_n}的开关；和

·倒置开关718A和718B分别对应图32的标记SW_{m_bit_n}的开关。

在ADC采样阶段，位电容器C_{p_bit_n}和C_{m_bit_n}跟踪和采样输入电压V_inp和V_inm。跟踪和采样模拟输入包括闭合开关器3204a和3202b，以将模拟输入V_inp和V_inm连接到位电容器的第一板(即，标有“B”的位电容器C_{p_bit_n}和C_{m_bit_n}的底板)，用于直接跟踪模拟输入V_inp和V_inm。然后，开关器3204a和3202b打开以至采样位电容器C_{p_bit_n}和C_{m_bit_n}的模拟输入。值得注意的是，位电容器直接在采样阶段采样模拟输入V_inp和V_inm。

在采样阶段中，片上的专用参考电容器C_{ref_bit_n}在采样阶段收回到ADC参考电压V_refp和V_refm。充电片上参考电容C_{ref_bit_n}包括闭合开关3202A和3202b来连接片上参考电容器的第一板到基准电压(例如，Cref_bit_n的顶板，标为“T”，到V_refp)和片上参考电容器的第二板连接到互补参考电压(标为“B”的底板到V_refp)。然后，开关3202a和3202b被打开，从基准电压和互补参考电压(V_refp和V_refm)断开片上参考电容。

在开始时或转换阶段之前，位电容器的底板(标有“B”的左侧)被差分短路，以稳定在输入共模电压，并准备第一SAR比较器决定。输入共模电压是(V_inp+V_inm)/2。开关3208闭合采样的模拟输入转移到第二板位电容器(即，位电容器C_{p_bit_n}和C_{m_bit_n}的顶板，标记“T”，)。结果是，的位电容器的第一板(即，位电容器C_{p_bit_n}和C_{m_bit_n}的底板，标有“B”)差分短路稳定到共模电压(采样的输入的之前由片上参考电容C_{ref_bit_n}共享电荷在位电容信号)与位电容器。措辞不同，在参考电容器与该对位电容器共享电荷之前，一对位电容器C_{p_bit_n}和C_{m_bit_n}差分短路到位电容器上采样的模拟输入信号的共模电压。在一些实施例中，一个或多个位电容器的每一个具有第一板和第二板(例如，分别标记为“B”和“T”的底板和顶板)。在采样阶段之前和特定位试验的转换阶段之后，一个或多个位电容器(底板)的第一板差分短路以稳定在共同的模式电压，用于将一个或多个位电容器中采样输入信号传送到的一个或多个位电容器的第二版(顶板)。

在ADC转换阶段，从MSB一路到LSB试验中，相应的参考电容C_{ref_bit_n}将直接连接(SW_{p_bit_n}ON)到DAC单元中的其位电容器，或交叉连接(SW_{m_bit_n}ON)，根据在SAR反馈回路的比较器决定。在一些实施例中，一个或多个位电容器包括第一位电容器和第二位电容器(C_{p_bit_n}和C_{m_bit_n})。每位电容器具有第一板和第二板(例如，分别标记为“B”和“T”的底板和顶板)。使用开关SW_{p_bit_n}和SW_{m_bit_n}，专用的板基准电容器(例如，分别标为“T”和“B”的顶板和底板)直接连接或交叉连接到第一位电容器的第一板(C_{p_bit_n}的底板)和第二位电容器的第一板(C_{m_bit_n}的底板)，以在转化阶段分配电荷到一个或多个位电容器。第一位电容器的第二板(C_{p_bit_n}的顶板)和第二位电容器的第二板(C_{m_bit_n}的顶板)，如top和topn节点，被连接到比较器的输入端(正和负端子)，用于在转换阶段触发觉得输出cmp。为了和位电容C_{p_bit_n}和C_{m_bit_n}共享电荷，片上专用参考电容C_{ref_bit_n}、开关SW_{p_bit_n}和SW_{m_bit_n}有选择地关闭以连接基准电容器Cref_bit_n的板到位电容器的第一板(C_{p_bit_n}和C_{m_bit_n}的底板)，用于基于SARADC的反馈信号的取向插入所述参考电容器Cref_bit_n。

理解独立于SARADC电路设计的位加权信号

当位权重的信号相互独立时，SARADC可以更轻松测量位重误差和补偿位加权误差。一个优点是减少用于校准SARADC所需要的误差系数数目。例如，SARADC可以包括存储器元件，用于存储用于校准多个电容DAC单元的位加权的误差系数，其中所述误差系数独立于模拟输入和/或数字输出。如果没有信号独立，不同误差系数被确定并存储以用于不同的模拟输入和/或数字输出。一般说来，当具有信号独立性时，这些误差系数不根据数字输出码而变化，或者没有由误差系数索引的数字输出代码。其结果，当相比于信号相关的误差系数时，系数的数量都显著减少。下面的段落解释独特的SARADC设计如何可以实现位加权信号独立性。

图33示出根据本公开的一些实施例，在MSB试验期间电容性DAC单元电路的状态。在这个例子中，该位电容器电容式DAC单位是二进制加权(电容DAC单元具有相应的二进制位的权重)。在一些实施例中，电容式DAC单元可不是二进制加权，其中电容式DAC单元被根据不同的加权集进行加权。当参考电容器C_refn连接于位电容器时，该位加权有效地对应于DAC输出步骤(topp-topn)。无论是否与参考电容器C_refn直接或交叉连接到位电容器(基于第一比较器的决定)，则参考电容C_refn总是看到串联聚集LSB位电容C(b_n-1-b₀)的最高位电容器的相同电容负载C(bn)。MSB位电容器的底板总是从位电容器上采样输入的共模电压(或“输入共模电压”)开始，因为它们在转换阶段的开始被差分短路。其结果是，在与负载共享电荷之后的基准电容C_refn的电压是决定或信号独立的。这导致了观察到：绝对DAC输出步长是决定或信号独立的，因为它只是在MSB位电容C(b_n)和LSB位电容器C(b_n-1-b₀)的集合之间的电压划分，响应于由参考电容器C_refn施加在MSB电容的底板的固定电压步骤(从输入共模电压到电荷共享之后分配基准电容电压)。

图34示出根据本公开的一些实施例，在MSB-1试验期间电容性DAC单元电路的状态。需要注意，上述的观测在这里也适用。MSB试验是否决定1或0只影响C_refn是直立或倒置，这将不会影响参考电容器C_refn-1的负载电容。因此，位加权MSB-1试验也是决定或信号独立的。这一点对转换过程中试验的所有其余部分成立。

值得注意的是，虽然位计数器直观，而所有的位权重信号是独立的，从基准电容器得出的电荷是信号相关。参照至如上所述，当C_refn的电荷损失在MSB试验期间是固定的，它的存储电荷会改变在的MSB-1试验中，在电荷再分配时C_refn-1是连接到它的负载电容器。C_refn电荷的变化取决于MSB和MSB-1试验的决定。所有后来的试验会影响在之前试验存储在基准电容器中存储的电荷。虽然在参照电容电荷在试验中不断更新，电荷在该试验中共享之后，每次试验的位加权被锁定(以DAC输出步长大小的形式)。

也可以被数学上证明，所提出的专用参考电容器的方法也不受在C_refn顶部和底板部的非对称寄生电容器的，和/或在topp和topn的不对称寄生电容的影响。这种免疫性使得该技术稳健于实现信号独立的位权重，从而使潜在的位加权校准要容易得多，例如，使得校准相同于标定出位电容不匹配。

使用专用参考电容，而不是共享参考电容多位电容和多位试验保证了位加权为信号独立。如果相同的参考电容器(共享储能电容)用于一个以上的试验，则以后试验或多次试验将看到早期试验决定的参考决策相关的参考电压电容，使得该位加权决定或信号相关。

在某些情况下，位电容器可能没有采样输入电压，例如具有单独的采样和保持电路以采样输入电压。在ADC采样阶段，图32的位电容器(C_{p_bit_n}和C_{m_bit_n})可以被复位到在顶板(正面向上)和底板(左侧)的共模(CM)电压(复位到CM电压上的底板没有在图32明确示出)。位电容器的底板可以连接到共模电压(例如，共模电压比较器)。该共模电压(本文有时称为CompCM)可以是SARADC的电路的固定共模电压。然后，在转换阶段期间，它有效地与上述描述的第一种情况相同，其中在转换阶段的开始位电容器的底板也被复位到共模电压。

在某些情况下，位电容器(例如，图32的C_{p_bit_n}和C_{m_bit_n})采样输入电压，但是在转换阶段的开始或之前，一个或多个最高有效位的底板不差分短路。措辞不同，在片上参考电容器与位电容器共享电荷之前，位电容器的第一/底板不差分短路以稳定到共同的模式电压。这可以潜在地消除SARADC过程中的步骤。在这种情况下，一个或多个最高有效位(MSB)可以利用辅助ADC解决，和决定相应施加到在主SARDAC中的一个或多个电容式DAC单元。辅助ADC可以转换模拟输入到多个最高有效位，其中，所述最高有效位控制相同数量的电容式DAC单元的开关，用于在转化阶段以适当的取向插入参考电容器。辅助ADC可以是微型SARADC、闪速ADC或不增添许多面积或功率的任何合适的速度快、价格便宜的ADC。虽然反直觉，它可以从数学上说明在此配置的位加权也是信号独立。

为了简化推理，下面是假设理想的16位SARADC的示例，除了位15(即SARADC的最高有效位)，它使用有限参考电容器Cr15，而不是理想的参考源。图35-36显示根据本公开的一些实施例，分别在15位试验的采样阶段和转换阶段的电容式DAC单元电路的状态。随着Cr15的左侧的电荷守恒法，当topp和topp收敛到SARADC的固定的共模电压(例如，地或GND)时，就可以在转换结束到达以下：

Vr15＝(2Cr15*Vref+b15*C15*Vin)/(2Cr15+C15)

Vref为基准电压，b15是位决定(+/-1)，其判定位电容器是否直连接到基准电容器或交叉连接，和Vin为ADC输入电压。需要注意，Vr15成线性比例于Vin。如果ADC合适转换(DAC输出收敛，忽略量化误差)，也能够到达以下：

Vin＝b15*W15'*(1+k15*b15*Vin/VFS)+sum((b14:b0).*(W14:W0))

当Vin＝0(在中间输入)时，VFS为满量程输入，W15'是B15的(半)位重。W15'正比于2Cr15/(2Cr15+C15)Vref)，和K15成正比C15/(2Cr15+C15)。在K15和Vin之间的b15考虑到该基准电容压降是决定/标志依赖的。在等式右边的第一项表明，b15的加权依赖于Vin。重组上述方程到达以下：

Vin＝(b15*W15'+sum((b14:b0).*(W14:W0)))/(1‐k15*W15'/VFS)

如以上所看到的那样，使用Dout替换Vin(即，代表节点topp和topn)而忽略了量化误差，Dout不能有效信号相关。同样，使用b15和b14的个别基准电容器，可达到如下(对于其他电容DAC单元等)：

Vin＝(b15*W15'+b14*W14'+sum((b13:b0).*(W13:W0)))/(1‐k15*W15'/VFS‐k14*W14'/VFS)

对于每个单独基准电容器的电压降是随着Vin完全线性，但位决定的其余部分将也以线性方式解决该误差。因此，当单独的参考电容器专用于每个位电容器时，该上述方程保持。

直观地说，在位15试验之后，DAC输出电压线性比例于ADC的输入电压，并假设所有其他试验具有信号独立的权重。可以达到如下：

Vin＝k*Vin+(b15:b0).*(W15:W0)

Vin＝(b15:b0).*(W15:W0)/(1‐k)

K*Vin表示在Vin输入和0V输入的b15DAC输出之间的ADC输入参考差异，k为比1小得多的正常数。从一个角度看，b15的位加权是信号依赖的，但以线性方式。有效地，可表示Vin或Dout，如等式所示：Vin＝(b15:b0).*(W15:W0)/(1‐k)，其中所有的位权重放大一点，他们都是独立的信号。如果更多的位数据对应专用/个人参考电容，同样的道理也适用，SARADC仍实现信号独立的权重。

SARADC的变型

在一些实施例中，提供用于仅仅一些电容式DAC单元的专用参考电容器。例如，提供用于专用参考电容器，用于对应于位试验以解决数字输出的最显著位的电容式DAC单元。SARADC可包括对应于一个或多个其它位试验的一个或多个另外的电容式DAC单元。并非具有专用参考电容，所述一个或多个另外电容式DAC单元可以共享一个或多个：单储能电容，片上参考缓冲器的参考源，以及离片参考(因此一个或多个另外的电容式DAC单元不具有专用的参考电容器)。如上所述，对于具有专用参考电容的每个电容DAC单元，仍然可以实现一些位加权信号独立性。注意，尽管一个或多个进一步电容式DAC单位没有专门的参考电容，一些位加权信号独立性可以实现，例如存储能电容足够大以最小化误差，或在另一实例中，参考源是足够准确的。

根据SARADC实施方式，电容式DAC单位的子集的仅位电容器在采样阶段直接采样模拟输入，而其余部分的电容DAC单元的位电容在相同的采样阶段期间不采样模拟输入。当其他电容DAC单位采样模拟输入时，通过允许一些电容式DAC单位不采样模拟输入，该实施方式可以简化电容式DAC单元的输入路由/布局。

根据SARADC实施方式，不同的来源可用于充电片上专用的参考电容。例如，片上参考源可提供参考电压。在另一示例中，参考电压由片外参考源通过芯片键合线提供。这两者都可以使用，而SARADC可以仍然受益于使用片上参考电容带来的速度。

测量位权重误差的示例性方法

在带有片上储能帽的SARADC中，几乎保证即使位帽盖完全加权具有误差，因为电荷从每位的储能帽可用的有限电荷牵引。从广义上讲，对电路的开关进行控制，通过逐位暴露位的有效加权而测量位的不同误差。在一些实施例中，误差测量技术(如由图6的校准定序器612实现)可以从MSB开始，测量MSB相对于其下所有位(所有的较低位，例如，MSB-1，MSB-2，...LSB)。然后，该技术可以继续测量MSB-1对于其下的所有位(例如，MSB-2，MSB-3，...LSB)。误差测量技术可继续进行到LSB，或直至位是如此之小，误差不值得纠正。

图8示出根据本公开的一些实施例，说明用于测量SARADC的位权重误差的方法的流程图。用于测量逐次逼近寄存器模数转换器(SARADC)的位加权误差的方法在图中概述。正如上面提到的，SARADC采用决定和设置切换，并在芯片中的各个位决定使用储能电容。该方法通过测量与第一电路的第一个位电容和第一片上储能电容器相关联的第一位加权误差，用于产生SARADC的第一位(框802)。一旦第一位加权误差被测量，该方法进行通过测量与第二电路的第二位电容和第二片上储能电容器相关联的第二位加权误差，用于产生SARADC的第二位(框804)。所述第二位可以在第一位的下一个较低位。例如，该方法可以开始于MSB作为第一位，然后MSB-1作为第二位。该方法可进行到测量较低位的位加权误差，例如MSB-2，MSB-3，...LSB。沿着适当的开关序列，该技术可以(独立地)暴露SARADC的第一位的第一有效加权和暴露SARADC的第二位的第二有效加权(等等)。使用本文所述的技术，测得的位加权误差是彼此独立的(例如，第二位加权误差独立于第一位加权误差)。因此，该技术有利地正交化各个位的误差贡献，这意味着SARADC的每位只有一个校准字被产生并存储。

使用多个预定输入的第一示例性技术

为了独立地测量与每个位相关联的误差幅度，该系统经安装以在测量误差的时间过程中揭露所有的贡献误差源。在高层次上，第一示例性技术通过迫使SARADC采样系列预定的输入公开位的有效加权。对于下位试验，该技术可以适用于特定的差分输入电压，以由SARADC采样。然后较低位可以用作权重以加权被测位或平衡测试该位的有效权重。

该SARADC包括电荷平衡的过程。因此，为了暴露测试下位的有效加权，特定的输入电压(例如，在差分输入IN+和IN-的差分信号的形式，本文中也简称为“预定输入”或“预定输入电压”)被提供以产生将由零或多个位发送的电荷取消的电荷，其比被测位更有效(或不再被测试的位，或当测量测试位的有效加权时不感兴趣的)。在转换过程中，具体的差分输入电压有效地强制比较器的输入对于比待测位更有效的位是零差分，以便待测位没有贡献或对策略的待测位的有效加权作出贡献。措辞不同，通过使得比待测位更有效的位抵消特定输入电压递送的电荷并分离待测位的有效加权，特定的输入电压暴露待测位的有效加权。

对于差分SARADC，所述第一预定输入包括第一差分输入信号和/或所述第二预定输入包括第二差分输入信号。下面简单介绍示例，其中SARADC采样具有差分对输入电压的差分输入信号。为了暴露MSB的权重，因为MSB以上没有更多有效位，特定的输入电压可以是差分零或为差分零输入(即，差分对的两个电压是相同的)。为了暴露MSB-1的加权，MSB比MSB-1更有效，并且因此，特定的输入电压可以具有对应于MSB的权重的差分电压(即，差分对的两个电压之间的差匹配MSB的加权)。为了暴露MSB-1的加权，MSB和MSB-1比MSB-2更有效，因此，特定的输入电压可以具有对应于MSB和MSB-1的位权重之和的差分电压。概括地，特定输入电压的差分信号对之间的差对应于比待测位更有效的位的加权，以使由差分信号对递送的电荷可以由比待测位更有效的位的加权抵消。

在一个例子中，用于测量每个比特的误差在IN+和IN-所提供的系列预定输入(作为差动输入)可以开始以中间值(半满刻度(FS))，例如，一对信号[1/2FS，FS1/2]，然后[1/4FS，FS3/4]，[1/8FS，FS7/8]，[1/16FS，15/16FS]......这里，共模电压处于半FS，但它不是必需任何这些信号对的共模电压是在一半的FS。其它合适的共模电压是可能的。输入通常暴露待测位的加权以有效隔离被测位。可以使用提供多个电压的精密的信号发生器产生该预定输入信号。

因此，测量与第一位电容器和第一片上储能相关联的第一位加权误差包括：使用第一电路采样第一预定输入，用于产生第一比特，并测量和第二位电容器和第二片上储能器相关联的第二位加权误差包括：使用第二电路采样所述第二预定输入，用于产生第二位，其中所述第二预定输入不同于第一预定输入。这可以使用用于其它位的进一步不同的预定输入重复。

此外，该技术实施在正常转换过程中模拟切换序列的切换序列。图9示出根据本公开的一些实施例，示出用于测量SARADC的位权重误差的详细方法的流程图。这意味着，当测量与被测特定位相关联的误差时，该技术向跟踪输入的位帽的底板施加预定的输入电压，并在同一时间充电储能电容的板(框902)。然后，该技术浮置储能电容(框904)，和短接BitCapp的和BitCapn的底部板(框906)。

储能帽被施加到系统，待测位储能电容正面向上插入和所有剩余储能帽采用上下倒置(框908)。顶板电压TOPP和TOPN之间的差的测量揭示了测试位对误差的贡献的符号和幅度(框910)。在测量之后，所采取的过程被再次重复，但这次使用的所有储电容逆转(框908)。顶板电压之间的差的测量显示有助于误差所有其它位的符号和幅度(框910)。叠加应用在SARADC，因此两次测量的差反映被测位的误差的总误差和符号。待校准的所有位可以以这种方式来测量。在一些实施例中，可能以闭环方式利用该转换过程，以通过合适设置所有较低位补充更多显著位而暴露被测位的有效加权。在这样的实施例中，较低位可以“加权”更高有效位。

为了显示第一个示例性技术和其切换顺序的更详细细节，图10-23示出根据本公开的一些实施例，用于测量逐次逼近的寄存器模数转换器(SARADC)的位权重误差的一系列切换步骤。为了说明，图中显示开关MSB和下一个较低位MSB-1的状态。可以想象，对其它低级MSB可以具有更多的电路。类似于图7，这些图中显示出比较器602和采样开关610a-b。这些数据进一步表明位帽，MSBBitcapp1040，MSBBitcapn1050，MSB-1BitCapp1060，以及MSB-1BitCapn1070，和用于使用这些位帽产生位的相应电路系统。该MSB电路具有MSB储能帽1080，和MSB-1电路具有MSB-1储能帽1090。MSB的电路包括预充电开关1002a-b、输入开关1006a-b、正面向上开关1010a-b、上下倒置开关1012a-b，和短路开关1020电路的MSB-1包括预充电开关1004a-b、输入开关1008a-b、正面向上开关1014a-b、上攻向下开关1016a-b和短路开关1030。

用于测量一个位的位加权误差的切换序列可以具有两个阶段，其中第一阶段以一种方式插入被测位的储能帽，和第一阶段之后的第二阶段以另一方式插入测试位的储能帽。图10-16说明第一阶段，以及图17-23示出第二阶段。

参考图10，SARADC进入“采集和储能电容刷新“的阶段。在这个阶段中，储能电容器(即MSB储能帽1080，MSB-1储能帽1090等)通过关闭预充电开关1002a-b和1004a-b(和较低位的其他相应开关)的装置进行充电。在同一时间内，位帽通过关闭采样开关610A-b和输入开关部1006a-b和1008a-b的方式跟踪输入。这些开关的状态相同于其他较低位。

参见图11，SARADC进入“采样品”阶段。在这阶段，通过打开样品的开关装置610a-b，输入电压在位帽MSBBitCapp1040、MSBBitCapp1050、MSB-1BitCapp1060、MSB-1BitCapn1070等被采样。

参考图12，SARADC进入“从外部世界断开”阶段。在这个阶段，通过打开预充电开关1002a-b和1004a-b(等等)的装置，储能帽MSBBitCapp1040、MSBBitCapp1050、MSB-1BitCapp1060、MSB-1BitCapn1070等等都不再连接到内(外)参考REF+和REF-。电荷被捕获在芯片上储能电容，并且被认为是“浮动”，或步骤解释为“浮置储能电容”。

参见图13，SARADC进入“亲密短接开关”的阶段。在此阶段，短路开关1020，1030(等用于为其他短路开关较低位)被关闭，以从位帽的底板向顶板节点(顶部和topn)传送采样的输入电压。在短路开关被关闭之后，电压topp和topn上下移动。

参见图14，SARADC进入“打开MSB短路开关”阶段。在这个阶段中，待测位的短路用开关被打开。注意，在正常的转换过程中，当短路开关关闭时topp和topn的电压移动时，比较器602的输出cmp由校准定序器用于决定是否正面向上或倒置插入MSB储能帽1080。在MSB储能帽1080插入之前，短路开关必须首先打开(否则当短路开关被关闭时，被关闭的正面向上开关或上下倒置开关放电储能帽)。

参考图15，SARADC进入“为待测帽插入储能帽”阶段。为了校准，比较器的输出和所述转换序列被忽略。校准定序器以一种方式插入MSB储能帽(或待测位的储能帽)，在本实施例中，正面向上(虽然它可以被代替上下颠倒插入)。

注意，当采样时，在顶板节点top和topn正比于输入信号移动。在转换过程中，定序器试图逐步驱动顶板节点回CompCM。所得到的位模式(例如，输出数字字)是驱动顶板节点顶部和topn收敛的每个位试验的记录。根据比较器输出cmp，响应于比较器输出cmp的决定，储能帽的方向变化移动至顶板朝向CompCM。

返回参照图15，不管比较器的决定，校准过程正面向上插入储能帽(或如果需要，上下颠倒)。现在参照图16，当移动到“闭环”阶段时，MSB的位开关(或被测位)保持闭合，而较低位的位开关基于对比较器的输出选择性地关闭，一次一位。例如，如果cmp＝1，下一个储能帽(例如，MSB-1储能帽1090)正面向上插入(按正面向上开关1014a-b)，并且如果CMP＝0，下一个储能帽(例如，MSB-1储能帽1090)上下倒置插入(通过上下倒置开关1016a-b)。有效地，该比较器602和校准定序器器试图平衡较低位的权重和MSB的权重，其中一次一个，比较器602和校准定序器打开下一个位的短路开关，并关闭位开关以根据比较决定插入下一位的储能帽。

在第一阶段完成后，第二阶段使得开关顺序回到“采集和贮存电容器刷新”阶段，如在图17中看到。图17的切换相同于图10。然后切换程序进行到“进行采样”阶段，如在图18看到。图18的开关相同于图11。然后，开关顺序进行到“从外界断开”阶段，如在图19看到的。图19的切换相同于图12。然后开关顺序进行到“关闭短接开关”阶段，如在图20中看到的。图20的切换相同于图13。然后切换程序进行到“打开MSB短路开关”阶段(但保持低位短路)，如在图21中看到。图21的切换相同于图14。

现在第二阶段进行不同于第一阶段的“插入待测位的储能帽”阶段，如图22所示。在这个阶段，MSB(或被测位)的储能帽以不同的方式插入(例如，在这种情况下倒置)，再次忽略比较器输出cmp。

现在参考图23，当移动到“闭环”阶段，MSB(或被测位)的位开关保持关闭，而较低位的位开关根据该比较器的输出有选择地关闭，一次一位。开关序列然后进行到闭环系列的位试验，其中待测位下方的较低位的储能帽，一个接一个，每个根据比较器的决定插入(闭环)。

在执行第一阶段和第二阶段之后，所述校准定序器可以记录如何插入储能帽的一和零的两种模式(例如，正面向上或倒置)。两种模式的差异表示测试位的实际或有效权重。基于有效的加权，可产生表示被测位的误差的字，或可以用于补偿或校正位的测试误差的误差系数。该切换序列可以用于每个位执行，对其测量位的有效加权。

第二示例性技术：不使用多个预定输入

和用于测量个别位加权误差的第一种技术相关联的一个特征在于：应用多个特定输入电压，以强制SARADC暴露和每个待测位相关联的全部误差源。这一特性不轻易使得自己自校准SARADC的误差。第一技术需要的多个电压中，用于测试MSB的输入电压V_REF/2或半满刻度可以很容易产生。用于测量位加权误差的第二个示例性技术是基于前提：如果不知何故系统可以是设置，使得被测位看起来好像是阵列的MSB，则被测位可以使用施加到两个输入的V_REF/2进行校准，或任何适当的差分零输入。使得位似乎是该阵列的MSB的一个方法是：确保所有储能电容的更多有效位被放电(或制成基本上不传送电荷)并在行使被测位的误差之前放置到数组中。可以使用差分零输入对，因为比待测位更有效的位的电荷不再贡献SARADC，从而不需要使用特定的输入电压抵消，所述特定输入电压匹配的更有效位的位加权。有效地，系统的变化阻抗和拓扑是相同的，如同SARADC正执行正常的转换，但更有效位的加权被移除，使得预定输入并不需要平衡更显著位的加权以暴露待测位的位加权。

图24示出根据本公开的一些实施例，说明测量SARADC的位加权误差的另一详细方法的流程图。在较高的水平，第二示例性技术通过迫使SARADC放电更有效储能帽而暴露位的有效加权，但在正常的转换序列期间以相同的方式插入。当测量与任何待测位关联的误差时，该技术施加预定的输入电压到位帽的底板上以跟踪输入，并在同一时间，充电较低位的储能电容，而排放更有效位(框2402)。然后，该技术浮置储能电容器(框2404)，和短接BitCapp的和BitCapn的的底板(框2406)。

储能帽被施加到系统，待测位储电容正面向上插入和所有剩余储能帽上下倒置(框2408)。顶板电压topp和topn之间的差测量揭示了待测位对该误差的贡献的符号和幅度(框2410)。在测量之后，所采取的过程被再次重复，但这次使用的所有储能电容逆转(框2408)。顶板电压之间的差的测量显示所有有助于误差的其他位的符号和幅度(框2410)。叠加应用在该SARADC，因此两次测量的差反映被测位的误差的总误差和符号。待校准的所有位可以以这种方式来测量。在一些实施例中，可以闭环方式利用该转换过程，以通过合适设置所有较低位补充更有效位而暴露待测位的有效加权。在这样的实施例中，较低位可以“加权”更有效位。

考虑用于测量第一位的第一位加权误差和第二位的第二位加权误差的简化方法，测量和第一位电容器和第一片上储能器关联的第一位加权误差包括：使用第一电路采样第一预定输入。此外，测量与第二位电容器和所述第二片上储能器相关联的第二位加权误差包括：使用第二电路采样第二预定输入，其中，第二预定输入相同于第一预定输入。在一些情况下，第一预定输入包括差分输入信号，和/或所述第二预定输入包括相同的差分输入信号。例如，第一预定输入是差分零，以及第二预定输入是差分零。可用于第一预定输入和第二预定输入的一种方便的差分零输入是一对中间电平电压(例如，1/2FS和1/2FS)的，但可使用其它合适的差分零输入电压(例如，任何两个电压可以相同，或差分零)。

有利地，该校准技术不需要预定输入的多个精确产生的电压。在一些情况下，预定输入可以片上产生，这使得SARADC的自校准，而不需要外部提供系列预定输入。为了暴露第二位的有效位权重而无需使用不同的输入电压，在测量与所述第二位电容器和第二片上储能电容相关联的第二位权重误差之前，所述技术涉及放电所述第一电路的第一储能电容(或配置为不向SARADC传送电荷)。为了模拟转换过程，放电的储能电容继续在校准过程中被插入。具体而言，之前于和/或当测量与所述第二位电容器和所述第二片上储能电容相关联的第二位权重误差，第一排出储能电容连接到第一位电容器的底板。

图25-30示出根据本公开的一些实施例，用于测量逐次逼近的寄存器模数转换器(SARADC)的位权重误差的一系列切换步骤。为了说明，图中示出MSB和下一个较低位MSB-1的开关的状态。可以设想，可以有更多的电路用于其他较低MSB。此外，图中显示了如何测量MSB-1，而不使用不同于用于测量MSB的位加权的输入电压。本领域技术人员可以理解：切换步骤也可用于测量较低位的位加权误差。与图7类似，这些图显示比较器602和采样开关610a-b。这些数据进一步表明位帽，MSBBitcapp1040，MSBBitcapn1050，MSB-1BitCapp1060以及MSB-1BitCapn1070以及使用这些位产生位的相应设计电路。该MSB电路具有MSB储能帽1080，和MSB-1电路有MSB-1储能帽1090。MSB的电路包括预充电开关1002a-b、输入开关1006a-b，正面向上开关1010a-b，倒置开关1012a-b，和短路开关1020电路的MSB-1包括预充电开关1004a-b、输入开关1008a-b、正面向上开关1014a-b、倒置开关1016a-b和短路开关1030。

用于测量一个位的位加权误差的切换序列可以具有两个阶段，其中第一阶段以一种方式插入待测位的储能帽，和第一阶段之后的第二阶段以其他方式插入待测位的储能帽。图25-30示出了第一阶段的一些切换。

参见图25，SARADC进入一个“采集和储能电容更新，但放电MSB储能帽”的阶段。在该阶段，代替第一种技术的充电获取和储能刷新，第二种技术排出所有更有效位的储能帽(例如，之前被测的位，比待测位更高的位)。具体地讲，在这个例子中，因为MSB-1是待测位，通过保持倒挂开关1012a关闭和关闭所述短路开关1020，MSB存储能电容1080被放电。注意，颠倒开关1012a-b在测量MSB的位重误差结束时关闭。虽然可以通过关闭正面向上开关1010a-b而放电MSB储能电容1080，通过简单地保持倒挂开关1012a关闭减少切换量(从而降低功耗和复杂性)。如果正面向上开关1010a-ba是在测量MSB的位权重误差结束时关闭，那么这个阶段也可替代地保持正面向上开关1010a-b关闭，然后关闭短路开关以放电MSB储能帽1080。储能电容(即MSB-1储能帽1090，低于MSB-1的任何储能帽)是由关闭预充电开关1002a-b和1004a-b和较低位的其他相应开关进行充电。在同一时间段期间，位帽通过关闭采样开关610a-b和输入开关1008a-b(和较下位的对应开关)而跟踪输入。

在一个替代实施例中，并非放电更有效位的储能帽，更有效位的储能电容可经配置以使得更有效位的蓄能电容器不传递电荷至这些更有效位的位电容器。例如，更有效位的每个存储能电容可以“分成两半”，然后相反插入两半，所以他们有效地取消。开关可以被配置为连接一半正面向上，另一半倒置。注意，存储能电容通常由许多较小的电容器组成，并且由于这个原因，储能电容可以被分成两组较小的电容器。当两组较小的电容器以相反取向插入，基本上没有电荷从储能电容传递到位帽，从而有效地除去的更有效位的加权以使被测位显示为最有效位。

参见图26，SARADC进入“进行采样”阶段。在这阶段，通过打开采样开关610a-b，输入电压被采样到位帽MSBBitCapp1040、MSBBitCapp1050、MSB-1BitCapp1060、MSB-1BitCapn1070等等，。

参见图27，SARADC进入“从外侧世界断开”阶段。在这个阶段中，通过打开预充电开关1002a-b和1004a-b(等)，储能帽((放电)的MSB储能帽1080，MSB-1储能帽1090)、MSBBitCapp1040、最高位BitCapp1060、MSB-1BitCapp1060、MSB-1BitCapn1070等都不再连接到内(外)基准REF+和REF-。电荷被困在片上储能电容器(在这个例子中，MSB-1储能帽1090)，和被说成是“浮置”，或步进解释为“浮置储能电容”。在这个阶段，防电的储能帽保持插入，并且短路开关1020打开。有效地，放电的MSB储能帽1080被连接到MSBBitCapp1040和BitCapn1050的底板。没有任何电荷可表示是否保留位或扔掉位。但是放电存储能电容位于两个位帽之间，回头朝着底板的阻抗看上去适当以可以得到正确的误差字。当在测量MSB-1的位加权误差时放电储能帽保持插入时，MSB-1行为就像它是阵列的MSB和呈现阵列的所有的权利误差，而不必使用特殊产生的电压。

参见图28，SARADC进入“关闭短接开关”阶段。在这个阶段，短路开关1030(较低位的其他短接开关等)被关闭，以从位帽的底板向顶板节点(top和topn)传送采样的输入电压。在短路开关(ES)被关闭之后，电压topp和topn上下移动。

参考图29中，SARADC进入“打开MSB-1短路开关”阶段。在这个阶段中，待测位的短路用开关被打开。注意，在正常的转换过程中，当在短路开关关闭时topp和topn的电压移动，所述比较器602的输出cmp由校准定序器用于决定是否正面向上或倒置插入MSB-1储能帽1090。在MSB-1储能帽1090可以被插入之前，短路开关必须首先打开(否则，当短路开关闭合时，闭合的正面向上开关或上下倒置开关放电储能帽)。注意：MSB储能帽1080保持插入并连接到MSBBitCapp1040和MSBBitCapn1050的底板。

参见图30，SARADC进入“插入待测位的储能帽”阶段。为了校准，比较器和转换定序器的输出将被忽略。校准定序器以一种方式插入MSB-1储能帽1090(或待测位的储能帽)，在这个例子中，正面朝上(虽然可以被颠倒插入)。

根据闭环操作的比较器的输出，通过插入较低位的储能帽，校准技术仍然继续，然后返回进行第二阶段，同时保持MSB储能帽1080放电，并插入以测量位加权误差和颠倒插入的MSB-1储能帽1090。

执行第一阶段和第二阶段之后，所述校准定序器可以记录如何插入储能帽的零和一的那些两个模式(例如，正面向上或倒置)。两种模式的差异表示待测位的实际或有效的权重。基于有效的加权，可产生表示待测位的误差的字，或可用于补偿或校正待测位的误差系数。该切换序列可以被执行用于有效加权要测量的每个位。

进行测量并处理产生的测量结果以产生误差系数的处理过程

如上所述，这两种技术都涉及对每个待测位进行两种测量。在第一次测量中，待测位的蓄能电容器是“正面向上”。如果所有的电容是理想的二进制加权电容器，期待无残留电荷。但是，由于SARADC本身是不完美的，第一测量可能可以包括“偏差”，例如由于开关电荷注入或其他假象。为了拒绝“偏差”，通过相关双采样(CDS)的概念，第二测量是通过重复该过程“相反”制成。在第二次测量中，被测位的贮能电容器“颠倒”。通过获取测量之间的差，任何固定的“偏差”可被拒绝并同时暴露待测位的有效“权重”(这是“正面向上”和“上下倒置”应用之间的区别)。

由于较低位本身可具有不完善的加权，任何位的估计都可以包括来自较低位的差错。如果需要的话，所有测试位的测量可用作数学分析的输入，以推导特定位的实际加权。例如，实际加权可以由测量合集的分析来导出(例如，高斯消去法、矩阵求逆或其他数学过程)。措辞方式不同，“未校准”的较少位用于测量“有效加权”的更有效位，校准过程可以包括一些数字处理以导出误差系数。

一旦进行测量各个待测位的有效加权(它反映了位的误差)，有效加权可用于产生可用于补偿或校正误差的误差系数。

在一些情况下，进行多次测量(例如，进一步使得超越CDS测量)以过滤掉任何测量噪声。

变化和实现

虽然这些技术的描述一般从MSB开始，和进行到MSB-1，MSB-2，依此类推，应注意，将被校准的有效加权可以以任何顺序进行测量。其结果是用于校准具有储能电容并使用决定和设置切换过程的SARADC的对等方法。

本公开描述了“片上储能电容”和“片上参考电容器”作为提供用于和SARADC的相同半导体基底上的每个位，从而可大大提高转换的速度。可以由本领域技术人员理解：其他等同实施例可存在，其中储能电容的距离被带到更接近SARADC，但不一定在和SARADC的相同半导体衬底。例如，本公开可以预想：储能电容(如去耦电容器)可提供在和SARADC相同的包装或电路封装中。

在某些上下文中，本文所讨论的SARADC可以适用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、仪器仪表(其可以是高度精确的)和可以使用SARADC的其它系统。其中SARADC可使用的技术领域包括通信、能源、医疗、仪器仪表和测量、电机和功率控制、工业自动化和航空航天/国防。在一些情况下，SARADC用于数据采集应用，尤其是在多渠道需要投入使用复用。

另外，在上述各实施例的讨论中，电容器、时钟、DFFS、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其他组件可以容易地被替换、取代或以其它方式修改，以适应特定的电路需求。此外，应该指出，使用互补的电子设备、硬件、软件等提供实施本公开的教导的同样可行的选择。

用于实现一个校准序列或转换序列的各种装置的部件可包括电子电路以执行本文描述的功能。在某些情况下，装置的一个或多个部分可以由处理器来提供，所述处理器特别构造以用于执行本文描述的功能。例如，该处理器可以包括一个或多个应用特定组件，或可以包括可编程逻辑门，其被构造为执行在本文中描述的功能。该电路可以工作在模拟域、数字域或者在混合信号域。在一些情况下，所述处理器可以通过执行在非临时性计算机介质上存储的一个或多个指令，以执行本文描述的功能。

在一个示例实施例中，任何数量的图的电路可以在相关联的电子设备的电路板来实现。该板可以是一般电路板，其可容纳电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。更具体地，板可提供电连接，通过其该系统的其他部件可以电气通信。根据特定配置的需要、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、芯片组支持等)、计算机可读非临时性存储器元件等可以适当地耦合到电路板。通过电缆或集成到主板本身，其它部件(诸如，外部存储、附加的传感器，用于音频/视频显示器的控制器，以及外围设备)可以附在电路板作为插卡。在各种实施例中，本文所描述的功能可以在仿真形式实现在一个或多个可配置的(如可编程)元件上运行的软件或固件，所述元件在支持这些功能的结构上进行布置。提供的软件或固件仿真可以设置在非临时性计算机可读存储介质，包括指令以允许处理器执行这些功能。

在一些实施例中，图的电路可以是实现为独立模块(例如，带有相关组件和电路的装置，经配置为执行特定的应用程序或功能)或实现为电子器件的应用特定硬件的插件模块。注意的是：本发明的具体实施例可以容易地包括在片上系统(SOC)包，部分或全部。SOC表示集成了计算机的组件或其它电子系统到芯片的IC。它可以包含数字，模拟，混合信号，以及经常无线电频功能：所有这些可设置在单个芯片基板。其他实施例可包括多芯片模块(MCM)，多个单独的IC位于单一的电子封装内并配置成通过电子封装彼此密切交互。在各种其它实施例中，校准功能可实施在特殊应用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他的半导体芯片中的一个或多个硅芯。

此外，还必须要注意，所有的规格、尺寸以及这里概述的关系(例如，处理器的数量，逻辑运算等)只提供用于举例，仅教学。这样的信息可以变化，而不脱离本公开的精神，或所附权利要求(如果有)或示例的范围。规格只适用于一个非限制示例，相应地，它们应被理解为这样。在前面的描述，示例实施例已经参照特定的处理器和/或部分安排描述。可以对这样的实施例进行各种修改和改变，而不脱离所附权利要求书(如果有)或示例的范围。说明书和附图相应地是说明性而不是限制性的。

需要注意，使用本文所提供的许多实例，相互作用可以是在两个、三个、四个或更多个电部件来描述。然而，这仅为了清楚和示例进行。应当理解，该系统可以是以任何合适的方式合并。使用相似的设计方案，任何的说明组件、模块和图的元件可以以各种可能的组合配置，所有这些都显然是本说明书的范围之内。在某些情况下，可更容易通过只引用有限数量的电元件描述给定流的一个或多个功能。应当理解，图和其教义的电路很容易扩展，并可容纳大量的组件，以及更复杂/精密的安排和配置。因此，提供的实施例不应该限制范围或抑制电气电路的广泛教导为可应用于其它无数架构。

注意，在本说明书中，引用在“一个实施例”、“示例实施例”、“实施例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中包含的各种特征(例如，元素，结构，模块，组件，步骤，操作，特性等)表示，任何这样的功能都包含在本公开内容的一个或多个实施例中，但可以或可以不必组合在相同实施例中。

同样重要的是要注意，校准SARADC和使用SARADC转换相关的功能只示出了由图中所示的系统执行或在系统内的一些可能功能。一些这些操作可以在适当情况下删除或移除，或者这些操作可以被修改或改变，而不脱离本公开的范围。此外，这些操作的定时可以大大改变。前面的操作流程被提供了用于示例和讨论的目的。通过本文所述的实施例提供极大的灵活性，在于任何合适的布置、年表、构造和定时机制可以在不脱离本教导的情况下可以提供。

许多其它改变，替代，变化，变更，和修饰可对于本领域技术人员确定，和期望本公开内容包括所有这样的改变、替换、变化、改变和修改为落入所附权利要求书(如果有)或示例的范围之内。需要注意，上述装置的所有可选特征也可以相对于本文所述的方法或过程实施，并且示例中的细节可用于一个或多个实施例的任何地方。

示例

示例1.一种用于测量逐次寄存模数转换器(SARADC)的位加权误差的方法，所述SARADC采用决定和设置切换和具有用于个别位决定的片上储能电容，该方法包括：

测量和第一电路的第一位电容器和第一片上储能电容关联的第一位加权误差，用于产生SARADC的第一位；和

测量和第二电路的第二位电容器和第二片上储能电容关联的第二位加权误差，用于产生SARADC的第二位；

其中，所述第二位加权误差独立于所述第一位加权误差。

示例2.如示例1所述的方法，进一步包括：生成并存储SARADC的每位的仅一个校准字。

示例3.如上述实施例的任一项所述的方法，其中：测量第一位加权误差包括暴露SARADC的第一位的第一有效加权；和/或测量第二位加权误差包括暴露SARADC的第二位的第二有效加权。

示例4.如上述示例的任一项所述的方法，其中：测量与第一位电容器和第一片上储能电容关联的第一位加权误差包括：使用所述第一电路采样第一预定输入；和测量与第二位电容器和第二片上储能电容器关联的第二位加权误差包括：使用第二电路采样第二预定输入，其中所述第二预定输入不同于第一预定输入。

示例5.如上述示例的任一项所述的方法，其中，所述第一预定输入包括第一差分输入信号和/或第二预定输入包括第二差分输入信号。

示例6.如上述示例的任一项上述的方法，其中：所述第一预定输入对应于零或SARADC的位的更多位权重，其比第一位更有效；和所述第二预定输入对应于零或SARADC的位的更多位权重，其比第二位更有效。

示例7.如上述示例的任一项所述的方法，其中：测量与第一位电容器和第一片上储能电容关联的第一位加权误差包括：使用所述第一电路采样第一预定输入；和测量与第二位电容器和第二片上储能电容器关联的第二位加权误差包括：使用第二电路采样第二预定输入，其中所述第二预定输入相同于第一预定输入。

示例8.如上述实施例的任一项所述的方法，其中：所述第一预定输入是差分零；和第二预定输入是差分零。

示例9.如上述实施例中的任一项所述的方法，进一步包括：在测量与第二位电容器和第二片上储能电容器关联的第二位加权误差之前，放电所述第一电路的第一储能电容。

示例10.如上述示例的任一项所述的方法，进一步包括：之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，将第一放电储能电容连接到第一位电容器的底板。

示例11.如上述示例中的任一项所述的方法，进一步包括：配置所述第一储能电容和连接所述第一储能电容，使得之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，所述第一储能电容不传递电荷到第一位电容器。

示例12.一种用于测量逐次逼近寄存器模数转换器(SARADC)的位加权误差的装置，所述SARADC采用决定和设置切换和具有用于个别位决定的片上储能电容，该装置包括：装置，用于测量和第一电路的第一位电容器和第一片上储能电容关联的第一位加权误差，用于产生SARADC的第一位；和装置，用于测量和第二电路的第二位电容器和第二片上储能电容关联的第二位加权误差，用于产生SARADC的第二位；其中，所述第二位加权误差独立于所述第一位加权误差。

示例13.如示例12所述的装置，其中：用于测量第一位加权误差的装置包括用于暴露SARADC的第一位的第一有效加权的装置；和/或用于测量第二位加权误差的装置包括用于暴露SARADC的第二位的第二有效加权的装置。

示例14.如示例12所述的装置，其中：用于测量与第一位电容器和第一片上储能电容关联的第一位加权误差的装置包括：用于使用所述第一电路采样第一预定输入的装置；和用于测量与第二位电容器和第二片上储能电容器关联的第二位加权误差的装置包括：用于使用第二电路采样第二预定输入的装置，其中所述第二预定输入不同于第一预定输入。

示例15.如示例12-14的任一项所述的装置，进一步包括：装置，用于产生第一预定输入和第二预定输入。

示例16.如示例12-15的任一项所述的装置，其中：所述第一预定输入对应于零或SARADC的位的更多位权重，其比第一位更有效；和所述第二预定输入对应于零或SARADC的位的更多位权重，其比第二位更有效。

示例17.如示例12-16的任一项所述的装置，其中：用于测量与第一位电容器和第一片上储能电容关联的第一位加权误差的装置包括：用于使用所述第一电路采样第一预定输入的装置；和用于测量与第二位电容器和第二片上储能电容器关联的第二位加权误差的装置包括：用于使用第二电路采样第二预定输入的装置，其中所述第二预定输入相同于第一预定输入。

示例18.如示例12-17任一项所述的装置，其中：所述第一预定输入是差分零；和第二预定输入是差分零。

示例19.如示例12-18中任一项所述的装置，进一步包括：装置，用于测量与第二位电容器和第二片上储能电容相关联的第二位权重误差之前，放电第一电路的第一储能电容。

示例20.如示例12-19的任一项所述的装置，进一步包括：装置，之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，连接所述第一储能电容到第一位电容器的底板。

示例21.如示例12-20的任一项所述的装置，进一步包括：配置所述第一储能电容和连接所述第一储能电容，使得之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，所述第一储能电容不传递电荷到第一位电容器。

示例22.如示例12-21的任一项所述的装置，进一步包括：装置，提供片上的SARADC，用于产生所述第一预定输入和第二预定输入。

示例A包括：用于执行一个或多个本文所描述的功能的装置。

示例101是一种逐次逼近寄存器模数转换器(SARADC)，用于使用信号独立位权重将模拟输入转换成数字输出。SARADC包括对应于多个位试验的多个电容性模转换器(DAC)。每个电容DAC单元包括：对应于特定位加权的一个或多个电容，用于直接采样模拟输入并产生电容DAC单元的输出，和片上参考电容器，专用于对应于特定位权重的一个或多个位电容器，用于从参考电压拉引电荷，并和一个或多个一位位电容器共享电荷。SARADC进一步包括耦合到电容式DAC单元的输出的比较器，用于产生每个位试验的决定输出，和耦合到所述比较器的输出的连续逼近寄存器(SAR)逻辑单元，用于基于所述判定输出控制电容式DAC单元开关并产生表示模拟输入的数字输出。

在示例102中，如示例101所述的SARADC，可以进一步包括用于存储误差系数的存储器元件，用于校准多个电容DAC单元的位加权，其中所述误差系数独立于模拟输入和/或数字输出。

在示例103中，如示例101-102的任一项所述的SARADC，进一步包括对应于位试验的多个位试验，用于解决最显著位数字输出。

在示例104中，如示例101-103的任一项所述的SARADC，可以进一步包括对应于一个或多个其它位试验的一个或多个电容式DAC单元，其中所述一个或多个另外的电容式DAC单元共享一个或多个如下：单储能电容，个片上参考缓冲器的参考源和片外参考。

在示例105中，如示例101-104的任一项所述的SARADC，进一步可以包括基准电容器专用于一个或多个位的电容器被充电到在采样阶段基准电压。

在示例106中，如示例101-105的任一项的SARADC，进一步可以包括在采样阶段直接采样模拟输入的一个或多个位电容器。

在示例107中，如示例101-106的任一项的SARADC，可以进一步包括：具有第一板和第二板的一个或多个位电容器的各个，以及一个或多个位电容器的第一板被差分短路以稳定在共同的模式电压，以将一个或多个位电容器中采样输入信号传送到一个或多个位电容器的第二板，在采样阶段之后和转换阶段之前。

在示例108中，如示例101-107的任一项SARADC，可以进一步包括：包括第一位电容器和第二位电容器的一个或多个位电容器，每个位电容器具有第一板和第二板，所述专用参考电容器的板被直接连接或交叉连接到第一位电容器的第一板和第二位电容器的第一板，以在转化阶段分配电荷到一个或多个位电容器，以及第一位电容器的第二板和所述第二位电容器的第二板连接到所述比较器的输入，用于在特定位试验的转换阶段触发决定输出。

在示例109中，如示例101-108的任一项所述的SARADC，可以进一步包括：电容式DAC单元的子集的仅位电容器(多个)在采样阶段直接采样模拟输入，而电容DAC单元的其余位电容器(多个)不在相同的采样阶段采样模拟输入。

在示例110中，如示例101-109的任一项所述的SARADC，可以进一步包括辅助模数转换器，用于将模拟输入转换为数字的最高有效位，其中最高有效位控制相同数量的电容式DAC单元中的开关，用于在转换阶段以适当的取向插入所述参考电容器。

在示例111中，如示例101-110的任一项的SARADC，进一步可以包括：位电容器的第一板没有被短路以在片上参考电容与位电容分享电荷之前稳定到共模电压。

在示例112中，如示例101-111的任一项所述的SARADC，进一步可以包括片上基准源，用于提供基准电压。

在示例113中，如示例101-112的任一项所述的SARADC，其中，所述参考电压通过芯片键合线由片外参考源提供。

示例114是使用具有信号无关位的权重的区域高效逐次逼近寄存器模数转换器(SARADC)用于将模拟输入转换为数字输出的迅速方法。该方法包括：在SARADC的多个电容数模转换器(DAC)单元中，直接由第一电容数模转换器(DAC)单元的位电容器跟踪与采样模拟输入，其中，每个电容性DAC单元对应特定的位试验，充电片上参考电容器到基准电压，其中，所述片上参考电容在多个片上参考电容之间，每个片上参考电容专用于对应的电容DAC单元，以及在位试验期间由片上参考电容与片上参考电容专用的位电容共享电荷。

在示例115中，示例114的方法可以进一步包括：差分短路位电容器第一板，以在片上参考电容器与位电容器分享的之前稳定到共模电压。

在示例116中，示例114或115的方法可以进一步包括跟踪和采样模拟输入，包括：闭合第一开关，以将模拟输入连接到位电容器的第一板，以直接跟踪模拟输入，打开第一开关以采样模拟输入至位电容器，和关闭第二开关以将采样的模拟输入传输到位电容器的第二板。

在示例117中，如示例114-116的任一项所述的方法，可以进一步包括充电片上参考电容，包括：关闭第三开关以连接片上基准电容器的第一板到基准电压和连接片上参考电容器的第二板到互补的参考电压，并打开第三开关以从参考电压和互补参考电压断开所述片上参考电容器。

在示例118中，如示例114-117的任一项所述的方法，可以进一步包括由参考电容器共享电荷，包括选择性地关闭第四开关，以连接基准电容器的板到位电容器的第一板，用于基于SARADC的反馈信号的取向插入参考电容器。

示例AAA是用于执行本文所述的任何方法的方法，用于使用本文中所描述的专用片上参考电容将模拟输入转换为数字输出。

示例BBB是用于执行本文所述的的任何方法的装置的装置，用于使用本文中所描述的专用片上参考电容将模拟输入转换为数字输出。

示例119是多个电容数模转换器(DAC)单元为逐次逼近寄存器模数转换器(SARADC)，其位加权是信号独立的。每个电容DAC单元包括一对位电容器，其中，所述一对位电容器可连接以在采样阶段期间跟踪SARADC的模拟输入信号，并且该对位电容器在转换阶段产生比较器的输入，片上专用的参考电容专用于对位电容器，其中，所述片上专用参考电容器可在采样阶段连接到参考电压，和专用基准电容器可在转换期间连接到一对位电容器，用于与该对位电容器分享电荷。

在示例120中，权利要求117的多个电容式DAC单元可以进一步包括：在基准采样与对位电容器共享电荷之前，一对位电容器的两个板被差分短路到位电容器采样的模拟输入信号的共模电压。

在示例121中，权利要求117的多个电容式DAC单元可以进一步包括上述示例101-113中描述的一个或更多的功能。

Claims (20)

1.一种用于测量逐次逼近寄存器模数转换器(SARADC)的位加权误差的方法，所述SARADC采用决定和设置切换和具有用于个别位决定的片上储能电容，该方法包括：

测量和第一电路的第一位电容器和第一片上储能电容关联的第一位加权误差，用于产生SARADC的第一位；和

测量和第二电路的第二位电容器和第二片上储能电容关联的第二位加权误差，用于产生SARADC的第二位；

其中，所述第二位加权误差独立于所述第一位加权误差。

2.如权利要求1所述的方法：生成并存储SARADC的每位的仅一个校准字。

3.如权利要求1所述的方法，其中：

测量第一位加权误差包括暴露SARADC的第一位的第一有效加权；和/或

测量第二位加权误差包括暴露SARADC的第二位的第二有效加权。

4.如权利要求1所述的方法，其中：

测量与第一位电容器和第一片上储能电容关联的第一位加权误差包括：使用所述第一电路采样第一预定输入；和

测量与第二位电容器和第二片上储能电容器关联的第二位加权误差包括：使用第二电路采样第二预定输入，其中所述第二预定输入不同于第一预定输入。

5.如权利要求4所述的方法，其中，所述第一预定输入包括第一差分输入信号和/或所述第二预定输入包括第二差分输入信号。

6.如权利要求4所述的方法，其中：

所述第一预定输入对应于零或SARADC的位的更多位权重，其比第一位更有效；和

所述第二预定输入对应于零或SARADC的位的更多位权重，其比第二位更有效。

7.如权利要求1所述的方法，其中：

测量与第一位电容器和第一片上储能电容关联的第一位加权误差包括：使用所述第一电路采样第一预定输入；和

测量与第二位电容器和第二片上储能电容器关联的第二位加权误差包括：使用第二电路采样第二预定输入，其中所述第二预定输入相同于第一预定输入。

8.如权利要求7所述的方法，其中：

所述第一预定输入是差分零；和

所述第二预定输入是差分零。

9.如权利要求1所述的方法，进一步包括：

在测量与第二位电容器和第二片上储能电容器关联的第二位加权误差之前，放电所述第一电路的第一储能电容。

10.如权利要求1所述的方法，进一步包括：

之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，将第一放电储能电容连接到第一位电容器的底板。

11.如权利要求1所述的方法，进一步包括：

配置所述第一储能电容和连接所述第一储能电容，使得之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，所述第一储能电容不传递电荷到第一位电容器。

12.一种用于测量逐次逼近寄存器模数转换器(SARADC)的位加权误差的装置，所述SARADC采用决定和设置切换和具有用于个别位决定的片上储能电容，该装置包括：

装置，用于测量和第一电路的第一位电容器和第一片上储能电容关联的第一位加权误差，用于产生SARADC的第一位；和

装置，用于测量和第二电路的第二位电容器和第二片上储能电容关联的第二位加权误差，用于产生SARADC的第二位；

其中，所述第二位加权误差独立于所述第一位加权误差。

13.如权利要求12所述的装置，其中：

用于测量第一位加权误差的装置包括用于暴露SARADC的第一位的第一有效加权的装置；和/或

用于测量第二位加权误差的装置包括用于暴露SARADC的第二位的第二有效加权的装置。

14.如权利要求12所述的装置，其中：

用于测量与第一位电容器和第一片上储能电容关联的第一位加权误差的装置包括：用于使用所述第一电路采样第一预定输入的装置；和

用于测量与第二位电容器和第二片上储能电容器关联的第二位加权误差的装置包括：用于使用第二电路采样第二预定输入的装置，其中所述第二预定输入不同于第一预定输入。

15.如权利要求14所述的装置，进一步包括：

装置，用于产生第一预定输入和第二预定输入。

16.如权利要求14所述的装置，其中：

所述第一预定输入对应于零或SARADC的位的更多位权重，其比第一位更有效；和

所述第二预定输入对应于零或SARADC的位的更多位权重，其比第二位更有效。

17.如权利要求12所述的装置，其中：

用于测量与第一位电容器和第一片上储能电容关联的第一位加权误差的装置包括：用于使用所述第一电路采样第一预定输入的装置；和

用于测量与第二位电容器和第二片上储能电容器关联的第二位加权误差的装置包括：用于使用第二电路采样第二预定输入的装置，其中所述第二预定输入相同于第一预定输入。

18.如权利要求17所述的装置，进一步包括：

装置，提供SARADC的片上，用于产生第一预定输入和第二预定输入，其中所述第一预定输入是差分零，并且第二预定输入是差分零。

19.如权利要求12所述的装置，进一步包括：

装置，配置所述第一储能电容和连接所述第一储能电容，使得之前于和/或当测量与第二位电容器和第二片上储能电容器关联的第二位加权误差，所述第一储能电容不传递电荷到第一位电容器。

20.一种逐次逼近寄存器模数转换器(SARADC)，该SARADC采用决定和设置切换，所述SARADC包括：

电路，用于将SARADC模拟输入转换为包括第一位和第二位的数字输出；

用于个别位决定的第一和第二片上储能电容；

装置，用于测量和第一电路的第一位电容器和第一片上储能电容关联的第一位加权误差，用于产生SARADC的第一位；和

装置，用于测量和第二电路的第二位电容器和第二片上储能电容关联的第二位加权误差，用于产生SARADC的第二位；

其中，所述第二位加权误差独立于所述第一位加权误差。