CN105514085A - 晶圆、切割晶圆的方法及芯片 - Google Patents
晶圆、切割晶圆的方法及芯片 Download PDFInfo
- Publication number
- CN105514085A CN105514085A CN201410541802.3A CN201410541802A CN105514085A CN 105514085 A CN105514085 A CN 105514085A CN 201410541802 A CN201410541802 A CN 201410541802A CN 105514085 A CN105514085 A CN 105514085A
- Authority
- CN
- China
- Prior art keywords
- wafer
- metal layer
- top metal
- width
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000005520 cutting process Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 112
- 238000012360 testing method Methods 0.000 claims abstract description 66
- 238000003466 welding Methods 0.000 claims 1
- 238000009825 accumulation Methods 0.000 abstract description 11
- 230000032798 delamination Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 7
- 238000003698 laser cutting Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Laser Beam Processing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种晶圆、切割晶圆的方法及芯片。其中，该晶圆包括：多个芯片；互连层，形成于相邻芯片之间，互连层包括内部金属层和位于内部金属层上的顶部金属层；测试焊盘，形成于互连层上；其中，在沿相邻芯片的连接方向上顶部金属层的宽度分别小于测试焊盘和内部金属层的宽度。由于在沿相邻芯片的连接方向上顶部金属层的宽度分别小于测试焊盘和内部金属层的宽度，因此在采用激光束沿晶圆中的测试焊盘和顶部金属层之间的位置切割晶圆时，激光束能够穿过测试焊盘并能够照射进入内部金属层，使得激光能量能够传递到内部金属层，从而减少了激光束的能量积累，进而减少了由激光束的能量积累导致的器件分层。
Description
技术领域
本申请涉及半导体集成电路的技术领域，具体而言，涉及一种晶圆、切割晶圆的方法及芯片。
背景技术
在芯片产品的制作工艺中，需要通过各种工艺制程(包括前段制程FEOL和后段制程BEOL)以在晶圆(通常为硅片)上制作集成电路，从而在晶圆上形成具有一定功能的芯片。然后，还需要在晶圆中形成测试焊盘，并将测试机台中的探针扎到测试焊盘上以进行晶圆可靠性测试(WAT)。接下来，还要对通过晶圆可靠性测试的晶圆进行切割(又称划片)，以将晶圆分离成单个芯片(又称裸片)。最后，对芯片进行封装以得到最终的芯片产品。
图1a示出了现有技术中经可靠性测试后的晶圆的剖面结构示意图。如图1a所示，该晶圆包括多个芯片，以及形成于相邻芯片之间的互连层10′和位于互连层10′上的测试焊盘20′。其中，互连层10′包括内部金属层13′和位于内部金属层13′上的顶部金属层11′，顶部金属层11′包括第一顶部金属层111′和位于第一顶部金属层111′上的第二顶部金属层113′，且各层金属层通过通孔结构(TV)形成电连接。同时，测试焊盘20′的宽度小于或等于顶部金属层11′的宽度。在40nm制程中，测试焊盘20′的尺寸一般为50μm×50μm。
目前，对晶圆进行切割方法通常为刀片切割法和激光切割法。所谓刀片切割法是指采用刀片将晶圆完全锯开，以获得单个芯片。然而，刀片切割法会在晶圆中产生较大的应力，从而影响所获得芯片的性能。所谓激光切割法是指利用高能激光束照射在晶圆表面上，使被照射区域局部熔化，从而实现将晶圆锯开的目的。激光切割法的过程是非接触式的，因此不会对晶圆产生应力，且具有划片精度高、划片效率高等优点，逐渐成为低制程(特别是低于40nm制程)工艺中最常用的切割方法。
采用激光切割法对图1a所示的晶圆进行切割的过程通常为：采用两束激光束30′(包括第一激光束31′和第二激光束33′)依次切割相邻芯片之间的测试焊盘20′和互连层10′(如图1b所示)，直至锯开晶圆并获得单个芯片。然而，采用激光切割法得到的芯片中容易发生器件分层，一般情况下发生器件分层的比率高达17000ppm。发明人通过失效分析(FA)及理论研究找到了器件分层的原因，其具体机理如下：当激光束30′穿过测试焊盘20′之后，顶层金属层会反射激光束30′，导致照射到内部金属层中的激光束30′减少，从而使得激光束30′发生能量积累，使得晶圆中的器件发生开裂，进而导致芯片中的器件分层。
发明内容
本申请旨在提供一种晶圆、切割晶圆的方法及芯片，以减少切割晶圆时的器件分层。
为了实现上述目的，本申请提供了一种晶圆，该晶圆包括：多个芯片；互连层，形成于相邻芯片之间，互连层包括内部金属层和位于内部金属层上的顶部金属层；测试焊盘，形成于互连层上；其中，在沿相邻芯片的连接方向上顶部金属层的宽度分别小于测试焊盘和内部金属层的宽度。
进一步地，顶部金属层的宽度为测试焊盘的宽度的2/5～4/5。
进一步地，测试焊盘的宽度为50μm，顶部金属层的宽度为20～35μm。
进一步地，在垂直于相邻芯片的连接方向上测试焊盘的长度为50μm，顶部金属层的宽度为27μm。
进一步地，测试焊盘的宽度小于或等于内部金属层的宽度。
进一步地，顶部金属层包括第一顶部金属层和位于第一顶部金属层上的第二顶部金属层，且第一顶部金属层和第二顶部金属层的宽度相同。
进一步地，相邻芯片之间形成有多个测试焊盘。
同时，本申请还提供了一种切割本申请提供的上述晶圆的方法，该方法包括：采用激光束沿晶圆中的测试焊盘和顶部金属层之间的位置切割晶圆，以获得晶圆中的芯片。
进一步地，切割晶圆的步骤中，采用第一激光束沿测试焊盘的第一端面和顶部金属层的第一端面之间的位置切割晶圆；同时，采用第二激光束沿测试焊盘的第二端面和顶部金属层的第二端面之间的位置切割晶圆。
本申请还提供了一种芯片，由切割本申请提供的上述晶圆获得，其中，切割晶圆的方法为本申请提供的上述方法。
应用本申请的技术方案，本申请提供了一种包括多个芯片，形成于相邻芯片之间的互连层及位于互连层上的测试焊盘的晶圆，且在沿相邻芯片的连接方向上顶部金属层的宽度分别小于测试焊盘和内部金属层的宽度，因此在采用激光束沿晶圆中的测试焊盘和顶部金属层之间的位置切割晶圆时，激光束能够穿过测试焊盘并能够照射进入内部金属层，使得激光能量能够传递到内部金属层，从而减少了激光束的能量积累，进而减少了由激光束的能量积累导致的器件分层。进一步地，实验结果表明，对本申请提供的晶圆进行切割时发生器件分层的比率由现有技术中的17000ppm降至300ppm.。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1a示出了现有晶圆的剖面结构示意图；
图1b示出了切割图1a所示的晶圆的俯视示意图；
图2a示出了本申请实施方式所提供的晶圆的剖面结构示意图；以及
图2b示出了切割图2a所示的晶圆的俯视示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，采用激光切割法对现有晶圆进行切割时，顶层金属层会反射激光束，导致照射到内部金属层中的激光束减少，从而使得激光束发生能量积累，进而导致芯片中的器件分层。本申请的发明人针对上述问题进行研究，提出了一种晶圆。如图2a所示，该晶圆包括：多个芯片；互连层10，形成于相邻芯片之间，互连层10包括内部金属层13和位于内部金属层13上的顶部金属层11；测试焊盘20，形成于互连层10上；其中，在沿相邻芯片的连接方向上顶部金属层11的宽度分别小于测试焊盘20和内部金属层13的宽度。
上述晶圆中，由于在沿相邻芯片的连接方向上顶部金属层11的宽度分别小于测试焊盘20和内部金属层13的宽度，因此在采用激光束沿晶圆中的测试焊盘20和顶部金属层11之间的位置切割晶圆时，激光束能够穿过测试焊盘20并能够照射进入内部金属层13，使得激光能量能够传递到内部金属层13，从而减少了激光束的能量积累，进而减少了由激光束的能量积累导致的器件分层。
同时，发明人还对上述晶圆进行切割，并得出其器件分层的比率。实验结果表明，对本申请提供的晶圆进行切割时发生器件分层的比率由现有技术中的17000ppm降至300ppm.。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
上述晶圆中，只要满足在沿相邻芯片的连接方向上顶部金属层11的宽度分别小于测试焊盘20和内部金属层13的宽度，即可实现本申请的目的。本领域的技术人员可以根据本申请的教导设定顶部金属层11的宽度，优选地，顶部金属层11的宽度为测试焊盘20的宽度的2/5～4/5。在40nm制程中，测试焊盘20的尺寸一般为50μm×50μm，此时顶部金属层11的宽度优选为20～35μm，更优选为27μm。其中，顶部金属层11的宽度是指顶部金属层11在沿相邻芯片的连接方向上的宽度，测试焊盘20的宽度是指测试焊盘20在沿相邻芯片的连接方向上的宽度。需要注意的是，测试焊盘20及顶部金属层11的尺寸并不仅限于上述优选实施方式。
上述顶部金属层11的结构可以根据功能需求进行设定，即顶部金属层11可以具有不同的结构。在一种优选的实施方式中，顶部金属层11包括第一顶部金属层111和位于第一顶部金属层111上的第二顶部金属层113，且第一顶部金属层111和第二顶部金属层113的宽度相同。其中，第一顶部金属层111和第二顶部金属层113之间通过通孔结构(TV)形成电连接。当然，第一顶部金属层111和第二顶部金属层113的宽度也可以不相同，例如第一顶部金属层111的宽度可以大于第二顶部金属层113的宽度。
同时，本领域的技术人员还可以根据本申请的教导，设定测试焊盘20和内部金属层13之间的尺寸比例。为了进一步减少器件分层，优选地，测试焊盘20的宽度小于或等于内部金属层13的宽度。当然，内部金属层13的尺寸与晶圆的结构设计相关，其具体尺寸可以参照现有技术。
在上述晶圆中，出于晶圆可靠性测试的实际需求，相邻芯片之间形成有多个测试焊盘20。优选地，各测试焊盘20沿垂直于相邻芯片的连接方向依次设置。更为优选地，测试焊盘20沿垂直于相邻芯片的连接方向以相同的间隔距离依次设置。
同时，本申请还提供了一种切割本申请提供的上述晶圆的方法。该方法包括：采用激光束30沿晶圆中的测试焊盘20和顶部金属层11之间的位置切割晶圆(如图2b所示)，以获得晶圆中的芯片。
上述方法中，由于在沿相邻芯片的连接方向上顶部金属层11的宽度分别小于测试焊盘20和内部金属层13的宽度，因此在采用激光束30沿晶圆中的测试焊盘20和顶部金属层11之间的位置切割晶圆时，激光束30能够穿过测试焊盘20并能够照射进入内部金属层13，使得激光能量能够传递到内部金属层13，从而减少了激光束30的能量积累，进而减少了由激光束30的能量积累导致的器件分层。
同时，发明人采用上述方法对晶圆进行切割后，计算得出其器件分层的比率。实验结果表明，对本申请提供的晶圆进行切割时发生器件分层的比率由现有技术中的17000ppm降至300ppm.。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
在切割晶圆的实际工艺步骤中，可以采用两束激光束30对晶圆进行切割。具体地，采用第一激光束31沿测试焊盘20的第一端面和顶部金属层11的第一端面之间的位置切割晶圆；同时，采用第二激光束33沿测试焊盘20的第二端面和顶部金属层11的第二端面之间的位置切割晶圆。
上述步骤中，切割线宽(即两束激光束30之间的距离)大于顶部金属层11的宽度。当顶部金属层11的宽度为30μm时，切割线宽可以为35～45μm。切割速率可以参照现有技术进行，可选的，切割速率为50～150mm/s。激光束30的波长同样可以参照现有技术，例如激光束30可以是波长为355nm的紫外光或波长为1064nm的红外光。
本申请还提供了一种芯片，由切割本申请提供的上述晶圆获得，其中，切割晶圆的方法为本申请提供的上述方法。该芯片中的器件分层得以减少，从而提高了该芯片的性能。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
(1)本申请提供了一种包括多个芯片，形成于相邻芯片之间的互连层及位于互连层上的测试焊盘的晶圆，且由于在沿相邻芯片的连接方向上顶部金属层的宽度分别小于测试焊盘和内部金属层的宽度，因此在采用激光束沿晶圆中的测试焊盘和顶部金属层之间的位置切割晶圆时，激光束能够穿过测试焊盘并能够照射进入内部金属层，使得激光能量能够传递到内部金属层，从而减少了激光束的能量积累，进而减少了由激光束的能量积累导致的器件分层。
(2)实验结果表明，对本申请提供的晶圆进行切割时发生器件分层的比率由现有技术中的17000ppm降至300ppm.。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种晶圆，其特征在于，所述晶圆包括：
多个芯片；
互连层，形成于相邻所述芯片之间，所述互连层包括内部金属层和位于所述内部金属层上的顶部金属层；
测试焊盘，形成于所述互连层上；其中，
在沿相邻所述芯片的连接方向上所述顶部金属层的宽度分别小于所述测试焊盘和所述内部金属层的宽度。
2.根据权利要求1所述的晶圆，其特征在于，所述顶部金属层的宽度为所述测试焊盘的宽度的2/5～4/5。
3.根据权利要求2所述的晶圆，其特征在于，所述测试焊盘的宽度为50μm，所述顶部金属层的宽度为20～35μm。
4.根据权利要求3所述的晶圆，其特征在于，在垂直于相邻所述芯片的连接方向上所述测试焊盘的长度为50μm，所述顶部金属层的宽度为27μm。
5.根据权利要求1至4中任一项所述的晶圆，其特征在于，所述测试焊盘的宽度小于或等于所述内部金属层的宽度。
6.根据权利要求1所述的晶圆，其特征在于，所述顶部金属层包括第一顶部金属层和位于所述第一顶部金属层上的第二顶部金属层，且所述第一顶部金属层和所述第二顶部金属层的宽度相同。
7.根据权利要求1所述的晶圆，其特征在于，相邻所述芯片之间形成有多个所述测试焊盘。
8.一种切割权利要求1至7中任一项所述的晶圆的方法，其特征在于，所述方法包括：
采用激光束沿所述晶圆中的测试焊盘和顶部金属层之间的位置切割所述晶圆，以获得所述晶圆中的芯片。
9.根据权利要求8所述的方法，其特征在于，切割所述晶圆的步骤中，
采用第一激光束沿所述测试焊盘的第一端面和所述顶部金属层的第一端面之间的位置切割所述晶圆；同时，
采用第二激光束沿所述测试焊盘的第二端面和所述顶部金属层的第二端面之间的位置切割所述晶圆。
10.一种芯片，由切割权利要求1至7中任一项所述的晶圆获得，其特征在于，切割所述晶圆的方法为权利要求8或9所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410541802.3A CN105514085B (zh) | 2014-10-14 | 2014-10-14 | 晶圆、切割晶圆的方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410541802.3A CN105514085B (zh) | 2014-10-14 | 2014-10-14 | 晶圆、切割晶圆的方法及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105514085A true CN105514085A (zh) | 2016-04-20 |
| CN105514085B CN105514085B (zh) | 2018-05-04 |
Family
ID=55721948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410541802.3A Active CN105514085B (zh) | 2014-10-14 | 2014-10-14 | 晶圆、切割晶圆的方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514085B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113763816A (zh) * | 2021-09-07 | 2021-12-07 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1711638A (zh) * | 2002-11-08 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 具有至少一个凸起的集成电路 |
| US20060022195A1 (en) * | 2004-08-01 | 2006-02-02 | Kun-Chih Wang | Scribe line structure |
| US20070243643A1 (en) * | 2002-05-14 | 2007-10-18 | Texas Instruments Incorporated | Circular Test Pads on Scribe Street Area |
| CN101640190A (zh) * | 2008-07-29 | 2010-02-03 | 台湾积体电路制造股份有限公司 | 减少集成电路角部剥落的结构 |
| JP2011035302A (ja) * | 2009-08-05 | 2011-02-17 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US20120326146A1 (en) * | 2011-06-23 | 2012-12-27 | Broadcom Corporation | Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit |
-
2014
- 2014-10-14 CN CN201410541802.3A patent/CN105514085B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070243643A1 (en) * | 2002-05-14 | 2007-10-18 | Texas Instruments Incorporated | Circular Test Pads on Scribe Street Area |
| CN1711638A (zh) * | 2002-11-08 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 具有至少一个凸起的集成电路 |
| US20060022195A1 (en) * | 2004-08-01 | 2006-02-02 | Kun-Chih Wang | Scribe line structure |
| CN101640190A (zh) * | 2008-07-29 | 2010-02-03 | 台湾积体电路制造股份有限公司 | 减少集成电路角部剥落的结构 |
| JP2011035302A (ja) * | 2009-08-05 | 2011-02-17 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US20120326146A1 (en) * | 2011-06-23 | 2012-12-27 | Broadcom Corporation | Sacrificial Wafer Probe Pads Through Seal Ring for Electrical Connection to Circuit Inside an Integrated Circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113763816A (zh) * | 2021-09-07 | 2021-12-07 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| CN113763816B (zh) * | 2021-09-07 | 2023-08-22 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105514085B (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759223B2 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
| JP5162163B2 (ja) | ウェーハのレーザ加工方法 | |
| JP5758116B2 (ja) | 分割方法 | |
| JP5607138B2 (ja) | ガラス基板上のチップスケールパッケージのレーザ個別化のための方法 | |
| WO2012135036A3 (en) | Methods and systems for laser processing a workpiece using a plurality of tailored laser pulse shapes | |
| US20060220183A1 (en) | Semiconductor wafer having multiple semiconductor elements and method for dicing the same | |
| US9059333B1 (en) | Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding | |
| US9636783B2 (en) | Method and apparatus for laser dicing of wafers | |
| US9093518B1 (en) | Singulation of wafers having wafer-level underfill | |
| KR101938426B1 (ko) | 접착 필름을 갖는 칩의 형성 방법 | |
| US7883992B2 (en) | Wafer dividing method | |
| JP2004221286A (ja) | 半導体装置及びその製造方法 | |
| CN102610711A (zh) | Led芯片的制造方法 | |
| US20130087948A1 (en) | Ablation method for substrate on which passivation film is formed | |
| KR20180057692A (ko) | 레이저 가공 방법 | |
| JP2005167024A (ja) | 半導体装置及びその製造方法 | |
| US10643911B2 (en) | Scribe line structure | |
| KR20160086263A (ko) | 웨이퍼의 가공 방법 | |
| TW201709290A (zh) | 元件晶片之製造方法 | |
| US20140094019A1 (en) | Wafer processing method | |
| CN105514085B (zh) | 晶圆、切割晶圆的方法及芯片 | |
| US10600701B2 (en) | Wafer and method for processing a wafer | |
| KR100562423B1 (ko) | 웨이퍼 절단용 레이저 시스템 및 이를 이용한 웨이퍼 절단방법 | |
| JP2007294602A (ja) | 半導体装置の製造方法 | |
| JP5116382B2 (ja) | レーザ加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |