CN105451471B - 多层电路板的制作方法 - Google Patents

Abstract

本发明公开一种多层电路板的制作方法，其包括以下步骤。首先，提供具有粗糙表面的金属载板。接着，形成包覆金属载板的导电基底层。接着，分别压合第一堆叠层于导电基底层的第一表面与第二表面上。接着，分别压合第二堆叠层于各个第一导电层上。接着，切割导电基底层、各个第一堆叠层以及各个第二堆叠层的边缘，以暴露出金属载板的侧表面，且将导电基底层分为两个分层。之后，分离各个分层与金属载板。本发明另提出一种多层电路板的制作方法。

Description

多层电路板的制作方法

技术领域

本发明涉及一种电路板的制作方法，且特别是涉及一种多层电路板的制作方法。

背景技术

通常而言，电路板主要由多层图案化导电层(patterned conductive layer)及多层介电层(dielectric layer)所交替叠合而成，并利用许多导电孔(conductive via)来电连接这些图案化导电层。此外，就线路板的制作工艺来作区分的话，电路板主要包括压合法(laminating process)及增层法(build-up process)二大类型的线路板，其中较低布线密度的电路板大多以压合法来加以制作，而较高布线密度的电路板则通常以增层法来加以制作。

图1A至图1H为现有的电路板的制作流程示意图。如图1A所示，首先，提供核心基板110。核心基板110包括介电层111以及位于介电层111的两相对表面的导电层112与113。如图1B所示，接着在介电层111和导电层112与113中形成贯孔(through hole)114。如图1C所示，接着在导电层112与介电层111中形成盲孔115，并填入导电材料于盲孔115内以形成导电盲孔115a(绘示于图1D)。

如图1D所示，接着电镀贯孔114以形成导电贯孔114a，其中在电镀形成导电贯孔114a的同时，也在导电层112与113的表面分别形成电镀层，而此两电镀层分别属于导电层112与113。也就是说，图1D所示的导电层112与113的厚度略大于图1A所示的导电层112与113的厚度。如图1E所示，图案化导电层112与113，以形成图案化线路层112a与113a。如图1F所示，接着以压合法或增层法，将堆叠层120a与120b分别形成于图案化线路层112a与113a上，其中堆叠层120a包括介电层121a与导电层122a，而堆叠层120b包括介电层121b与导电层122b。

如图1G所示，接着在堆叠层120a与120b中分别形成盲孔123a与123b，并填入导电材料于盲孔123a与123b内以形成导电盲孔124a与124b。此外，在形成导电盲孔124a与124b之后，电镀导电层122a所暴露出的导电盲孔124a的表面以及导电层122b所暴露出的导电盲孔124b的表面，同时在导电层122a与122b的表面分别形成电镀层，而此两电镀层分别属于导电层122a与122b。也就是说，图1G所示的导电层122a与122b的厚度略大于图1F所示的导电层112与113的厚度。最后，如图1H所示，图案化导电层122a与122b，以形成图案化线路层125a与125b。通常而言，会分别形成防焊层(未绘示)于图案化线路层125a与125b，并暴露出局部的图案化线路层会再将防焊层(未绘示)。至此，即大致完成电路板100的制作。

就电路板100的制作工艺要求而言，其核心基板110的厚度有一定的限制，而不利于缩减电路板的整体厚度，故难以满足现今电路板薄型化的发展趋势。另一方面，当核心基板110的厚度过薄(例如厚度小于等于50微米)时，核心基板110的结构强度较为不足，因此在电路板100的制作过程中，核心基板110易受应力作用而翘曲变形(warpage)。其中，翘曲变形的核心基板110易与制作工艺设备相干涉而造成卡板，此时需以手动的方式来排除前述卡板的状况。也就是说，电路板100的制作方法不仅难以满足薄型化的发展趋势，而无法在降低电路板100的整体厚度的同时制作出更细微化的线路图案，也具有生产效率与良率不佳等缺点。此外，电路板100的制作方法也难以应用于具有奇数层线路层的电路板的制作。

发明内容

本发明提供一种多层电路板的制作方法，其可同时应用于奇数层线路层与偶数层线路层的多层线路结构的制造，并可提高制作工艺效率与良率以及降低多层电路板的厚度。其中，此多层电路板的制作方法可制作出任何层数的超薄电路板，以线路层为十层的超薄电路板的成品为例，其厚度可等于或小于500微米。

本发明另提供一种多层电路板的制作方法，其可制作出更细微化的线路图案，以提高布线密度。

本发明提出一种多层电路板的制作方法，其包括以下步骤。首先，提供金属载板。金属载板具有粗糙表面。接着，形成包覆金属载板的导电基底层，其中导电基底层具有相对的第一表面与第二表面。接着，分别压合第一堆叠层于第一表面与第二表面上，其中各个第一堆叠层包括第一介电层以及覆盖第一介电层的第一导电层。接着，分别压合第二堆叠层于各个第一导电层上，其中各个第二堆叠层包括第二介电层以及覆盖第二介电层的第二导电层。接着，切割导电基底层、各个第一堆叠层以及各个第二堆叠层的边缘，以暴露出金属载板的侧表面，且将导电基底层分为两个分层。之后，分离各个分层与金属载板。

本发明另提出一种多层电路板的制作方法，其包括以下步骤。首先，提供金属载板。金属载板具有粗糙表面。接着，形成包覆金属载板的导电基底层，其中导电基底层具有相对的第一表面与第二表面。接着，分别形成图案化膜层于第一表面与第二表面上，其中各个图案化膜层暴露出部分导电基底层。接着，电镀各个图案化膜层所暴露出的导电基底层，以形成增层线路于各个图案化膜层所暴露出的导电基底层上。接着，移除各个图案化膜层。接着，分别压合第一堆叠层于第一表面与第二表面上，其中各个第一堆叠层包括第一介电层以及覆盖第一介电层的第一导电层，且各个第一介电层包覆对应的增层线路。接着，切割导电基底层以及各个第一堆叠层的边缘，以暴露出金属载板的侧表面，且将导电基底层分为两个分层。之后，分离各个分层与金属载板。

基于上述，本发明的多层电路板的制作方法首先提供具有粗糙表面的金属载板，接着在此金属载板上形成两相对多层线路结构，其中此两多层线路结构可具有奇数层线路层或偶数层线路层。此两多层线路结构可自此金属载板移离，以利于后续制作工艺的进行。相较于现有利用核心基板以制作多层电路板的制作工艺而言，本发明的多层电路板的制作方法不仅可提高制作工艺效率与良率，也可有效降低多层线路结构的厚度，以符合薄型化的发展趋势。此外，在降低多层电路板的整体厚度的同时，通过本发明的多层电路板的制作方法也可制作出更细微化的线路图案，以提高布线密度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1A至图1H为现有的电路板的制作流程示意图；

图2A至图2J为本发明一实施例的多层电路板的制作流程示意图；

图3A至图3M为本发明另一实施例的多层电路板的制作流程示意图；

图4A至图4J为本发明另一实施例的多层电路板的制作流程示意图。

符号说明

100：电路板

110：核心基板

111、121a、121b、122b：介电层

112、113、122a：导电层

112a、113a、125a、125b：图案化线路层

114、TH：贯孔

114a、TH1：导电贯孔

115、123a、123b：盲孔

115a、124a、124b、BH1、BH2、BH7：导电盲孔

120a、120b：堆叠层

200、200A、200B：多层电路板

210、210a、210b：金属载板

211：侧表面

211a：第一贯孔

212a：第一导电贯孔

220：导电基底层

221：第一表面

222：第二表面

223、224：分层

223a：图案化分层

230、240：第一堆叠层

231、241：第一介电层

232、242：第一导电层

232a、242a：第一线路层

233、243：对位标记

233a、243a：第一通孔

233b、243b：第一导电通孔

250、260：第二堆叠层

251、261：第二介电层

252、262：第二导电层

252a、262a：第二线路层

253、263：第二通孔

253a、263a：第二导电通孔

270、280：第三堆叠层

271、281：第三介电层

272、282：第三导电层

272a、282a：第三线路层

291、292：图案化膜层

293、294：增层线路

BH3、BH4：第一导电盲孔

BH5：第二导电盲孔

BH6：第三导电盲孔

D：直径

TH2：第二贯孔

TH3：第二导电贯孔

具体实施方式

图2A至图2J为本发明一实施例的多层电路板的制作流程示意图。请参考图2A，首先，提供金属载板210。此处，金属载板210可以是不锈钢板，且为抗酸蚀的不锈钢材质(例如：SUS304)所构成，但本发明不限于此。在其他实施例中，金属载板210也可为其他适当的金属材质所构成。

在本实施例中，金属载板210的厚度约介于0.1毫米至1.2毫米之间。而在电镀金属载板210之前，可对金属载板210进行刷磨(brushing)处理，以使金属载板210具有粗糙表面。此处，粗糙表面的中心线平均粗糙度约介于0.1微米至0.6微米之间，而粗糙表面的十点平均粗糙度约介于0.5微米至1.5微米之间，但本发明不限于此。

如图2B所示，例如以电镀的方式，形成包覆金属载板210的导电基底层220，其中导电基底层220具有相对的第一表面221与第二表面222，且其材质例如是铜，或者是锡、银或金等导电金属，本发明对此不加以限制。由于金属载板210具有粗糙表面，因此可使导电基底层220与金属载板210确实地结合在一起，但可通过施加适当的外力以将导电基底层220与金属载板210分离。

如图2C所示，分别压合第一堆叠层230与240于第一表面221与第二表面222上，其中第一堆叠层230包括第一介电层231以及覆盖第一介电层231的第一导电层232，而第一堆叠层240包括第一介电层241以及覆盖第一介电层241的第一导电层242。通常而言，第一介电层231与241的材质可为环氧树脂或含玻璃纤维的环氧树脂，而第一导电层232与242的材质可为铜，或者是锡、银或金等导电金属，本发明对此不加以限制。

如图2D所示，可通过曝光(例如紫外光)的方式，分别形成对位标记233与243于第一导电层232与242。接着，利用对位标记233与243为对位基准，例如以光刻与蚀刻的方式来图案化第一导电层232与242，以分别形成第一线路层232a与242a。

如图2E所示，分别压合第二堆叠层250与260于图案化的第一导电层232与242(亦即第一线路层232a与242a)上，其中第二堆叠层250包括第二介电层251以及覆盖第二介电层251的第二导电层252，而第二堆叠层260包括第二介电层261以及覆盖第二介电层261的第二导电层262。通常而言，第二介电层251与261的材质可为环氧树脂或含玻璃纤维的环氧树脂，而第二导电层252与262的材质可为铜，或者是锡、银或金等导电金属，本发明对此不加以限制。此外，第一介电层231与241以及第二介电层251与261的宽度均大于金属载板210的宽度。

如图2F所示，例如以研磨或激光切割的方式，切割导电基底层220、第一堆叠层230与240以及第二堆叠层250与260的边缘，亦即导电基底层220、第一堆叠层230与240以及第二堆叠层250与260超出的金属载板210的侧表面211的部分，以暴露出侧表面211，且将导电基底层220分为两个分层223与224。

分层223与金属载板210之间以及分层224与金属载板210之间具有一定的结合力，但可通过施加适当的外力以将分层223与金属载板210以及分层223与金属载板210分离开来，如图2G所示。由此，在自金属载板210移除分层223与224后，金属载板210的粗糙表面不会留有残留物，且粗糙表面的中心线平均粗糙度或十点平均粗糙度仍可符合前述制作工艺要求，以使金属载板210可重复使用。另一方面，也可在重复使用金属载板210之前，先行确认金属载板210的粗糙表面的表面粗糙度是否仍符合规范，如否则可对金属载板210再次施以刷磨(brushing)处理，以使粗糙表面的表面粗糙度恢复至前述制作工艺要求的数值范围内。

如图2H所示，例如以X光钻孔(X-ray drilling)、激光钻孔(laser drilling)或机械钻孔(mechanical drilling)的方式，形成贯穿分层223与叠置于其上的第一介电层231、第一线路层232a、第二介电层251以及第二导电层252的贯孔TH。此处，贯孔TH例如是贯穿对位标记233在第一线路层232a的所在位置，但本发明不限于此。在未绘示的实施例中，也可以X光钻孔、激光钻孔或机械钻孔的方式，形成贯穿分层224与叠置于其上的第一介电层241、第一线路层242a、第二介电层261以及第二导电层262的贯孔。以下制作工艺将以分层223、第一介电层231、第一线路层232a、第二介电层251以及第二导电层252所构成的多层线路结构作进一步的说明，其中分层224、第一介电层241、第一线路层242a、第二介电层261以及第二导电层262所构成的多层线路结构的制作流程与原理可参照施行，于此便不再赘述。

如图2I所示，形成电连接分层223与第一线路层232a的多个导电盲孔BH1以及电连接第一线路层232a与第二导电层252的多个导电盲孔BH2，并电镀贯孔TH以形成导电贯孔TH1。通常而言，此制作步骤的具体实施方式例如是先分别在分层223与第一介电层231中以及第二介电层251与第二导电层252形成多个盲孔，并填入导电材料于这些盲孔内以分别形成这些导电盲孔BH1与这些导电盲孔BH2。接着，在电镀贯孔TH以形成导电贯孔TH1的同时，也在分层223与第二导电层252的表面分别形成电镀层，而此两电镀层分别属于分层223与第二导电层252。也就是说，图2I所示的分层223与第二导电层252的厚度略大于图2H所示的分层223与第二导电层252的厚度。

之后，如图2J所示，利用导电贯孔TH1为对位基准，例如以光刻与蚀刻的方式，来图案化分层223与第二导电层252以分别形成图案化分层223a与第二线路层252a。通常而言，会再将防焊层(未绘示)分别形成于图案化分层223a与第二线路层252a，并暴露出局部的图案化分层223a与第二线路层252a，即大致完成多层电路板200的制作。

简言之，多层电路板200的制作是以线路层的层数为三层的多层线路结构举例说明，其中以此多层线路结构为基础，可进一步利用压合法或增层法来制作出线路层的层数为奇数且大于三层的多层线路结构。相较于现有利用核心基板以制作多层电路板的制作工艺而言，多层电路板200的制作方法不仅可提高制作工艺效率与良率，也可有效降低多层线路结构的厚度，以符合薄型化的发展趋势。

以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图3A至图3M为本发明另一实施例的多层电路板的制作流程示意图。请参考图3A与图3B，首先，提供金属载板210a，并例如以X光钻孔、激光钻孔或机械钻孔的方式在金属载板210a形成第一贯孔211a，其中第一贯孔211a的直径D为3.5±0.2微米。而在例如以电镀的方式来形成包覆金属载板210a的导电基底层220之后，第一贯孔211a可形成第一导电贯孔212a。

如图3C所示，分别压合第一堆叠层230与240于导电基底层220的第一表面221与第二表面222上，其中第一堆叠层230包括第一介电层231以及覆盖第一介电层231的第一导电层232，而第一堆叠层240包括第一介电层241以及覆盖第一介电层241的第一导电层242。接着，例如以X光钻孔、激光钻孔或机械钻孔的方式，形成贯穿第一堆叠层230的第一通孔233a以及贯穿第一堆叠层240的第一通孔243a，其中第一通孔233a与243a分别连通第一导电贯孔212a。

如图3D所示，利用第一通孔233a与243a为对位基准，例如以光刻与蚀刻的方式来图案化第一导电层232与242，以分别形成第一线路层232a与242a。接着，电镀第一通孔233a与243a以分别形成第一导电通孔233b与243b，其中第一导电通孔233b与243b分别电连接第一导电贯孔212a。

如图3E所示，分别压合第二堆叠层250与260于图案化的第一导电层232与242(亦即第一线路层232a与242a)上，其中第二堆叠层250包括第二介电层251以及覆盖第二介电层251的第二导电层252，而第二堆叠层260包括第二介电层261以及覆盖第二介电层261的第二导电层262。接着，例如以X光钻孔、激光钻孔或机械钻孔的方式，形成贯穿第二堆叠层250的第二通孔253以及贯穿第二堆叠层260的第二通孔263，其中第二通孔253连通第一导电通孔233b，且第二通孔263连通第一导电通孔243b。

如图3F所示，形成电连接第一线路层232a与第二导电层252的多个第一导电盲孔BH3以及电连接第一线路层242a与第二导电层262的多个第一导电盲孔BH4，并电镀第二通孔253与263以分别形成第二导电通孔253a与263a，其中第二导电通孔253a电连接第一导电通孔233b，且第二导电通孔263a电连接第一导电通孔243b。

如图3G所示，利用第二导电通孔253a与263a为对位基准，例如以光刻与蚀刻的方式，来图案化第二导电层252与262以分别形成第二线路层252a与262a。接着，如图3H所示，分别压合第三堆叠层270与280于第二线路层252a与262a上，其中第三堆叠层270包括第三介电层271以及覆盖第三介电层271的第三导电层272，而第三堆叠层280包括第三介电层281以及覆盖第三介电层281的第三导电层282。

如图3I所示，例如以研磨或激光切割的方式，切割导电基底层220、第一堆叠层230与240、第二堆叠层250与260以及第三堆叠层270与280的边缘，亦即导电基底层220、第一堆叠层230与240、第二堆叠层250与260以及第三堆叠层270与280超出的金属载板210a的侧表面211的部分，以暴露出侧表面211，且将导电基底层220分为两个分层223与224。接着，可通过施加适当的外力以将分层223与金属载板210a以及分层223与金属载板210a分离开来，如图3J所示。

如图3K所示，例如以X光钻孔、激光钻孔或机械钻孔的方式，形成贯穿分层223与叠置于其上的第一介电层231、第一线路层232a、第二介电层251、第二线路层252a、第三介电层271以及第三导电层272的第二贯孔TH2。在未绘示的实施例中，也可以X光钻孔、激光钻孔或机械钻孔的方式，形成贯穿分层224与叠置于其上的第一介电层241、第一线路层242a、第二介电层261、第二线路层262a、第三介电层281以及第三导电层282的第二贯孔。以下制作工艺将以分层223、第一介电层231、第一线路层232a、第二介电层251、第二线路层252a、第三介电层271以及第三导电层272所构成的多层线路结构作进一步的说明，其中分层224、第一介电层241、第一线路层242a、第二介电层261、第二线路层262a、第三介电层281以及第三导电层282所构成的多层线路结构的制作流程与原理可参照施行，于此便不再赘述。

如图3L所示，形成电连接分层223与第一线路层232a的多个第二导电盲孔BH5以及电连接第二线路层262a与第三导电层272的多个第三导电盲孔BH6，并电镀第二贯孔TH2以形成第二导电贯孔TH3。之后，如图3M所示，利用第二导电贯孔TH3为对位基准，例如以光刻与蚀刻的方式，来图案化分层223第三导电层272以分别形成图案化分层223a与第二线路层272a。通常而言，会再将防焊层(未绘示)分别形成于图案化分层223a与第二线路层272a，并暴露出局部的图案化分层223a与第二线路层272a，即大致完成多层电路板200A的制作。

简言之，多层电路板200A的制作是以线路层的层数为四层的多层线路结构举例说明，其中以此多层线路结构为基础，可进一步利用压合法或增层法来制作出线路层的层数为偶数且大于四层的多层线路结构。相比较于现有利用核心基板以制作多层电路板的制作工艺而言，多层电路板200A的制作方法不仅可提高制作工艺效率与良率，也可有效降低多层线路结构的厚度，以符合薄型化的发展趋势。举例而言，此多层电路板的制作方法可制作出任何层数的超薄电路板，以线路层为十层的超薄电路板的成品为例，其厚度可等于或小于500微米。

图4A至图4J为本发明另一实施例的多层电路板的制作流程示意图。请参考图4A与图4B，首先，提供金属载板210b，并例如以电镀的方式，形成包覆金属载板210b的导电基底层220，其中导电基底层220具有相对的第一表面221与第二表面222。接着，如图4C至图4E所示，分别于第一表面221与第二表面222进行负片转印(subtractive transfer)。首先，分别形成图案化膜层291与292于第一表面221与第二表面222上，其中图案化膜层291与292分别暴露出部分导电基底层220。通常而言，制作图案化膜层291与292的具体实施方例如是通过热压滚轮将感光干膜贴合于第一表面221与第二表面222上，之后可利用曝光显影的方式来移除部分感光干膜以定义出图案化膜层291与292。接着，电镀图案化膜层291与292所暴露出的导电基底层220，以分别形成增层线路293于图案化膜层291所暴露出的导电基底层220以及增层线路294于图案化膜层292所暴露出的导电基底层220。此处，增层线路293与294的材质可为铜，或者是锡、银或金等导电金属，本发明对此不加以限制。之后，移除图案化膜层291与292，此时，第一表面221与第二表面222上的线路布局(layout)已大致完成。

如图4F所示，分别压合第一堆叠层230与240于第一表面221与第二表面222上，其中第一堆叠层230包括第一介电层231以及覆盖第一介电层231的第一导电层232，而第一堆叠层240包括第一介电层241以及覆盖第一介电层241的第一导电层242。此外，第一介电层231也包覆增层线路293，而第一介电层241也包覆增层线路294。接着，如图4G所示，切割导电基底层220以及第一堆叠层230与240的边缘，亦即导电基底层220以及第一堆叠层230与240超出的金属载板210b的侧表面211的部分，以暴露出侧表面211，且将导电基底层220分为两个分层223与224。接着，可通过施加适当的外力以将分层223与金属载板210a以及分层223与金属载板210a分离开来，如图4H所示。

以下制作工艺将以分层223、增层线路293、第一介电层231以及第一导电层232所构成的双层线路结构作进一步的说明，其中分层224、增层线路294、第一介电层241以及第一导电层242所构成的双层线路结构的制作流程与原理可参照施行，于此便不再赘述。如图4I所示，形成电连接分层223与增层线路293的导电盲孔BH7。之后，图案化第一导电层232与分层223，以分别形成第一线路层232a与图案化分层223a，其中图案化分层223a覆盖部分的增层线路293，如图4J所示。通常而言，会再将防焊层(未绘示)分别形成于图案化分层223a与第一线路层232a，并暴露出局部的图案化分层223a与第一线路层232a，即大致完成多层电路板200B的制作。

另一方面，在其他可行的实施例中，也可视实际设计需求，在图案化第一导电层232与分层223的过程中，将整个分层223蚀刻去除，亦即第一介电层231上将不具有如图4J所示的图案化分层223a，从而可暴露出所有的增层线路293。

简言之，多层电路板200B的制作是以双层线路结构举例说明，其中通过上述制作流程所得的双层线路结构可在降低整体厚度的同时，制作出更细微化的线路图案，以提高布线密度。在此，多层电路板200B中细微化的线路图案的线宽及线距(line/space)可小于等于40微米/40微米。

综上所述，本发明的多层电路板的制作方法首先提供具有粗糙表面的金属载板，接着在此金属载板上形成两相对多层线路结构，其中此两多层线路结构可具有奇数层线路层或偶数层线路层。此两多层线路结构可自此金属载板移离，以利于后续制作工艺的进行。相较于现有利用核心基板以制作的多层电路板的制作工艺而言，本发明的多层电路板的制作方法不仅可提高制作工艺效率与良率，也可有效降低多层线路结构的厚度，以符合薄型化的发展趋势。此外，在降低多层电路板的整体厚度的同时，通过本发明的多层电路板的制作方法也可制作出更细微化的线路图案，以提高布线密度。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种多层电路板的制作方法，包括：

提供一金属载板，其中该金属载板具有一粗糙表面；

形成包覆该金属载板的一导电基底层，其中该导电基底层具有相对的第一表面与第二表面；

分别压合一第一堆叠层于该第一表面与该第二表面上，其中各该第一堆叠层包括一第一介电层以及覆盖该第一介电层的一第一导电层；

分别压合一第二堆叠层于各该第一导电层上，其中各该第二堆叠层包括第二介电层以及覆盖该第二介电层的第二导电层；

切割该导电基底层、各该第一堆叠层以及各该第二堆叠层的边缘，以暴露出该金属载板的侧表面，且将该导电基底层分为两分层；以及

分离各该分层与该金属载板。

2.如权利要求1所述的多层电路板的制作方法，其中该粗糙表面的中心线平均粗糙度介于0.1微米至0.6微米之间。

3.如权利要求1所述的多层电路板的制作方法，其中该粗糙表面的十点平均粗糙度介于0.5微米至1.5微米之间。

4.如权利要求1所述的多层电路板的制作方法，其中该金属载板为不锈钢板。

5.如权利要求1所述的多层电路板的制作方法，其中该金属载板的厚度介于0.1毫米至1.2毫米之间。

6.如权利要求1所述的多层电路板的制作方法，其中各该第一介电层与各该第二介电层的宽度大于该金属载板的宽度。

7.如权利要求1所述的多层电路板的制作方法，其中在分别压合该第二堆叠层于各该第一导电层上之前，还包括：

分别形成一对位标记于各该第一导电层；以及

利用各该对位标记为对位基准来图案化各该第一导电层以形成一第一线路层。

8.如权利要求7所述的多层电路板的制作方法，还包括：

形成贯穿各该分层与叠置于其上的该第一介电层、该第一线路层、该第二介电层以及该第二导电层的一贯孔；

形成电连接各该分层与对应的该第一线路层以及电连接各该第一线路层与对应的该第二导电层的多个导电盲孔，并电镀该贯孔以形成一导电贯孔；以及

利用该导电贯孔为对位基准来图案化各该分层与各该第二导电层以分别形成一图案化分层与一第二线路层。

9.如权利要求1所述的多层电路板的制作方法，其中该金属载板具有第一贯孔，且在形成包覆该金属载板的该导电基底层之后，该第一贯孔形成一第一导电贯孔。

10.如权利要求9所述的多层电路板的制作方法，其中该第一贯孔的直径为3.5±0.2微米。

11.如权利要求9所述的多层电路板的制作方法，其中在分别压合各该第二堆叠层于对应的该第一导电层上之前，还包括：

形成贯穿各该第一堆叠层的一第一通孔，其中各该第一通孔分别连通该第一导电贯孔；以及

利用各该第一通孔为对位基准来图案化各该第一导电层以分别形成一第一线路层，并电镀各该第一通孔以分别形成一第一导电通孔，其中各该第一导电通孔分别电连接该第一导电贯孔。

12.如权利要求11所述的多层电路板的制作方法，其中在切割该导电基底层、各该第一堆叠层以及各该第二堆叠层的边缘之前，还包括：

形成贯穿各该第二堆叠层的一第二通孔，其中各该第二通孔连通对应的该第一导电通孔；

形成电连接各该第一线路层与对应的该第二导电层的多个第一导电盲孔，并电镀各该第二通孔以分别形成一第二导电通孔，其中各该第二导电通孔电连接对应的该第一导电通孔；

利用各该第二导电通孔为对位基准来图案化各该第二导电层以分别形成一第二线路层；以及

分别压合一第三堆叠层于各该第二线路层上，其中各该第三堆叠层包括第三介电层以及覆盖该第三介电层的第三导电层，而在切割该导电基底层、各该第一堆叠层以及各该第二堆叠层的边缘的同时，切割各该第三堆叠层的边缘。

13.如权利要求12所述的多层电路板的制作方法，其中在分离各该分层与该金属载板之后，还包括：

形成贯穿各该分层与叠置于其上的该第一介电层、该第一线路层、该第二介电层、该第二线路层、该第三介电层以及该第三导电层的一第二贯孔；

形成电连接各该分层与对应的该第一线路层的多个第二导电盲孔以及电连接各该第二线路层与对应的该第三导电层的多个第三导电盲孔，并电镀该第二贯孔以形成一第二导电贯孔；以及

利用该第二导电贯孔为对位基准来图案化各该分层与各该第三导电层以分别形成一图案化分层与一第三线路层。

14.一种多层电路板的制作方法，包括：

提供一金属载板，其中该金属载板具有一粗糙表面；

形成包覆该金属载板的一导电基底层，其中该导电基底层具有相对的第一表面与第二表面；

分别形成一图案化膜层于该第一表面与该第二表面上，其中各该图案化膜层分别暴露出部分该导电基底层；

电镀各该图案化膜层所暴露出的该导电基底层，以形成一增层线路于各该图案化膜层所暴露出的该导电基底层上；

移除各该图案化膜层；

分别压合一第一堆叠层于该第一表面与该第二表面上，其中各该第一堆叠层包括一第一介电层以及覆盖该第一介电层的一第一导电层，且各该第一介电层包覆对应的该增层线路；

切割该导电基底层以及各该第一堆叠层的边缘，以暴露出该金属载板的侧表面，且将该导电基底层分为两分层；以及

分离各该分层与该金属载板。

15.如权利要求14所述的多层电路板的制作方法，其中该粗糙表面的中心线平均粗糙度介于0.1微米至0.6微米之间。

16.如权利要求14所述的多层电路板的制作方法，其中该粗糙表面的十点平均粗糙度介于0.5微米至1.5微米之间。

17.如权利要求14所述的多层电路板的制作方法，其中该金属载板为不锈钢板。

18.如权利要求14所述的多层电路板的制作方法，其中该金属载板的厚度介于0.1毫米至1.2毫米之间。

19.如权利要求14所述的多层电路板的制作方法，其中各该第一介电层的宽度大于该金属载板的宽度。

20.如权利要求14所述的多层电路板的制作方法，其中在分离各该分层与金属载板之后，还包括：

形成电连接各该分层与对应的该增层线路的一导电盲孔；以及

图案化各该第一导电层与各该分层，以分别形成一第一线路层与一图案化分层。