CN105448386B - 触控元件及其导电膜 - Google Patents

Abstract

一种导电膜包括基底及导电层，导电层设置于基底至少一表面上，导电层包括多条平行的导电丝线及连接各导电丝线的搭接线，搭接线的两端点分别搭接相邻两条导电丝线上，且同一导电丝线同一侧的相邻两条搭接线位于所在导电丝线上的两个端点之间的距离为变化值。上述设置一层导电层的导电膜中，因为连接各相邻导电丝线的搭接线可以在一定范围内随机设置，可在一定程度上破坏与显示器件叠加产生的周期结构，从而减弱莫尔条纹现象。设置两层或多层导电层的导电膜，多层导电层在叠加时，无对准精度要求，有利于提高生产效率。同时提供一种应用该导电膜的触控元件。

Description

触控元件及其导电膜

技术领域

本发明涉及电子器件技术领域，特别是涉及一种触控元件及其导电膜。

背景技术

透明导电膜是一种既具有高的导电性，又具有很好的透光性的优良性能的导电膜，具有广泛的应用前景。近年来已经成功应用于液晶显示器、触控面板、电磁波防护、太阳能电池的透明电极透明表面发热器及柔性发光器件等领域中。

在触摸屏技术领域中，透明导电膜通常作为感应触摸等输入信号的感应元件。一般地，透明导电膜包括透明基底及设于透明基底上的导电层。目前，氧化铟锡(Indium TinOxides，ITO)是透明导电膜中导电层的主要材料。

然而，铟是一种昂贵的金属材料，因此以ITO作为导电层的材料在很大程度上提升了触摸屏的成本；此外，ITO导电层在图形化工艺中，需对镀好的整面ITO膜进行蚀刻，以形成ITO图案，不仅工艺复杂，而且在此工艺中，大量的ITO膜被蚀刻掉，造成了大量的贵金属浪费及污染。

目前逐渐兴起的另一类透明导电膜以导电网格作为其导电层，其中导电网格是由交叉的直线状导电丝线所形成的形状规则的网格，如正方形，菱形，六边形等。这种透明导电膜有效降低了触摸屏成本和贵金属浪费的问题，但是这种透明导电膜贴附于液晶显示器(liquid crystal display,LCD)表面时会出现较为明显的Moiré条纹现象，从而影响用户的视觉效果。因为LCD的像素单元是形状规则的矩形单元，像素单元之间是形状规则且成周期性分布的黑色遮光矩阵(Black matrix,BM)，因此透明导电膜的周期性不透光网格线条会与LCD的遮光矩阵形成周期性遮蔽，进而在宏观上表现为Moiré条纹现象。

而且透明导电膜用于触控面板中，通常包括上下两层导电层，分别为感应层(Rx层)和驱动层(Tx层)。上下两层导电层中的金属网格如果使用相同的规则网格，上下两层导电层的金属网格会产生对准误差，产生Moiré条纹现象。而在传统的制作工艺上，很难达到完全对准。

发明内容

基于此，有必要针对产生Moiré条纹现象的问题，提供一种可以减弱Moiré条纹现象的触控元件及其导电膜。

一种导电膜，包括：

基底；

导电层，设置于所述基底至少一表面上，所述导电层包括多条平行的导电丝线及连接各相邻导电丝线的搭接线，所述搭接线的两端点分别搭接相邻两条所述导电丝线上，且同一所述导电丝线同一侧的相邻两条所述搭接线位于所在导电丝线上的两个端点之间的距离为变化值。

在其中一个实施例中，同一所述导电丝线同一侧上的相邻两条所述搭接线位于所在导电丝线上的两个端点之间的距离在50μm～1000μm之间变化。

在其中一个实施例中，所述相邻两条所述导电丝线之间的间距相等，间距为预设值La。

在其中一个实施例中，所述多条搭接线均为线段，且相互平行。

在其中一个实施例中，同一所述导电丝线同一侧上的相邻两条所述搭接线位于所在导电丝线上的两个端点之间的距离在0.5La～1.5La之间变化。

在其中一个实施例中，同一所述导电丝线同一侧上的相邻两条所述搭接线位于所在导电丝线上的两个端点之间的平均距离为La。

在其中一个实施例中，所述搭接线与所述导电丝线之间的夹角为30°～90°或90°～150°。

在其中一个实施例中，与同一导电丝线搭接且位于该导电丝线两侧的搭接线的端点之间的距离大于零。

在其中一个实施例中，所述多条搭接线均为曲线。

一种触控元件，包括如以上任意一项所述的导电膜。

在其中一个实施例中，还包括另一导电膜，所述另一导电膜为如权利要求1～9任意一项所述的导电膜，且该两导电膜中其中一导电膜中所述导电丝线的斜率大于另一导电膜中导电丝线的斜率。

在其中一个实施例中，还包括另一导电膜，所述另一导电膜包括第二基底及设于该第二基底上的第二导电层，所述第二导电层包括多条平行且沿第一方向延伸的第二导电丝线及与所述第二导电丝线相交且沿第二方向延伸的第二搭接线，所述第二导电丝线及第二搭接线不与所述导电膜中的导电丝及搭接线任意一者重合。

一种触控元件，包括：

至少一个基底；

呈叠加设置的第一导电层和第二导电层，所述第一导电层和所述第二导电层均设置于所述基底上，且所述第一导电层与第二导电层之间绝缘，所述第一导电层包括多条第一导电丝线及多条第一搭接线，所述多条第一导电丝线之间彼此平行且间距相等，所述第一搭接线连接所述多条各相邻的第一导电丝线，且所述第一搭接线之间相互平行；所述第二导电层包括多条第二导电丝线及多条第二搭接线，所述多条第二导电丝线之间彼此平行且间距相等，所述第二搭接线连接所述多条各相邻的第一导电丝线，且多条所述第二搭接线之间相互平行；

其中，相邻两条所述第一导电丝线之间的间距为第一预设值La，相邻两条所述第二导电丝线之间的间距为第二预设值Lb，相邻两条所述第一搭接线之间的间距为0.5Lb～1.5Lb，相邻两条所述第二搭接线之间的间距为0.5La～1.5La。

在其中一个实施例中，所述第一搭接线的斜率与所述第二导电丝线的斜率相等，所述第二搭接线的斜率与所述第一导电丝线的斜率相等。

在其中一个实施例中，位于两所述第一导电丝线之间的多个第一搭接线中，相邻两条第一搭接线之间的平均间距为Lb；位于两所述第二导电丝线之间的多个第二搭接线中，相邻两条第二搭接线之间的平均间距为La。

在其中一个实施例中，所述第一预设值La的大小等于所述第二预设值Lb的大小。

上述设置一层导电层的导电膜中，因为连接各相邻导电丝线的搭接线可以在一定范围内随机设置，可在一定程度上破坏与显示器件叠加产生的周期结构，从而减弱莫尔条纹现象。设置两层或多层导电层的导电膜，多层导电层在叠加时，无对准精度要求，有利于提高生产效率。

上述触控元件中，因为包括了具备一层导电层的导电膜或者具备两层或多层导电层的导电膜，所以也能够减弱莫尔条纹现象。

附图说明

图1为第一实施方式中触控元件的结构示意图；

图2为图1所示触控元件的另一视角的结构示意图；

图3a为图2中第一导电层的结构示意图；

图3b为图2所示第一导电层的另一实施方式的结构示意图；

图4为一实施方式中第二导电层的结构示意图；

图5为一实施方式中第一导电层和第二导电层叠加后的结构示意图；

图6为另一实施方式中第一导电层的结构示意图；

图7为另一实施方式中第二导电层的结构示意图；

图8为图6所示第一导电层与图7所示导电层叠加后的结构示意图；

图9为第二实施方式中触控元件的结构示意图；

图10为图9中凹槽结构示意图；

图11为第三实施方式中触控元件的结构示意图；

图12为第四实施方式中触控元件的结构示意图；

图13为第五实施方式中触控元件的结构示意图；

图14为第六实施方式中触控元件的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。

本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参阅图1及图2，具体到第一实施方式中，触控元件100包括基底110、第一导电层120、第二导电层130及电极引线。

基底110可以为透明基底，也可以为不透明基底。具体到本实施方式中，当触控元件100应用到触摸屏上时，基底110为透明基底。例如基底110可以为玻璃板、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)等。当触控元件100应用到按键板、笔记本电脑触控板上时，基底可以为不透明基底。

第一导电层120设置于基底110上。具体到本实施方式中，可以通过曝光～显影～蚀刻等工艺凸设于基底110上。第二导电层130与第一导电层120叠加设置于基底110上，且第二导电层130与第一导电层120相互绝缘。具体到本实施方式中，第一导电层120设置于基底110的一表面上，第二导电层130设置于基底110背向于第一导电层120的表面，第一导电层120、基底110及第二导电层130依次层叠设置。

请一并参阅图3a，第一导电层120包括多条相互平行的第一导电丝线121及多条连接各相邻第一导电丝线121的第一搭接线122。第一搭接线122的两端点分别搭接在相邻两条第一导电丝线121上，且同一第一导电丝线121同一侧上的相邻两条第一搭接线122位于所在第一导电丝线上121的两个端点之间的距离为变化值。

具体地，同一第一导电丝线121同一侧上的相邻两条第一搭接线122位于所在第一导电丝线121上的两个端点之间的距离在50μm～1000μm之间变化。

如图3a所示，第一导电层120包括多条平行的第一导电丝线121及连接各相邻两条第一导电丝线的第一搭接线122，一第一导电丝线121上连接有多条第一搭接线122，第一导电丝线121与第一搭接线122形成导电网格。相邻两条第一导电丝线121之间的间距相等，其间距为第一预设值La，其中La的取值范围可以为150μm～600μm。第一搭接线122的两端分别连接于相邻两条第一导电丝线121上，第一搭接线122均为线段，并且彼此平行，第一搭接线122和第一导电丝线121之间的夹角为90°，相邻两条第一搭接线122之间的间距在0.5La～1.5La之间变化，且相邻两条第一搭接线之间的平均间距为La。

需要说明的是，在其它实施例中，相邻两条第一导电丝线121的间距也可不相等，即相邻两条第一导电丝线121的间距也可在一定范围内变化。另外，第一搭接线122与第一导电丝线121之间的夹角也可为其它值，优选的是，第一搭接线122与第一导电丝线121之间的夹角为30°～90°或90°～150°。当然，相邻两条第一搭接线122之间也可彼此不平行，即，第一搭接线122与第一导电丝线121之间的夹角可不完全相等。

如图3b所示，第一搭接线122为大小、形状完全相同的弧线，落在同一第一导电丝线121上两侧的弧线的端点之间的距离大于零，即，同一第一导电丝线121两侧的弧线的端点不重合。

当然，在其它实施例中，第一搭接线122也可为其它类型的非直线，如折线、正弦线等。另外，各第一搭接线122之间的大小、形状可不完全相同。

在本实施例中，第二导电层130的结构与第一导电层120的结构大致相同。第二导电层130与第一导电层120的不同之处在于，第二导电层130中第二导电丝线的斜率与第一导电层中第一导电丝线的斜率不相等。

请参阅图4，在另一实施例中，第二导电层130包括多条平行且沿第一方向延伸的第二导电丝线131及与第二导电丝线131相交且沿第二方向延伸的第二搭接线132。在图示实施例中，多条第二导电丝线131相互平行且间距相等，多条第二搭接线132相互平行且间距相等，第二导电丝线131和第二搭接线132形成多个大小相等的平行四边形网格。

第二导电层130中第二导电丝线131和第二搭接线132的斜率与第一导电层中第一导电丝线121的斜率不相等，故当第一导电层120与第二导电层130叠加设置时，如图5所示，第一导电层120中的第一导电丝线121与第二导电层130中的第二导电丝线131及第二搭接线132之间不重叠。

以上实施例中，第一导电层120与基底可以构成第一导电膜，第二导电层130与基底可以构成另一导电膜，由于第一导电膜中连接各相邻第一导电丝线121的第一搭接线122可在一定范围内随机设置，可在一定程度上破坏与显示器件叠加产生的周期结构，从而减弱莫尔条纹现象。

请参阅图6及图7，在另一实施方式中，第一导电层150包括多条第一导电丝线151及多条第一搭接线152。多条第一导电丝线151相互平行，且相邻两条第一导电丝线151之间的间距相等，其间距为第一预设值La，其中La的取值范围可以为150μm～600μm。一第一导电丝线151上连接有多条第一搭接线152，第一导电丝线151与第一搭接线152形成导电网格。具体到本实施方式中，第一导电丝线151的斜率为X，斜率X＜0，第一搭接线152为线段，第一搭接线152的两端分别连接于相邻两条第一导电丝线151上，且多条第一搭接线152相互平行，第一搭接线152的斜率可以为Y，斜率Y≥0。相邻两条第一搭接线152之间的间距可以为0.5Lb～1.5Lb。位于两第一导电丝线151之间的多个第一搭接线152中，相邻两条第一搭接线122之间的平均间距可以为Lb。

第二导电层160包括多条第二导电丝线161及多条第二搭接线162。多条第二导电丝线161相互平行，且相邻两条第二导电丝线161之间的间距相等，其间距为第二预设值Lb，具体地，Lb的取值范围可以为150μm～600μm。一第二导电丝线161上连接有多条第二搭接线162，第二导电丝线161与第二搭接线162形成导电网格。具体到本实施方式中，第二导电丝线161的斜率为Y，斜率Y≥0。第二搭接线162为线段，第二搭接线162的两端分别连接于相邻两条第二导电丝线161上，且多条第二搭接线162之间相互平行，第二搭接线162的斜率可以为X，即第二搭接线162的斜率与第一导电丝线161的斜率相等。相邻两条第二搭接线162之间的间距可以为0.5La～1.5La。位于两所述第二导电丝线161之间的多个第二搭接线162中，相邻两条第二搭接线162之间的平均间距可以为La。

请参阅图8，当第一导电层150与第二导电层160叠加时，第一导电层150中斜率为X的第一导电丝线151投影到第二导电层160上，第一导电丝线151与第二导电层160中斜率为Y的第二导电丝线161交叉，形成多个两组对边长度分别为第一预设值La和第二预设值Lb的大平行四边形，而第一搭接线152与第二搭接线162将该大平行四边形分割成大小不同的小四边形，无需对准也能避免产生Moiré条纹现象。上述触控元件100在叠加或设计时，无对准精度要求，有利于提高生产效率。

具体地，在图示实施例中，第一导电丝线151的斜率为第二导电丝线161的斜率为当然，在保证第一导电丝线151与第二导电丝线161的斜率不相等的条件下，第一导电丝线151、第二导电丝线151的斜率还可为其它值。优选的是，第一导电丝线151与显示器像素单元排列方向之间的夹角为15°～45°或135°～165°，第二导电丝线161与显示器像素单元排列方向之间的夹角为135°～165°或15°～45°。

具体到本实施方式中，第一预设值La的大小等于第二预设值Lb的大小。此时，第一导电层150与第二导电层160叠加后，第一导电丝线151投影到第二导电层160上时，第一导电丝线151与第二导电丝线161形成菱形网格。当然，在其它的实施方式中，第一预设值La的大小不一定等于第二预设值Lb的大小。

以上实施例中，第一导电层150和第二导电层160中，第一导电丝线151、第二导电丝线161、第一搭接线152及第二搭接线162由导电材料形成，且形成的线宽均相等，取值范围介于0.5μm～5μm之间。导电材料可以为导电金属、碳纳米管、石墨烯墨水或导电高分子等。

请再次参阅图1，电极引线包括第一电极引线141及第二电极引线(图未示)。第一电极引线141与第一导电层120电连接，第二电极引线与第二导电层130电连接。具体到本实施方式中，电极引线可以为网格状或者线段状电极引线，电极引线为通过丝网印刷、蚀刻、压印或喷墨打印方式形成。

请参阅图9及图10，为第二实施方式中的触控元件200的结构示意图。具体到第二实施方式中，基底210的材料可以为热塑性材料如聚碳酸酯(Polycarbonate，PC)、聚甲基丙烯酸甲酯(Poly methyl Methacrylate，PMMA)等。可以通过在基底210的一表面开设第一凹槽211，在第一凹槽211内填充导电材料以形成第一导电层220；在背向于基底210开设有第一凹槽211的另一表面开设第二凹槽212，然后再在第二凹槽212内填充导电材料以形成第二导电层230。具体地，第一凹槽211和第二凹槽212的底部为非平面结构，一方面其可以增大导电材料与凹槽底壁的接触面积，增大导电材料与凹槽底壁的粘附力，另一方面还可以减弱导电材料于凹槽底壁处的光线反射，降低导电网格的可见度。

具体地，非平面结构的形状可以为单个V形或单个圆弧形，非平面结构的形状也可以为多个V形组合的规则锯齿状、多个圆弧形组合的波浪状或者V形和圆弧形组合的非平面结构等，当然非平面结构还可以为其它形状，只要保证网格凹槽底部不平整即可。

请参阅图11，为第三实施方式中的触控元件300的结构示意图。具体到本实施方式中，可以在基底310的一表面设置第一基质层320，在第一基质层320远离基底的表面开设第一凹槽321，然后再在第一凹槽321内填充导电材料以形成第一导电层330。在背向于基底310设置有第一基质层320的另一表面设置第二基质层340，在第二基质层340远离基底的表面开设第二凹槽341，然后再在第二凹槽341内填充导电材料以形成第二导电层350。第一基质层320及第二基质层340的材料为UV胶，压印胶、聚碳酸酯等，可以通过刮涂、喷涂等方式形成于第一基底310上。

当然，在其它的实施方式中，也可以在基底的一表面直接开设第一凹槽，然后在第一凹槽内填充导电材料形成第一导电层，在基底背向于第一凹槽的表面设置第二基质层，然后在第二基质层远离基底的表面上开设第二凹槽，再在第二凹槽内填充导电材料形成第二导电层。

当然，在其它的实施方式中，也可以在基底的一表面直接开设第一凹槽，然后在第一凹槽内填充导电材料形成第一导电层，然后在基底开设有第一凹槽的表面设置第二基质层，在第二基质层远离基底的表面开设第二凹槽，然后在第二凹槽内填充导电材料形成第二导电层。

请参阅图12，为第四实施方式中触控元件400的结构示意图。具体到本实施方式中，基底410包括第一基底411和第二基底412，第一基底411与第二基底412的材料可以为热塑性材料如聚碳酸酯(Polycarbonate，PC)、聚甲基丙烯酸甲酯(Poly methylMethacrylate，PMMA)等。第一基底411的一表面开设有第一凹槽411a，再在第一凹槽411a内填充导电材料以形成第一导电层420。第二基底412的一表面开设有第二凹槽412a，再在第二凹槽412a内填充导电材料形成第二导电层430，其中，第一导电层420与第二导电层430相互绝缘设置，第一基底未设置凹槽的表面和第二基底未设置凹槽的表面通过粘结层(图未示)叠加设置。

当然，在其它实施例中，第一基底和第二基底的叠加方式也可为其它形式，例如，第一基底设有凹槽的表面和第二基底设有凹槽的表面通过粘结层叠加设置，或第一基底设有凹槽的表面和第二基底未设有凹槽的表面通过粘结层叠加设置。

请参阅图13，为第五实施方式中触控元件500的结构示意图。具体到本实施方式中，基底510包括第一基底511及第二基底512，第一基底511与第二基底512叠加设置。第一基底511的表面还设置有第一基质层520，第一基质层520远离第一基底511一侧的表面开设有第一凹槽521，导电材料填充于第一凹槽521内以形成第一导电层530。第二基底512表面设有第二基质层540，第二基质层540远离第二基底512的表面开设有第二凹槽541，导电材料填充于第二凹槽541内以形成第二导电层550。

当然，请参阅图14，在第六实施方式的触控元件600中，基底610包括第一基底611和第二基底612。通过在第一基底611表面直接形成第一导电层620，在第二基底612表面直接形成第二导电层630，且保证第一导电层620与第二导电层630之间相互绝缘。例如，第一导电层620可以通过曝光～显影～蚀刻等工艺凸设于第一基底611表面，第二导电层630可以通过曝光～显影～蚀刻等工艺凸设于第二基底612表面。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (2)

1.一种触控元件，其特征在于，包括：

至少一个基底；

呈叠加设置的第一导电层和第二导电层，所述第一导电层和所述第二导电层均设置于所述基底上，且所述第一导电层与第二导电层之间绝缘，所述第一导电层包括多条第一导电丝线及多条第一搭接线，所述多条第一导电丝线之间彼此平行且间距相等，所述第一搭接线连接所述多条各相邻的第一导电丝线，且所述第一搭接线之间相互平行，位于同一所述第一导电丝线相对两侧的所述第一搭接线相互错开设置；所述第二导电层包括多条第二导电丝线及多条第二搭接线，所述多条第二导电丝线之间彼此平行且间距相等，所述第二搭接线连接多条各相邻的所述第二导电丝线，且多条所述第二搭接线之间相互平行，位于同一所述第二导电丝线相对两侧的所述第二搭接线相互错开设置；

其中，相邻两条所述第一导电丝线之间的间距为第一预设值La，相邻两条所述第二导电丝线之间的间距为第二预设值Lb，相邻两条所述第一搭接线之间的间距为0.5Lb～1.5Lb，位于两所述第一导电丝线之间的多个第一搭接线中，相邻两条第一搭接线之间的间距不相等且平均间距为Lb；相邻两条所述第二搭接线之间的间距为0.5La～1.5La，位于两所述第二导电丝线之间的多个第二搭接线中，相邻两条第二搭接线之间的间距不相等且平均间距为La；所述第一搭接线的斜率与所述第二导电丝线的斜率相等，所述第二搭接线的斜率与所述第一导电丝线的斜率相等；

当所述第一导电层与所述第二导电层叠加时，所述第一导电丝线投影到所述第二导电层上，所述第一导电丝线与所述第二导电丝线交叉，形成多个两组对边长度分别为第一预设值La和第二预设值Lb的大平行四边形，所述第一搭接线与所述第二搭接线将所述大平行四边形分割成大小不同的小四边形。

2.根据权利要求1所述的触控元件，其特征在于，所述第一预设值La的大小等于所述第二预设值Lb的大小。