CN105428476B - 一种具有电子阻挡与空穴调整层的外延结构 - Google Patents

Abstract

本发明提出了一种具有电子阻挡与空穴调整层的外延结构，从下至上依次包括缓冲层、N型掺杂外延层、发光层和P型掺杂外延层，其特征在于：所述发光层与P型掺杂外延层之间还包含材料为Al_x0In_y0Ga_1‑x0‑y0N的P型掺杂空穴注入层和复数个子组合层堆叠形成的多层结构；所述每一个子组合层由材料为Al_x1In_y1Ga_1‑x1‑y1N的电子阻挡层与材料为Al_x2In_y2Ga_1‑x2‑y2N的空穴调整层组成，其中，y₀＞x₀＞0，x₁＞y₁＞0，x₂≥y₂＞0，x₁＞x₂≥x₀，y₀＞y₂＞y₁。所述空穴注入层中的P型杂质通过延迟效果和在后续高温的条件下的扩散作用进入临近空穴注入层的子组合层内。调整多层结构中铝和铟的组分含量，形成良好的电子阻挡性能，并降低电阻值，提供有效空穴注入来源，改善芯片的抗静电性能。

Description

一种具有电子阻挡与空穴调整层的外延结构

技术领域

本发明属于半导体制备技术领域，特别涉及一种具有电子阻挡与空穴调整层的外延结构。

背景技术

发光二极管（LED，Light Emitting Diode）是一种外延固体发光器件，通过在器件两端加载正向电压，电子和空穴在有源区复合产生大量光子，电能转化为光能。而氮化镓基外延是继Si和GaAs之后的第三代外延材料，近年来发展较为迅速。但同样也面临着很多问题，例如，当LED处于工作状态时，大量的电子会从有源层溢出，使得发光效率大大降低。目前常采用的解决方法是在发光层之后生长一层P型氮化铝镓电子阻挡层，用以减少电子的溢出，同时还可以显著降低外延片中P型层的位错密度，减弱镁的自补偿效应以及减少甚至抑制非辐射复合中心的产生，提高空穴的注入效率。

目前大部分P 型氮化铝镓是铝组分是恒定不变的单层结构，随着镁的增加，氮化铝镓中空穴浓度单调上升，当空穴浓度达到最大后，随着镁的继续增加，镁的自补偿效应，使空穴浓度反而下降，且材料劣化产生裂纹。因此，P型电子阻挡层结构的设计对氮化镓基LED 的内量子效率和发光效率有很重要的影响。

发明内容

本发明所解决的技术问题在于提供一种具有电子阻挡与空穴调整层的外延结构及制备方法，以解决上述背景技术中所提及的问题。

本发明提供的技术方案为：一种具有电子阻挡与空穴调整层的外延结构，从下至上依次包括衬底、缓冲层、N型掺杂半导体层、发光层和P型掺杂半导体层，其中，所述发光层与P型掺杂半导体层之间还包含材料为Al_x0In_y0Ga_1-x0-y0N的P型掺杂空穴注入层和复数个子组合层堆叠形成的多层结构；所述每一个子组合层由材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层与材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层组成，其中，y₀＞x₀＞0，x₁＞y₁＞0，x₂≥y₂＞0，x₁＞x₂≥x₀，y₀＞y₂＞y₁。

优选的，所述多层结构中位于下部的子组合层为非故意P型掺杂层，位于上部的子组合层为故意P型掺杂层，所述非故意P型掺杂的子组合层个数大于或等于所述故意P型掺杂的子组合层个数。

优选的，所述空穴注入层的P型杂质浓度大于多层结构的P型杂质浓度。

优选的，所述空穴注入层形成过程中的P型杂质通过延迟效应及后续高温条件下的扩散作用进入非故意P型掺杂子组合层内。

优选的，所述故意P型掺杂的子组合层个数≤3。

优选的，所述多层结构中至少2个子组合层的Al组分不同。

优选的，所述多层结构中子组合层的个数≥2。

优选的，每一所述子组合层的总厚度为10埃～200埃。

优选的，所述空穴注入层的厚度为50埃～1000埃。

优选的，所述空穴注入层、电子阻挡层与空穴调整层的Al组分的变化方式为恒定掺杂、抛物线形、递增或递减变化掺杂。

优选的，所述空穴注入层的P型杂质平均浓度≥1×10¹⁸。

优选的，所述多层结构的P型杂质平均浓度≥1×10¹⁶。

为制备上述的外延结构，本发明同时提出一种具有电子阻挡与空穴调整层的外延结构的制备方法，所述方法包括以下步骤：

提供一衬底；

沉积缓冲层于所述衬底之上；

沉积N型掺杂半导体层于所述缓冲层之上；

沉积发光层于所述N型掺杂半导体层之上；

沉积材料为Al_x0In_y0Ga_1-x0-y0N的P型掺杂空穴注入层于所述发光层之上；

沉积材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层与材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层交替堆叠组成的多层结构于所述空穴注入层之上，其中，y₀＞x₀＞0，x₁＞y₁＞0，x₂≥y₂＞0，x₁＞x₂≥x₀，y₀＞y₂＞y₁；

沉积P型掺杂半导体层于所述多层结构之上，形成外延结构。

优选的，沉积所述P型掺杂空穴注入层时反应室的温度低于沉积所述多层结构时反应室的温度。

优选的，沉积所述P型掺杂空穴注入层时反应室的温度与沉积所述多层结构时反应室的温度差值为50~100℃。

优选的，沉积所述P型掺杂空穴注入层时反应室的压力与沉积所述多层结构时反应室的压力相同，压力值为50~500torr。

优选的，沉积多层结构过程中，首先停止通入P型杂质源，沉积位于多层结构下部的非故意P型掺杂子组合层，所述空穴注入层形成过程中的P型杂质通过延迟效应及后续高温条件下的扩散作用进入所述非故意P型掺杂子组合层内；然后再次通入P型杂质源，沉积形成位于所述多层结构上部的故意P型掺杂子组合层。

优选的，所述非故意P型掺杂子组合层的个数大于或等于所述故意P型掺杂子组合层的个数。

优选的，所述故意P型掺杂子组合层的个数≤3。

优选的，所述空穴注入层的P型杂质浓度大于多层结构的P型杂质浓度。

优选的，所述空穴注入层的P型杂质平均浓度≥1×10¹⁸。

优选的，所述多层结构的P型杂质平均浓度≥1×10¹⁶。

优选的，所述多层结构中至少2个子组合层的Al组分不同。

优选的，所述多层结构中子组合层的个数≥2。

优选的，每一所述子组合层的总厚度为10埃～200埃。

优选的，所述空穴注入层的厚度为50埃～1000埃。

优选的，所述空穴注入层、电子阻挡层与空穴调整层的Al组分的变化方式为恒定掺杂、抛物线形、递增或递减变化掺杂。

本发明至少具有以下有益效果：

本发明通过在外延结构中的发光层与P型掺杂半导体层之间插入一层P型空穴注入层，以高浓度掺杂提供足够的空穴，且临近发光层，可有效提升发光效率，同时为缓冲发光层与后续多层结构的晶格差异及实现低能阶特性，该空穴注入层采用低Al组分高In组分的材料组成。

随后生长高Al组分的电子阻挡层和低Al组分的空穴调整层交替层叠组成的多层结构，利用高Al组分与低Al组分交替分布的结构避免高Al组分引起的材料质量降低现象，同时利用In组分低能阶的特性与Al组分搭配调变多层结构的能阶变化以进一步改善多层结构整体电子阻挡及空穴调整的作用。

此外，在沉积临近空穴注入层的多层结构的子组合层时不通入P型杂质源，而是通过P型杂质的延迟效应及后续高温条件下的扩散作用进入该子组合层内；然后在继续生长的临近P型掺杂半导体层的子组合层中掺入P型杂质，在保证不增加电压特性的前提下，提升多层结构的晶体质量。

同时，所述空穴注入层和多层结构均为氮化铝铟镓材料层，调整多层结构中铝和铟的组分含量，在形成良好的电子阻挡性能的同时降低其阻值，且结合前述的空穴注入层提供的有效空穴来源改善芯片的抗静电性能。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。

图1为本发明实施例一之发光半导体外延结构示意图。

图2为本发明实施例一之多层结构示意图一。

图3为本发明实施例一之多层结构示意图二。

图4为本发明实施例一之发光半导体外延结构的制备方法流程图。

图5为本发明实施例二之发光半导体外延结构示意图。

图6为本发明实施例二之多层结构示意图。

图中：10. 衬底；20. 缓冲层；30. N型掺杂半导体层；40. 发光层；50. P型掺杂空穴注入层；60. 多层结构；61、61’、62、62’. 子组合层；611、611’、621、621’.电子阻挡层；612、612’、622、622’. 空穴调整层；70. P型掺杂半导体层。

具体实施方式

下面结合附图和实施例对本发明的具体实施方式进行详细说明。

实施例1

参看附图1和2，本发明提出的一种具有电流阻挡与空穴调整层的外延结构，包括衬底10、缓冲层20、N型掺杂半导体层30、发光层40、P型掺杂半导体层70；其中，发光层40与P型掺杂半导体层70之间还包含一材料为Al_x0In_y0Ga_1-x0-y0N、厚度为50埃～1000埃的P型掺杂空穴注入层50，以及复数个子组合层（61、61’ 62、和62’）堆叠形成的多层结构60；每一个子组合层均由材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层（611、611’、621、621’）与材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层（612、612’、622、622’）组成，其中，y₀＞x₀＞0，x₁＞y₁＞0，x₂≥y₂＞0，x₁＞x₂≥x₀，y₀＞y₂＞y₁。由于P型掺杂空穴注入层50的主要作用是提供足够的空穴浓度以增加电子空穴复合效率，因此为了使空穴较好的迁移进入发光层40，故设计该层的Al组分偏低，且为避免过高沉积温度破坏发光层40质量，则采用较低沉积温度，从而使该层的In掺杂组分偏高，即符合y₀＞x₀＞0的关系。而为了使多层结构60中的电子阻挡层（611、611’、621、621’）具有更好的电子阻挡效果，该层优选较高的Al组分，即x₁＞y₁＞0；同时为缓解较高Al组分所引起的材料质量降低现象，故随后沉积的空穴调整层（612、612’、622、622’）采用较低Al组分，且为进一步优化Al与In的掺杂比例，得到更高的空穴调整作用，则该空穴调整层（612、612’、622、622’）的In组分与该层Al组分相近或略高，即x₂≥y₂＞0。同时，为进一步提升P型掺杂空穴注入层50和多层结构60各自的功能作用，本发明进一步限定此两层中Al组分和In组分的浓度，即x₁＞x₂≥x₀，y₀＞y₂＞y₁。

多层结构60中至少2个子组合层（61、61’和62、62’）的Al组分不同；多层结构60中子组合层的个数≥2。每一子组合层的总厚度为10埃～200埃。其中，临近于空穴注入层50的不同Al组分的子组合层61和62为非故意P型掺杂层，而临近于P型掺杂半导体层70的不同Al组分的子组合层61’和62’为故意P型掺杂层，且子组合层61与61’，62与62’的Al组分相同，同时优选每一子组合层内电子阻挡层与空穴调整层内的Al组分相同，即层611和612、611’和612’、621和622、621’和622’的Al组分相同。

而作为此结构的一变形实施例，子组合层61与61’， 62与62’为Al组分不同层，且按照61、62、61’、62’的顺序为恒定掺杂或抛物线形或递增或递减变化，其x₁和x₂的变化范围为：0.01～0.25，同时为了得到更好的效果，在调节铝浓度变化时亦可调节铟的组分，使y₁和y₂的变化范围为0.01～0.1。

参看附图3，作为此结构的另一变形实施例，此多层结构60具有三个子组合层61、61’和 62，其中，61、61’为未掺杂子组合层，62为P型掺杂子组合层；且Al组分不同，并按照61、61’、62、的顺序亦可依照恒定掺杂或抛物线形或递增或递减变化，其x₁和x₂的变化范围为：0.01～0.25。

参看附图4，为制备上述外延结构，本发明同时提出一种制备方法，其包括以下步骤：

S01、提供一衬底10，衬底10选用蓝宝石、碳化硅、硅、氮化镓等材料中的一种；

S02、沉积缓冲层20于衬底10之上，缓冲层20为非掺杂氮化物层或低掺杂氮化物层；

S03、沉积N型掺杂半导体层30于缓冲层20之上；

S04、沉积发光层层40于N型半导体层30之上；

S05、调节反应室温度至600~1000℃，压力为50~500torr，沉积材料为Al_x0In_y0Ga_1-x0-y0N的P型掺杂空穴注入层50于发光层40之上，其中，y₀＞x₀＞0，P型掺杂空穴注入层50的厚度为50埃～1000埃，其P型杂质浓度≥1×10¹⁸，利用此高浓度P型掺杂提供充足的空穴，提高发光层40中的复合效率；且此高于后续多层结构60掺杂浓度的杂质亦为后续沉积层中杂质的迁移提供先决条件。同时该层沉积温度略高于或等同于发光层40温度，从而避免发光层40因高温环境而被破坏；

S06、保持压力不变，调节反应室温度，使温度高于空穴注入层50的沉积温度50~100℃，沉积材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层与材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层交替堆叠组成的多层结构60于空穴注入层50之上；与空穴注入层50的沉积温度相比，该多层结构60的沉积温度较高，利用此高温条件提升晶体质量，减少缺陷，改善发光半导体的性能，其中y₀＞x₀＞0；x₁＞y₁＞0，x₂≥y₂＞0，x₁＞x₂≥x₀，y₀＞y₂＞y₁；

S07、沉积P型掺杂半导体层70于多层结构60之上形成外延结构。

本发明中，所述多层结构60中至少包含2个Al组分不同的子组合层，每一个子组合层均由一对材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层与材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层组成，且电子阻挡层和空穴调整层中Al组分的变化方式为恒定掺杂、抛物线形、递增或递减变化掺杂；

本实施例中沉积多层结构60的具体过程为：在P型掺杂的空穴注入层50沉积结束后，停止通入P型杂质源，通过延迟效应及后续高温条件下的扩散作用生长非故意P型掺杂的子组合层61，其由Al_x1In_y1Ga_1-x1-y1N的电子阻挡层611与Al_x2In_y2Ga_1-x2-y2N的空穴调整层612组成，继续沉积子组合层62，其亦由材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层621与Al_x2In_y2Ga_1-x2-y2N的空穴调整层622组成，其中x₁＞y₁＞0，x₂≥y₂＞0，此处优选x₁=0.05~0.25，y₁=0.01~0.1，x₂=0.05~0.25，y₂=0.01~0.1；所述组合层61和62为铝组分不同的子组合层，优选子组合层61的Al组分高于子组合层62，且相比于空穴注入层50，其铝和铟组分满足关系式：x₁＞x₂≥x₀，y₀＞y₂＞y₁。后通入P型杂质源，沉积铝组分和铟组分分别与子组合层61和子组合层62相同或不同的子组合层61’和子组合层62’，其均由材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层611’、621’及材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层612’、622’组成。

虽然临近于空穴注入层50的子组合层61和62在生长过程中未通入杂质源，但其沉积温度较高，而P型杂质源在高温条件下亦有扩散作用，同时P型杂质源也具有记忆延迟效应，因此利用此两种特性可使空穴注入层50中的高浓度P型杂质源及腔室中延迟遗留的P型杂质源进入临近的非故意P型掺杂层内，在不影响晶体质量的前提下，也使得电阻较小，减小最终形成的半导体元件的使用电压。而临近于P型掺杂半导体层70的子组合层61’和62’因掺杂有P型杂质源，从而使得形成的多层结构中P型杂质浓度均值≥1×10¹⁶，进一步降低半导体元件的使用电压。

作为本方法的变形例，沉积的多层结构60具有2个或3个子组合层，临近于空穴调整层的一个或2个子组合层为未掺杂层，而临近于P型掺杂半导体层70的子组合层则为P型掺杂层。

同时，所述空穴注入层50和多层结构60均为氮化铝铟镓材料层，当铝组分越高，其电子阻挡效果越好，但其应力也随之增加造成晶体质量劣化，因此本实施例采用铝组分变化的方法及多层堆叠的结构缓解该层应力，同时配合P型杂质源非掺杂/掺杂的模式调节该多层结构60的电阻值，进而获得具有良好的电子阻挡性能及低阻值特性的P型结构层，同时再利用高浓度空穴注入层50提供有效空穴注入来源，改善芯片的抗静电性能。

实施例2

参看附图5和6，本实施例与实施例1的区别在于多层结构60中临近空穴注入层50的非故意P型掺杂的子组合层（61、62、…）数目大于3，随后在此非故意P型掺杂的子组合层上继续沉积故意P型掺杂子组合层（61’、62’…），后将此非故意P型掺杂的子组合层与P型掺杂子组合层依次堆叠最终形成多层结构60。其中临近空穴注入层50的非故意P型掺杂的子组合层及其上沉积的故意P型掺杂子组合层数目根据实际生产的电性能需求灵活调节，不局限于本实施例的数目。而为优化多层结构60对于电流阻挡效果及抗静电性能，当多层结构60中子组合层数目大于8时，优选掺杂的子组合层数目小于等于3。

应当理解的是，上述具体实施方案为本发明的优选实施例，本发明的范围不限于该实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。

Claims (11)

1.一种具有电子阻挡与空穴调整层的外延结构，从下至上依次包括衬底、缓冲层、N型掺杂半导体层、发光层和P型掺杂半导体层，其特征在于：所述发光层与P型掺杂半导体层之间还包含材料为Al_x0In_y0Ga_1-x0-y0N的P型掺杂空穴注入层和复数个子组合层堆叠形成的多层结构；所述每一个子组合层由材料为Al_x1In_y1Ga_1-x1-y1N的电子阻挡层与材料为Al_x2In_y2Ga_1-x2-y2N的空穴调整层组成，其中，y₀＞x₀＞0，x₁＞y₁＞0，x₂≥y₂＞0，x₁＞x₂≥x₀，y₀＞y₂＞y₁；所述多层结构中位于下部的子组合层为非故意P型掺杂层，位于上部的子组合层为故意P型掺杂层，所述非故意P型掺杂的子组合层个数大于或等于所述故意P型掺杂的子组合层个数。

2.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述空穴注入层形成过程中的P型杂质通过延迟效应及后续高温条件下的扩散作用进入非故意P型掺杂子组合层内。

3.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述空穴注入层的P型杂质浓度大于多层结构的P型杂质浓度。

4.根据权利要求3所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述空穴注入层的P型杂质平均浓度≥1×10¹⁸。

5.根据权利要求3所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述多层结构的P型杂质平均浓度≥1×10¹⁶。

6.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述故意P型掺杂的子组合层个数≤3。

7.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述多层结构中至少2个子组合层的Al组分不同。

8.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述多层结构中子组合层的个数≥2。

9.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：每一所述子组合层的总厚度为10埃～200埃。

10.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述空穴注入层的厚度为50埃～1000埃。

11.根据权利要求1所述的一种具有电子阻挡与空穴调整层的外延结构，其特征在于：所述空穴注入层、电子阻挡层与空穴调整层的Al组分的掺杂方式为恒定掺杂、抛物线形、递增或递减变化掺杂。