CN105336777A - 一种超结mos器件及其制造方法 - Google Patents
一种超结mos器件及其制造方法 Download PDFInfo
- Publication number
- CN105336777A CN105336777A CN201410332442.6A CN201410332442A CN105336777A CN 105336777 A CN105336777 A CN 105336777A CN 201410332442 A CN201410332442 A CN 201410332442A CN 105336777 A CN105336777 A CN 105336777A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- silicon substrate
- type silicon
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种超结MOS器件及其制造方法。该制造方法包括如下顺序进行的步骤:在N型硅衬底的N型外延层内部形成深沟槽;在形成有所述深沟槽的N型硅衬底上形成P型外延层,经驱入,在所述N型外延层内部形成P型扩散层;在所述P型外延层内部形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部;在形成有所述浅沟槽的N型硅衬底表面形成栅氧化层,并在所述浅沟槽内部的栅氧化层上填充多晶硅;在填充有所述多晶硅的N型硅衬底的P型外延层内部形成源区;在形成有所述源区的N型硅衬底表面依次形成介质层和金属层。本发明的制造方法无需对P型外延层进行回刻或研磨,并且还能够省去体区制作步骤,因此简化了制造工艺并降低了制造成本。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种超结MOS器件及其制造方法。
背景技术
超结(Superjunction)MOS又称为CoolMOSD,其通过设置一个深入外延层的P区(即P外延),在大大提高器件击穿电压的同时,对导通电阻基本上不产生影响。
图1至图4示出了一种现有的超结MOS器件的制造方法。首先,如图1所示,在N型硅衬底1的N型外延层2上形成初始氧化层3,经光刻和刻蚀,在N型外延层2内部形成深沟槽;随后在N型硅衬底1上形成P型外延层4,其对深沟槽形成填充,经驱入后,在N型外延层2内部形成P型扩散层5;其次,如图2所示,通过回刻或研磨去除深沟槽外部的P型外延层4,并去除初始氧化层3;接着,如图3所示,在N型硅衬底1表面形成氧化层6,经光刻和刻蚀后形成浅沟槽,随后依次制作多晶硅栅极(包括栅氧化层7和多晶硅层8)、体区9和源区10,并形成介质层11、正面金属层12和背面金属层13,所制成的超结MOS的结构如图4所示。
现有的超结MOS器件的制造方法通常需要对深沟槽外部的P型外延层4进行回刻或研磨,然而该操作会对器件产生不利影响。
发明内容
本发明提供一种超结MOS器件及其制造方法,其无需对深沟槽外部的P型外延层进行回刻或研磨,因此能够较好地保证超结MOS器件的质量。
本发明提供的一种超结MOS器件的制造方法,包括如下顺序进行的步骤:
在N型硅衬底的N型外延层内部形成深沟槽;
在形成有所述深沟槽的N型硅衬底上形成P型外延层,经驱入,在所述N型外延层内部形成P型扩散层;
在所述P型外延层内部形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部;
在形成有所述浅沟槽的N型硅衬底表面形成栅氧化层,并在所述浅沟槽内部的栅氧化层上填充多晶硅;
在填充有所述多晶硅的N型硅衬底的P型外延层内部形成源区;
在形成有所述源区的N型硅衬底表面依次形成介质层和金属层。
本发明的超结MOS器件的制造方法对现有工艺进行改进和优化,其无需对深沟槽外部的P型外延层进行回刻或研磨,而是在直接在P型外延层中刻蚀出浅沟槽,不仅可以避免因回刻或研磨P型外延层所带来的不利影响,还能够省去P-体区的制作步骤。
进一步地,所述在N型硅衬底的N型外延层内部形成深沟槽,具体包括如下步骤:
在N型硅衬底的N型外延层表面形成初始氧化层,所述初始氧化层的生长温度为900~1100℃,厚度为0.2~0.8um;
对所述初始氧化层进行光刻和刻蚀,在所述初始氧化层上形成深沟槽图形;
利用所述具有深沟槽图形的初始氧化层作为掩膜对所述N型硅衬底进行刻蚀,在所述N型外延层内部形成深度为30~60um、宽度为2~8um的深沟槽,随后去除所述初始氧化层。
进一步地,所述驱入的温度为900~1200℃,时间为20~300分钟。
进一步地,所述在形成有所述P型扩散层的N型硅衬底上形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部,具体包括如下步骤:
在形成有所述P型扩散层的N型硅衬底上形成氧化层,所述氧化层的生长温度为900~1200℃,厚度为0.2~0.8um;
对所述氧化层进行光刻和刻蚀,在所述氧化层上形成浅沟槽图形;
以所述具有浅沟槽图形的氧化层作为掩膜对所述N型硅衬底进行刻蚀,在所述P型外延层内部形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部,随后去除所述氧化层。
进一步地,所述栅氧化层的生长温度为800~1100℃,厚度为0.02~0.2um。
进一步地,所述在所述浅沟槽内部的栅氧化层上填充多晶硅,具体包括如下步骤:
在形成有所述栅氧化层的N型硅衬底表面形成多晶硅层,所述多晶硅层的生长温度为500~800℃,厚度为0.2~1.5um;
刻蚀所述浅沟槽外部的多晶硅层。
进一步地,所述在所述填充有多晶硅的N型硅衬底的P型外延层内部形成源区,具体包括如下步骤:
对填充有多晶硅的N型硅衬底进行光刻和刻蚀,形成具有源区图形的光刻胶层;
向形成有所述光刻胶层的N型硅衬底注入N型离子,在所述P型外延层内部形成源区,其中N型离子的能量为50~150KeV,剂量为1015~1016/cm2,随后去除所述光刻胶层。
进一步地,所述在形成有源区的N型硅衬底表面依次形成介质层和金属层,具体包括如下步骤:
在形成有所述源区的N型硅衬底表面形成无掺杂硅玻璃,并在所述无掺杂硅玻璃表面形成磷硅玻璃,所述无掺杂硅玻璃和磷硅玻璃构成介质层;
对所述介质层和其下方的栅氧化层进行刻蚀,并在刻蚀后的N型硅衬底的两面分别形成正面金属层和背面金属层。
本发明还提供一种超结MOS器件,其具有N型硅衬底;
在所述N型硅衬底的一侧表面设有N型外延层,在所述N型外延层内部设有深沟槽,在所述深沟槽内部和所述N型外延层表面设有P型外延层,在所述N型外延层内部设有P型扩散层;
在所述P型外延层内部设有浅沟槽和源区,所述浅沟槽深入至所述N型外延层内部,在所述浅沟槽和源区表面设有栅氧化层,在所述浅沟槽表面的栅氧化层上填充有多晶硅,在所述栅氧化层和所述多晶硅上依次设有介质层和金属层。
进一步地,所述金属层包括正面金属层和背面金属层,其中所述正面金属层设置在所述介质层表面,所述背面金属层设置在所述N型硅衬底背面。。
进一步地,所述栅氧化层的厚度为0.02~0.2um;所述正面金属层为铝硅铜合金;所述背面金属层为钛镍银复合层。
本发明的超结MOS器件的制造方法无需对深沟槽外部的P型外延层进行回刻或研磨,其直接在P型外延层中刻蚀出浅沟槽,不仅可以避免因回刻或研磨P型外延层所带来的不利影响,还能够省去P-体区的制作步骤,从而简化了制造工艺,降低了制造成本;利用本发明制造方法制得的超结MOS器件质量高,可靠性好。
附图说明
图1至图4为一种现有的超结MOS器件的制造方法的制造流程示意图;
图5至图17为本发明的超结MOS器件的制造方法的制造流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图和实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
本发明的超结MOS器件的制造方法,包括如下顺序进行的步骤:
步骤1、在N型硅衬底的N型外延层内部形成深沟槽;
具体地,如图5所示,首先可以在N型硅衬底1的N型外延层2表面形成初始氧化层3,初始氧化层3的生长温度可以为900~1100℃,例如1000℃,厚度为0.2~0.8um,例如0.5um;随后可以对初始氧化层3进行光刻和刻蚀,在初始氧化层3上形成深沟槽图形;再利用具有深沟槽图形的初始氧化层3作为掩膜对N型硅衬底1进行刻蚀,在N型外延层2内部形成深度为30~60um、宽度为2~8um的深沟槽,该深沟槽的深度和宽度可以根据对器件的具体要求在上述范围内进行选择,例如深沟槽的深度可以为50um,宽度可以5um;
如图6所示,随后去除初始氧化层3,例如可以采用氢氟酸进行腐蚀以去除初始氧化层3。
步骤2、在形成有深沟槽的N型硅衬底上形成P型外延层,经驱入,在N型外延层内部形成P型扩散层;
具体地,如图7所示,可以采用常规方法在步骤1所形成的N型硅衬底1上形成P型外延层4,其填充在深沟槽内部,并且覆盖在N型外延层2的表面;随后在900~1200℃的温度下驱入20~300分钟,例如在1050℃的温度下驱入150分钟,使P型外延层4中的P型杂质扩散至N型外延层2的与P型外延层4接触的一侧表面内部,从而形成P型扩散层5。
步骤3、在P型外延层内部形成浅沟槽,并使浅沟槽深入至N型外延层内部;
具体地,如图8所示,首先可以在步骤2所形成的N型硅衬底1上形成氧化层6,该氧化层6的生长温度可以为900~1200℃,例如1050℃,厚度为0.2~0.8um,例如0.5um;
如图9所示,随后可以对氧化层6进行光刻和刻蚀,在氧化层6上形成浅沟槽图形;再利用具有浅沟槽图形的氧化层6作为掩膜对N型硅衬底1进行刻蚀,在P型外延层4内部形成浅沟槽,并使浅沟槽深入至N型外延层2内部,该浅沟槽的深度和宽度可以采用本领域的常规尺寸;
如图10所示,紧接着去除氧化层6,例如可以通过氢氟酸进行腐蚀以去除氧化层6。
步骤4、在形成有浅沟槽的N型硅衬底表面形成栅氧化层,并在浅沟槽内部的栅氧化层上填充多晶硅;
具体地,如图11所示,可以在800~1100℃的温度下在步骤3形成的N型硅衬底1上生长厚度为0.02~0.2um的栅氧化层7,例如生长温度可以为950℃,厚度可以为0.1um;
如图12所示,随后可以在形成有栅氧化层7的N型硅衬底1表面形成多晶硅层8,该多晶硅层8填充在浅沟槽内部,并且多晶硅层8的生长温度可以为500~800℃,例如650℃,厚度为0.2~1.5um,例如0.8um;
如图13所示,在刻蚀浅沟槽外部的多晶硅层8后,即可进行后续源区的制作,由于上述步骤中没有对深沟槽外部的P型外延层4进行回刻或研磨,因此无需额外制作P-体区。
步骤5、在填充有多晶硅的N型硅衬底的P型外延层内部形成源区;
具体地,如图14所示,可以对步骤4形成的N型硅衬底1进行光刻和刻蚀,从而形成具有源区图形的光刻胶层(图中未示出)作为源区离子注入的掩膜;随后向形成有上述光刻胶层的N型硅衬底1注入N型离子,在P型外延层4内部形成源区10,其中N型离子的能量为50~150KeV,例如100KeV,剂量为1015~1016/cm2,例如5×1016/cm2,随后去除光刻胶层。
步骤6、在形成有源区的N型硅衬底表面依次形成介质层和金属层;
具体地,如图15所示,首先可以在步骤5形成的N型硅衬底1表面形成厚度例如为0.2um的无掺杂硅玻璃,并在无掺杂硅玻璃表面形成厚度例如为0.8um的磷硅玻璃,该无掺杂硅玻璃和磷硅玻璃构成介质层11;
如图16所示,随后可以对介质层11和其下方的栅氧化层7进行刻蚀,具体地,刻蚀掉P型外延层4和源区10端部表面的栅氧化层7及其上方的介质层11,从而使残留的栅氧化层7和介质层11位于浅沟槽的多晶硅以及部分源区10的上方;
如图17所示,紧接着可以在P型外延层4和介质层11表面形成厚度为2~5um的铝硅铜合金作为正面金属层12,并在N型硅衬底1的背表形成钛镍银复合层作为背面金属层13;在对正面金属层12进行光刻和刻蚀,形成金属连线后,即完成超结MOS器件的制造。
本发明的超结MOS器件具有N型硅衬底1;在N型硅衬底1的一侧表面(即正面)设有N型外延层2,在N型外延层2内部设有深沟槽,在深沟槽内部和N型外延层2表面设有P型外延层4,在N型外延层4内部设有P型扩散层5;在P型外延层5内部设有浅沟槽和源区10,浅沟槽深入至N型外延层4内部,在浅沟槽和源区10表面设有栅氧化层7,在浅沟槽表面的栅氧化层7上填充有多晶硅8,在栅氧化层7和多晶硅8上依次设有介质层11和金属层;进一步地,金属层包括正面金属层12和背面金属层13,其中正面金属层12设置在介质层11表面,背面金属层13设置在N型硅衬底1的背面。
本发明的制造方法无需对深沟槽外部的P型外延层4进行回刻或研磨,其直接在P型外延层4中刻蚀出浅沟槽,不仅可以避免因回刻或研磨P型外延层4所带来的不利影响,还能够省去P-体区的制作,从而简化了制造工艺,降低了制造成本;利用本发明制造方法制得的超结MOS器件质量高,可靠性好。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种超结MOS器件的制造方法,其特征在于,包括如下顺序进行的步骤:
在N型硅衬底的N型外延层内部形成深沟槽;
在形成有所述深沟槽的N型硅衬底上形成P型外延层,经驱入,在所述N型外延层内部形成P型扩散层;
在所述P型外延层内部形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部;
在形成有所述浅沟槽的N型硅衬底表面形成栅氧化层,并在所述浅沟槽内部的栅氧化层上填充多晶硅;
在填充有所述多晶硅的N型硅衬底的P型外延层内部形成源区;
在形成有所述源区的N型硅衬底表面依次形成介质层和金属层。
2.根据权利要求1所述的制造方法,其特征在于,所述在N型硅衬底的N型外延层内部形成深沟槽,具体包括如下步骤:
在N型硅衬底的N型外延层表面形成初始氧化层,所述初始氧化层的生长温度为900~1100℃,厚度为0.2~0.8um;
对所述初始氧化层进行光刻和刻蚀,在所述初始氧化层上形成深沟槽图形;
利用所述具有深沟槽图形的初始氧化层作为掩膜对所述N型硅衬底进行刻蚀,在所述N型外延层内部形成深度为30~60um、宽度为2~8um的深沟槽,随后去除所述初始氧化层。
3.根据权利要求1所述的制造方法,其特征在于,所述驱入的温度为900~1200℃,时间为20~300分钟。
4.根据权利要求1所述的制造方法,其特征在于,所述在形成有所述P型扩散层的N型硅衬底上形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部,具体包括如下步骤:
在形成有所述P型扩散层的N型硅衬底上形成氧化层,所述氧化层的生长温度为900~1200℃,厚度为0.2~0.8um;
对所述氧化层进行光刻和刻蚀,在所述氧化层上形成浅沟槽图形;
以所述具有浅沟槽图形的氧化层作为掩膜对所述N型硅衬底进行刻蚀,在所述P型外延层内部形成浅沟槽,并使所述浅沟槽深入至所述N型外延层内部,随后去除所述氧化层。
5.根据权利要求1所述的制造方法,其特征在于,所述栅氧化层的生长温度为800~1100℃,厚度为0.02~0.2um。
6.根据权利要求1所述的制造方法,其特征在于,所述在所述浅沟槽内部的栅氧化层上填充多晶硅,具体包括如下步骤:
在形成有所述栅氧化层的N型硅衬底表面形成多晶硅层,所述多晶硅层的生长温度为500~800℃,厚度为0.2~1.5um;
刻蚀所述浅沟槽外部的多晶硅层。
7.根据权利要求1所述的制造方法,其特征在于,所述在所述填充有多晶硅的N型硅衬底的P型外延层内部形成源区,具体包括如下步骤:
对填充有多晶硅的N型硅衬底进行光刻和刻蚀,形成具有源区图形的光刻胶层;
向形成有所述光刻胶层的N型硅衬底注入N型离子,在所述P型外延层内部形成源区,其中N型离子的能量为50~150KeV,剂量为1015~1016/cm2,随后去除所述光刻胶层。
8.根据权利要求1所述的制造方法,其特征在于,所述在形成有源区的N型硅衬底表面依次形成介质层和金属层,具体包括如下步骤:
在形成有所述源区的N型硅衬底表面形成无掺杂硅玻璃,并在所述无掺杂硅玻璃表面形成磷硅玻璃,所述无掺杂硅玻璃和磷硅玻璃构成介质层;
对所述介质层和其下方的栅氧化层进行刻蚀,并在刻蚀后的N型硅衬底的两面分别形成正面金属层和背面金属层。
9.一种超结MOS器件,其特征在于,具有N型硅衬底;
在所述N型硅衬底的一侧表面设有N型外延层,在所述N型外延层内部设有深沟槽,在所述深沟槽内部和所述N型外延层表面设有P型外延层,在所述N型外延层内部设有P型扩散层;
在所述P型外延层内部设有浅沟槽和源区,所述浅沟槽深入至所述N型外延层内部,在所述浅沟槽和P型外延层表面设有栅氧化层,在所述浅沟槽表面的栅氧化层上填充有多晶硅,在所述栅氧化层和所述多晶硅上依次设有介质层和金属层。
10.根据权利要求9所述的超结MOS器件,其特征在于,所述金属层包括正面金属层和背面金属层,其中所述正面金属层设置在所述介质层表面,所述背面金属层设置在所述N型硅衬底背面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410332442.6A CN105336777A (zh) | 2014-07-11 | 2014-07-11 | 一种超结mos器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410332442.6A CN105336777A (zh) | 2014-07-11 | 2014-07-11 | 一种超结mos器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105336777A true CN105336777A (zh) | 2016-02-17 |
Family
ID=55287194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410332442.6A Pending CN105336777A (zh) | 2014-07-11 | 2014-07-11 | 一种超结mos器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336777A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107346738A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 超结功率器件的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060157813A1 (en) * | 2005-01-18 | 2006-07-20 | Kabushiki Kaisha Toshiba | Power semiconductor device and method of manufacturing the same |
CN101783346A (zh) * | 2009-01-21 | 2010-07-21 | 万国半导体有限公司 | 带有屏蔽栅极沟道的电荷平衡器件 |
CN103367157A (zh) * | 2012-04-06 | 2013-10-23 | 北大方正集团有限公司 | 一种超结mosfet的制备方法 |
-
2014
- 2014-07-11 CN CN201410332442.6A patent/CN105336777A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060157813A1 (en) * | 2005-01-18 | 2006-07-20 | Kabushiki Kaisha Toshiba | Power semiconductor device and method of manufacturing the same |
CN101783346A (zh) * | 2009-01-21 | 2010-07-21 | 万国半导体有限公司 | 带有屏蔽栅极沟道的电荷平衡器件 |
CN103367157A (zh) * | 2012-04-06 | 2013-10-23 | 北大方正集团有限公司 | 一种超结mosfet的制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107346738A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 超结功率器件的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104733455A (zh) | 用以将ldmos漏极延伸部与槽沟对准的方案 | |
WO2005065140A3 (en) | Method of manufacturing a superjunction device with conventional terminations | |
EP3501040B1 (en) | Dual deep trenches for high voltage isolation | |
US8536003B2 (en) | Method for fabricating semiconductor power device | |
US8541278B2 (en) | Method for fabricating super-junction power device with reduced miller capacitance | |
CN103456791A (zh) | 沟槽功率mosfet | |
MY184311A (en) | Etching processes for solar cell fabrication | |
JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN101834142A (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
CN103367157A (zh) | 一种超结mosfet的制备方法 | |
US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
JP5866827B2 (ja) | 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法 | |
CN105336777A (zh) | 一种超结mos器件及其制造方法 | |
CN102723304B (zh) | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 | |
CN104900526A (zh) | Vdmos的制造方法和vdmos | |
US20170104095A1 (en) | Vdmos and method for making the same | |
CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
US8178410B1 (en) | Method for fabricating a semiconductor power device | |
CN107768250B (zh) | 制备功率半导体器件的方法和功率半导体器件 | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
CN204179086U (zh) | 一种具有自隔离的半导体结构 | |
CN104981896A (zh) | 半导体装置及其制造方法 | |
JP2005259779A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |
|
RJ01 | Rejection of invention patent application after publication |