[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105336768A - 高可靠表面贴装玻封二极管的封装工艺 - Google Patents

高可靠表面贴装玻封二极管的封装工艺 Download PDF

Info

Publication number
CN105336768A
CN105336768A CN201510668834.4A CN201510668834A CN105336768A CN 105336768 A CN105336768 A CN 105336768A CN 201510668834 A CN201510668834 A CN 201510668834A CN 105336768 A CN105336768 A CN 105336768A
Authority
CN
China
Prior art keywords
chip
exit
packaging technology
temperature
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510668834.4A
Other languages
English (en)
Other versions
CN105336768B (zh
Inventor
李东华
马捷
侯杰
韩希方
侯秀萍
张庆猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINAN JINGHENG ELECTRONICS CO Ltd
Original Assignee
JINAN SEMICONDUCTOR RESEARCH INSTITUTE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINAN SEMICONDUCTOR RESEARCH INSTITUTE filed Critical JINAN SEMICONDUCTOR RESEARCH INSTITUTE
Priority to CN201510668834.4A priority Critical patent/CN105336768B/zh
Publication of CN105336768A publication Critical patent/CN105336768A/zh
Application granted granted Critical
Publication of CN105336768B publication Critical patent/CN105336768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858Bonding techniques
    • H01L2224/8584Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Ceramic Products (AREA)

Abstract

本发明公开了一种高可靠表面贴装玻封二极管的封装工艺,所述二极管包括玻壳、位于玻壳内的芯片、套设在玻壳两端的引出端,引出端与芯片之间设有焊片,二极管的引出端与玻壳、引出端与焊片、芯片通过高温冶金工艺键合在一起。冶金键合结构具有可靠性高、耐大电流冲击、热阻小的优点,且工作温度范围宽(-55℃~125℃),耐高温焊接(在550℃环境下15分钟,参数不恶化);产品选材实现了产品的全工作温度范围的热匹配;整个工艺过程中采用氮气为保护气体,生产安全,无危险气体使用;制成的二极管安装体积小,组装密度高,重量轻;工艺操作简单,易实现批量或大规模生产。

Description

高可靠表面贴装玻封二极管的封装工艺
技术领域
本发明涉及一种二极管的封装工艺,具体的说,是一种高可靠表面贴装玻封二极管的封装工艺,属于二极管封装技术领域。
背景技术
目前大量使用的小电流肖特基二极管,其封装形式为轴向引线玻璃封装,安装体积大、重量大、引线阻抗大,导致整机的体积增大、可靠性降低,已经不适合高精尖武器装备系统的高密度、高性能、高可靠要求。表面贴装小电流肖特基二极管是以金属硅化物(如MoSi2)为正极,以N型半导体为负极,利用二者接触面上形成的势垒制成的金属硅化物—硅接触半导体器件。器件芯片势垒是采用金属硅化物—硅接触的肖特基势垒,提高了器件的正向特性;同时芯片采用保护环和多层金属化结构,提高了器件的反向耐压反向特性和抗热疲劳性能。表面贴装玻封小电流肖特基二极管系列具有正向压降低、反向恢复快、体积小、重量轻、效率高等特点,主要作为开关、整流二极管用于开关电源、高频整流等电路中,产品的性能直接影响到主电源系统的运行速度及工作效率,对于提高整机的性能及优化系统设计等方面起到至关重要的作用,产品可广泛应用于计算机、雷达、通讯发射机、航天飞行器、仪器仪表等方面。
目前,表面贴装玻封二极管的芯片与引出端的连接方式为压接,即利用外力(如弹片的形变压力,玻璃高温形变的收缩力)实现芯片与引出端的接卸机械接触,这种连接方式可靠性低,不能满足长期可靠性的要求。
发明内容
针对现有技术的缺陷,本发明提供一种高可靠表面贴装玻封二极管的封装工艺,利用该封装工艺制成的二极管可靠性高,工作温度宽,耐高温焊接,热匹配良好。
为了解决所述技术问题,本发明采用的技术方案是:一种高可靠表面贴装玻封二极管的封装工艺,所述二极管包括玻壳、位于玻壳内的芯片、套设在玻壳两端的引出端,引出端与芯片之间设有焊片,其特征在于:二极管的引出端与玻壳、引出端与焊片、芯片通过高温冶金工艺键合在一起。
进一步的,本发明所述高可靠表面贴装玻封二极管的封装工艺包括以下步骤:
1)、制备芯片,芯片厚度为210μm±50μm;
2)、用模具将芯片、焊片、引出端和玻壳装配在一起;
3)、氮气烧结,打开烧结炉,按工艺条件设置工作温度及氮气流量,氮气流量为1000ml/min±10ml/min,待炉口温度升到300℃±20℃时,将装有半成品器件的模具放至炉口预热至少10min;炉温升到620℃±20℃后,将模具推入恒温区,达到预定的恒温时间将模具拉至炉口冷却30min,最后取出模具自然冷却到室温,完成封装,实现引出端、焊片与芯片良好的冶金键合以及玻壳与引出端的密封。
进一步的,上述恒温过程中,恒温时间为10-30min。
进一步的,所述焊片为银铜锡片,银铜锡的重量比为6:3:1。
进一步的,所述芯片为势垒能耐600℃以上高温烧结的表面镀银的芯片。
进一步的,所述引出端的材料为杜美丝,引出端的外表面为铜,里面为铁镍合金。
本发明的有益效果:本发明所述封装工艺利用高温冶金工艺将二极管的引出端与玻壳、引出端与焊片、芯片键合在一起,冶金键合结构具有可靠性高、耐大电流冲击、热阻小的优点,且工作温度范围宽(-55℃~125℃),耐高温焊接(在550℃环境下15分钟,参数不恶化);产品选材实现了产品的全工作温度范围的热匹配;整个工艺过程中采用氮气为保护气体,生产安全,无危险气体使用;制成的二极管安装体积小,组装密度高,重量轻;工艺操作简单,易实现批量或大规模生产。
附图说明
图1为本发明所述表面贴装玻封二极管的结构示意图;
图2为本发明所述表面贴装玻封二极管封装时的结构示意图;
图3为封装过程中的温度曲线图;
图中:1、玻壳,2、芯片,3、引出端,4、焊片。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的说明和限定。
如图1所示,为本实施例中所述表面贴装玻封二极管的结构示意图,包括玻壳1、位于玻壳1中间的芯片2、套设在玻壳1两端的引出端3以及位于引出端3和芯片2之间的焊片4,本实施例中,通过高温冶金键合工艺将玻壳1与引出端3、玻壳1与焊片4、芯片2键合在一起。
本实施中,所述高可靠表面贴装玻封二极管的封装工艺包括以下步骤:
1)、制备芯片,芯片厚度为210μm±50μm;
2)、用模具将芯片、焊片、引出端和玻壳装配在一起,如图2所示;
3)、氮气烧结,打开烧结炉,按工艺条件设置工作温度及氮气流量,氮气流量为1000ml/min±10ml/min,待炉口温度升到300℃±20℃时,将装有半成品器件的模具放至炉口预热至少10min;炉温升到620℃±20℃后,将模具推入恒温区,恒温20min后将模具拉至炉口冷却30min,最后取出模具自然冷却到室温,完成封装,实现引出端、焊片与芯片良好的冶金键合以及玻壳与引出端的密封。烧结过程中的温度变化曲线如图3所示。
本实施例中,所述焊片为银铜锡片,银铜锡的重量比为6:3:1。所述芯片的表面为银,其势垒能耐600℃以上高温烧结。所述引出端的材料为杜美丝,引出端的外表面为铜,里面为铁镍合金。
本实施例所述高可靠表面贴装玻封二极管具有耐大电流冲击、连接可靠、热阻小等优势。封装时,需要综合考虑肖特基芯片耐受高温能力、芯片金属化、玻壳材料、引出端材料等因素,满足热匹配、机械强度、电流传输等要求。因此,为了实现产品的电参数要求和可靠连接,应该考虑产品的参数特点和结构特性。
玻壳采用GLASS8532型玻壳,玻壳软化点温度为560℃,玻壳工作点最高温度为760℃;焊片采用银铜锡片,在600℃左右出现液态,到720℃全部液态,密度为9.57g/cc,因此确定高温键合温度为620℃±20℃。引出端的材料为杜美丝,引出端的外表面为铜,里面为铁镍合金。所述芯片的表面为银,其势垒能耐600℃以上高温烧结。
组成二极管的主要原料为引出端、玻壳、芯片、焊片(主要成分是Ag),各种材料的热膨胀系数见表1原材料热膨胀洗漱表,根据材料的膨胀系数来确定产品芯片硅层的厚度x和芯片银层厚度和焊片厚度y,一般取硅层厚度x为0.21mm,芯片银层厚度0.01mm,根据公式(x+0.01+y)*8.0×10-6=x*4.2×10-6+(0.01+y)*18.9×10-6计算出焊片厚度y,实现热匹配。
根据产品结构特征,主要考虑玻壳和杜美丝引出端的热匹配性。从上表中可以看出,这两种材料的热膨胀系数相近,热匹配性良好。所以我们采用与杜美丝膨胀系数相匹配的玻壳,并在氮气保护气氛中烧结,保证产品长期可靠性。
产品烧结成型后做过多次有关热匹配的试验,包括抗玻璃裂化试验,热冲击试验(液体-液体),500次温度冲击试验等各项环境机械试验考核合格,从而证明产品的高可靠性满足国家军用标准要求。
以上只是对本发明的原理进行进一步的描述和解释,以使本领域技术人员能够更好的理解本发明,应该明白的是,下述内容仅起到解释、说明的作用,并不对本发明实质性内容进行限定,所有在本发明思路之内的改进,都应该在本发明保护范围之内。

Claims (6)

1.一种高可靠表面贴装玻封二极管的封装工艺,所述二极管包括玻壳、位于玻壳内的芯片、套设在玻壳两端的引出端,引出端与芯片之间设有焊片,其特征在于:二极管的引出端与玻壳、引出端与焊片、芯片通过高温冶金工艺键合在一起。
2.根据权利要求1所述的高可靠表面贴装玻封二极管的封装工艺,其特征在于:包括以下步骤:
1)、制备芯片,芯片厚度为210μm±50μm;
2)、用模具将芯片、焊片、引出端和玻壳装配在一起;
3)、氮气烧结,打开烧结炉,按工艺条件设置工作温度及氮气流量,氮气流量为1000ml/min±10ml/min,待炉口温度升到300℃±20℃时,将装有半成品器件的模具放至炉口预热至少10min;炉温升到620℃±20℃后,将模具推入恒温区,达到预定的恒温时间将模具拉至炉口冷却30min,最后取出模具自然冷却到室温,完成封装,实现引出端、焊片与芯片良好的冶金键合以及玻壳与引出端的密封。
3.根据权利要求2所述的高可靠表面贴装玻封二极管的封装工艺,其特征在于:所述恒温时间为10-30min。
4.根据权利要求1或3所述的高可靠表面贴装玻封二极管的封装工艺,其特征在于:所述焊片为银铜锡片,银铜锡的重量比为6:3:1。
5.根据权利要求4所述的高可靠表面贴装玻封二极管的封装工艺,其特征在于:所述芯片为势垒能耐600℃以上高温烧结的表面镀银的芯片。
6.根据权利要求5所述的高可靠表面贴装玻封二极管的封装工艺,其特征在于:所述引出端的材料为杜美丝,引出端的外表面为铜,里面为铁镍合金。
CN201510668834.4A 2015-10-13 2015-10-13 高可靠表面贴装玻封二极管的封装工艺 Active CN105336768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510668834.4A CN105336768B (zh) 2015-10-13 2015-10-13 高可靠表面贴装玻封二极管的封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510668834.4A CN105336768B (zh) 2015-10-13 2015-10-13 高可靠表面贴装玻封二极管的封装工艺

Publications (2)

Publication Number Publication Date
CN105336768A true CN105336768A (zh) 2016-02-17
CN105336768B CN105336768B (zh) 2018-10-26

Family

ID=55287186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510668834.4A Active CN105336768B (zh) 2015-10-13 2015-10-13 高可靠表面贴装玻封二极管的封装工艺

Country Status (1)

Country Link
CN (1) CN105336768B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845740A (zh) * 2016-06-14 2016-08-10 张路非 一种冶金键合玻封二极管结构及生产方法
CN107170728A (zh) * 2017-06-02 2017-09-15 朝阳无线电元件有限责任公司 一种恒流二极管设计与制造技术
CN113192902A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司(国营第八七三厂) 高温冶金键合玻璃钝化实体封装表贴二极管及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227416A1 (en) * 2001-03-13 2005-10-13 Hitachi, Ltd. Electronic device and method of manufacture the same
CN101789403A (zh) * 2010-01-05 2010-07-28 苏州群鑫电子有限公司 一种贴片式面接触型玻璃封装整流管和制造方法
CN102129986A (zh) * 2010-12-29 2011-07-20 朝阳无线电元件有限责任公司 采用冶金键合方法制造玻封二极管的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227416A1 (en) * 2001-03-13 2005-10-13 Hitachi, Ltd. Electronic device and method of manufacture the same
CN101789403A (zh) * 2010-01-05 2010-07-28 苏州群鑫电子有限公司 一种贴片式面接触型玻璃封装整流管和制造方法
CN102129986A (zh) * 2010-12-29 2011-07-20 朝阳无线电元件有限责任公司 采用冶金键合方法制造玻封二极管的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李东华: "高可靠表面贴装玻封小电流肖特基二极管制造技术研究", 《中国优秀硕士学位论文全文数据库》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845740A (zh) * 2016-06-14 2016-08-10 张路非 一种冶金键合玻封二极管结构及生产方法
CN107170728A (zh) * 2017-06-02 2017-09-15 朝阳无线电元件有限责任公司 一种恒流二极管设计与制造技术
CN113192902A (zh) * 2021-04-27 2021-07-30 中国振华集团永光电子有限公司(国营第八七三厂) 高温冶金键合玻璃钝化实体封装表贴二极管及制造方法

Also Published As

Publication number Publication date
CN105336768B (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
EP3483130A1 (en) Tempered vacuum glass
CN104966704B (zh) 一种低热阻的压接式功率器件封装
CN111362573A (zh) 无铅低熔点玻璃组合物以及使用组合物的玻璃材料和元件
US20120211799A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
CN110315161B (zh) 一种高温封装用Cu3Sn/泡沫铜复合接头的制备方法
CN105336768A (zh) 高可靠表面贴装玻封二极管的封装工艺
CN106986650B (zh) 一种铝碳化硅材质的微波及混合电路管壳的制备方法
EP2544229A1 (en) Power semiconductor arrangement
CN107393884B (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
US8237171B2 (en) High voltage high package pressure semiconductor package
CN106415827B (zh) 冷却器一体型半导体模块
CN1307699C (zh) 基于压接互连技术的电力电子集成模块的制备方法
CN108231703B (zh) 一种功率器件模组及其制备方法
CN105390900A (zh) 一种耐高温电子连接器
CN204497239U (zh) 金属封装大电流、高电压、快恢复二极管
KR20200090909A (ko) 기밀 단자
CN108269859B (zh) 一种双向瞬态电压抑制二极管及制造方法
US8587107B2 (en) Silicon carbide semiconductor
CN210073809U (zh) 一种压接式igbt内部封装结构
CN104362141A (zh) 一种大功率压接型igbt模块
WO2016147736A1 (ja) 半導体装置及びその製造方法
CN203339214U (zh) 多陶瓷层led封装结构
CN210403699U (zh) 一种降低引线根部裂纹的封装外壳
CN110767609A (zh) 一种蓝宝石绝缘子金属外壳及其生产工艺
CN100467191C (zh) 一种新型高温无铅软钎料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240206

Address after: No. 13856 Jingshi West Road, Ping'an Street, Changqing District, Jinan City, Shandong Province, 250000

Patentee after: JINAN JINGHENG ELECTRONICS Co.,Ltd.

Country or region after: China

Address before: No. 51 Heping Road, Jinan City, Shandong Province, 250014

Patentee before: JINAN SEMICONDUCTOR Research Institute

Country or region before: China

TR01 Transfer of patent right