CN105329846A - 一种mems工艺中的刻蚀方法 - Google Patents
一种mems工艺中的刻蚀方法 Download PDFInfo
- Publication number
- CN105329846A CN105329846A CN201410395365.9A CN201410395365A CN105329846A CN 105329846 A CN105329846 A CN 105329846A CN 201410395365 A CN201410395365 A CN 201410395365A CN 105329846 A CN105329846 A CN 105329846A
- Authority
- CN
- China
- Prior art keywords
- etching
- substrate
- groove
- passivation layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000005530 etching Methods 0.000 title claims abstract description 61
- 230000008569 process Effects 0.000 title abstract description 4
- 238000002161 passivation Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000001020 plasma etching Methods 0.000 claims abstract description 27
- 229920000642 polymer Polymers 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000011065 in-situ storage Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种MEMS工艺中的刻蚀方法，包括：提供衬底；在所述衬底上形成掩膜层；采用等离子体刻蚀的方法，刻蚀衬底以形成沟槽；采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；采用等离子体刻蚀的方法，去除沟槽底面上的钝化层；继续刻蚀衬底；去除钝化层以及掩膜层。在本发明中，在等离子体刻蚀的设备中完成首次刻蚀以及原位的钝化层的保护，工艺简单，集成度高且效率高。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种MEMS工艺中的刻蚀方法。
背景技术
在MEMS(MicroElectromechanicalSystem，微电子机械系统)器件的制造工艺中，经常会通过多次刻蚀来形成所需的结构，而在后次刻蚀中，会对前次刻蚀形成的结构造成损坏，影响器件的性能。
在悬桥工艺中，需要通过刻蚀进行释放，获得悬桥结构，通常先利用各向异性刻蚀形成独立的相邻的沟槽和桥体，而后在利用各向同性刻蚀将相邻的沟槽连通，从而将桥体释放，获得悬桥结构，然后，在连通沟槽的刻蚀中，会对前次刻蚀形成的桥体造成损伤。
在MEMS工艺中，经常需要同时刻蚀不同深宽比的结构，大尺寸或大深宽比的结构先完成刻蚀，由于缺口效应(notchingeffect/footingeffect)，先完成刻蚀的结构会在后续刻蚀中受到损伤。
目前，也有提出对刻蚀结构进行保护的方法，但需要在不同设备间转换，通过多个不同的工艺步骤实现，集成度低，效率低，费用高。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，提供一种MEMS工艺中进行原位保护的刻蚀方法。
为此，本发明提供了如下技术方案：
一种MEMS工艺中的刻蚀方法，包括：
提供衬底；
在所述衬底上形成掩膜层；
采用等离子体刻蚀的方法，刻蚀衬底以形成沟槽；
采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；
采用等离子体刻蚀的方法，去除沟槽底面上的钝化层；
继续刻蚀衬底；
去除钝化层以及掩膜层。
可选的，所述沟槽形成在衬底的半导体层中，继续刻蚀后，沟槽的底部连通。
可选的，所述衬底为复合绝缘层的半导体衬底，在衬底的半导体层中具有空腔；在形成掩膜层后的步骤为：
采用等离子体刻蚀的方法，刻蚀衬底以形成第一沟槽和第二沟槽，其中，第二沟槽位于空腔之上，第一沟槽的宽度大于第二沟槽，第一沟槽暴露衬底的绝缘层；
采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；
采用等离子体刻蚀的方法，去除第二沟槽底面上的钝化层；
继续刻蚀衬底的半导体层，直至暴露空腔；
去除钝化层以及掩膜层。
可选的，采用各向同性刻蚀继续刻蚀衬底。
可选的，采用C4F8等离子气体进行钝化，在沟槽的表面上形成CxFy聚合物的钝化层。
可选的，采用等离子体刻蚀的方法，去除沟槽底面上的钝化层，其中，刻蚀气体为SF6/CF4/O2/Ar的组合气体。
本发明实施例提供的刻蚀方法，采用等离子体刻蚀的方法刻蚀衬底，而后进行等离子的聚合物钝化层的保护，继而完成后续刻蚀，可以在等离子体刻蚀的设备中完成首次刻蚀以及原位的钝化层的保护，工艺简单，集成度高且效率高。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明实施例的刻蚀方法的流程示意图；
图2-图7示出了根据本发明第一实施例的刻蚀方法的截面示意图；
图8-13示出了根据本发明第二实施例的刻蚀方法的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
正如背景技术的描述，在MEMS工艺中，对通过多次刻蚀来形成所需的结构的刻蚀工艺中，后次刻蚀会对前次刻蚀形成的结构造成损坏，对此，本发明提出了一种MEMS工艺中的刻蚀方法，如图1所示，包括：
提供衬底；
在所述衬底上形成掩膜层；
采用等离子体刻蚀的方法，刻蚀衬底以形成沟槽；
采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；
采用等离子体刻蚀的方法，去除沟槽底面上的钝化层；
继续刻蚀衬底；
去除钝化层以及掩膜层。
在本发明的刻蚀方法中，采用等离子体刻蚀的方法刻蚀衬底，而后进行等离子的聚合物钝化层的保护，继而完成后续刻蚀，可以在等离子体刻蚀的设备中完成首次刻蚀以及原位的钝化层的保护，工艺简单，集成度高且效率高。
为了更好的理解本发明，以下将结合流程图和本发明实施例的示意图对本发明实施例的形成方法进行详细的描述。
实施例一
在本实施例中，为MEMS工艺中通过两次刻蚀释放桥体的刻蚀方法。
在步骤S101，提供衬底100，参考图2所示。
在本发明的实施例中，所述衬底100可以包括任何的半导体层的衬底，例如单晶硅、多晶硅、非晶硅、锗、硅锗、碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体，所述衬底100还可以为叠层半导体结构，例如Si/SiGe、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。此处仅为示例，本发明并不限于此。本实施例中，所述衬底100为硅衬底。
在步骤S102，在所述衬底100上形成掩膜层102，如图2所示。
在本实施例中，所述掩膜层102为硬掩膜，如二氧化硅掩膜层，该掩膜层具有刻蚀图案。在其他实施例中，所述掩膜层还可以为其他材料的掩膜，如氮化硅或光刻胶等。
在步骤S103，采用等离子体刻蚀的方法，刻蚀衬底100以形成沟槽104，如图3所示。
在本实施例中，可以采用ICP(感应耦合等离子体，InductivelyCoupledPlasma)进行刻蚀，刻蚀气体为HBr/O2(或HBr/Cl2/O2)，刻蚀一定时间后停止刻蚀，这样，在衬底中形成沟槽104。在本实施例中，相邻的沟槽之间为桥体103。在其他实施例中，还可以采用其他的等离子体刻蚀的方法，如BOSCH工艺，进行第一次刻蚀。
在步骤S104，采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层106，如图4所示。
在本实施例中，采用C4F8等离子气体进行钝化，在沟槽的表面上形成CxFy聚合物的钝化层。由于采用等离子气体进行钝化工艺，这样，在完成沟槽刻蚀之后，无需转换设备，原位即可实现钝化层的形成。
在步骤S105，采用等离子体刻蚀的方法，去除沟槽104底面上的钝化层106，参考图5所示。
在本实施例中，等离子体刻蚀时的刻蚀气体为SF6/CF4/O2/Ar的组合气体，刻蚀后，沟槽104底面上的钝化层被去除，如图5所示，仅在沟槽的侧壁上覆盖了钝化层，以便在后续刻蚀中起到保护沟槽的作用。由于采用等离子气体进行该刻蚀步骤，这样，在第一次刻蚀及钝化层的形成中，无需转换设备，原位即可实现沟槽及钝化层的形成，工艺简单，集成度高，大大提高生产效率。
在步骤S106，继续刻蚀衬底100，如图6所示。
在本实施例中，采用各向同性刻蚀继续刻蚀衬底100，沟槽104的底部形成底切108，这样，相邻的沟槽被贯通，桥体103被释放。在其他实施例中，该刻蚀步骤还可以采用其他合适的刻蚀方法以形成所需的结构，可以干法或湿法刻蚀，也可以为各向同性或各向异性刻蚀。
在步骤S107，去除钝化层以及掩膜层，如图7所示。
至此，完成了本实施例的刻蚀工艺。
实施例二
在本实施例中，为MEMS工艺中不同尺寸的图案同时刻蚀的刻蚀方法。
在步骤S201，提供衬底200，参考图8所示。
在本实施例中，如图2所示，所述衬底200为复合绝缘层的半导体衬底，即所述衬底包括绝缘层200-2和绝缘层上的半导体层200-1，例如Si/SiGe、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)等，在衬底的半导体层中具有空腔201。在本实施例中，衬底具体为二氧化硅与硅的复合衬底。
在步骤S202，在所述衬底上形成掩膜层202，如图8所示。
在本实施例中，所述掩膜层202为硬掩膜，如二氧化硅掩膜层，在该掩膜层202上至少具有两种宽度的图案。需要说明的是，在本发明中，掩膜层的图案的宽度是指该图案的最小尺寸，在图案为矩形时是指最小的边长，在图案为圆形时指圆形图案的直径。
在步骤S203，采用等离子体刻蚀的方法，刻蚀衬底以形成第一沟槽204-1和第二沟槽204-2，其中，第二沟槽204-2位于空腔201之上，第一沟槽204-1的宽度大于第二沟槽204-2，第一沟槽204-1暴露衬底的绝缘层200-2，如图9所示。
在本实施例中，可以采用BOSCH工艺，利用SF6/C4F8的刻蚀气体进行刻蚀，在暴露绝缘层200-2后，停止刻蚀，这样，在衬底中形成了不同宽度的第一沟槽204-1和第二沟槽204-2，如图9所示，由于掩膜图案的宽度不同，在一定的刻蚀时间内，宽度大的刻蚀深度要大于宽度小的部分，因此，在第一沟槽暴露绝缘层后，第二沟槽仍需进一步刻蚀。
在步骤S204，采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层206，如图10所示。
同实施例一，采用C4F8等离子气体进行钝化，在沟槽的表面上形成CxFy聚合物的钝化层。由于采用等离子气体进行钝化工艺，这样，在完成沟槽刻蚀之后，无需转换设备，原位即可实现钝化层的形成。
在步骤S205，采用等离子体刻蚀的方法，去除沟槽204-1、204-2底面上的钝化层206，参考图11所示。
同实施例一，等离子体刻蚀时的刻蚀气体为SF6/CF4/O2/Ar的组合气体，刻蚀后，沟槽204-1、204-2底面上的钝化层被去除，如图11所示，仅在沟槽的侧壁上覆盖了钝化层，以便在后续刻蚀中起到保护沟槽的作用。由于采用等离子气体进行该刻蚀步骤，这样，在第一次刻蚀及钝化层的形成中，无需转换设备，原位即可实现沟槽及钝化层的形成，工艺简单，集成度高，大大提高生产效率。
在步骤S206，继续刻蚀衬底200-1，如图12所示。
在本实施例中，采用各向异性刻蚀继续刻蚀衬底200-1，刻蚀至空腔201后，第二沟槽间的结构被释放。在其他实施例中，该刻蚀步骤还可以采用其他合适的刻蚀方法以形成所需的结构，可以干法或湿法刻蚀，也可以为各向同性或各向异性刻蚀。
在步骤S207，去除钝化层以及掩膜层，如图13所示。
至此，完成了本实施例的刻蚀工艺。
以上仅是实现本发明的优选实施例，所述制造方法仅仅是示例，本发明并不限于此。在本发明中，采用等离子体刻蚀方法进行半导体层的刻蚀，在形成保护层时，通过改变等离子体刻蚀气体进行钝化工艺形成钝化层，之后仍然原位继续刻蚀半导体层，整个过程可以在一台刻蚀机中完成，不同步骤中仅需改变刻蚀气体，减少工序，易于实现，且保护效果好，未见沟槽底部有明显底切形成。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (6)
1.一种MEMS工艺中的刻蚀方法，包括：
提供衬底；
在所述衬底上形成掩膜层；
采用等离子体刻蚀的方法，刻蚀衬底以形成沟槽；
采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；
采用等离子体刻蚀的方法，去除沟槽底面上的钝化层；
继续刻蚀衬底；
去除钝化层以及掩膜层。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述沟槽形成在衬底的半导体层中，继续刻蚀后，沟槽的底部连通。
3.根据权利要求1所述的刻蚀方法，其特征在于，所述衬底为复合绝缘层的半导体衬底，在衬底的半导体层中具有空腔；在形成掩膜层后的步骤为：
采用等离子体刻蚀的方法，刻蚀衬底以形成第一沟槽和第二沟槽，其中，第二沟槽位于空腔之上，第一沟槽的宽度大于第二沟槽，第一沟槽暴露衬底的绝缘层；
采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；
采用等离子体刻蚀的方法，去除第二沟槽底面上的钝化层；
继续刻蚀衬底的半导体层，直至暴露空腔；
去除钝化层以及掩膜层。
4.根据权利要求1所述的刻蚀方法，其特征在于，采用各向同性刻蚀继续刻蚀衬底。
5.根据权利要求1-4中任一项所述的刻蚀方法，其特征在于，采用C4F8等离子气体进行钝化，在沟槽的表面上形成CxFy聚合物的钝化层。
6.根据权利要求5所述的刻蚀方法，其特征在于，采用等离子体刻蚀的方法，去除沟槽底面上的钝化层，其中，刻蚀气体为SF6/CF4/O2/Ar的组合气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410395365.9A CN105329846A (zh) | 2014-08-12 | 2014-08-12 | 一种mems工艺中的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410395365.9A CN105329846A (zh) | 2014-08-12 | 2014-08-12 | 一种mems工艺中的刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105329846A true CN105329846A (zh) | 2016-02-17 |
Family
ID=55280658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410395365.9A Pending CN105329846A (zh) | 2014-08-12 | 2014-08-12 | 一种mems工艺中的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105329846A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107473178A (zh) * | 2017-08-21 | 2017-12-15 | 叶军 | 一种mems器件湿法刻蚀工艺 |
| CN111252730A (zh) * | 2020-01-22 | 2020-06-09 | 成都工业学院 | 一种非对称半导体结构的制备方法 |
| CN111540824A (zh) * | 2020-05-09 | 2020-08-14 | 中国科学院微电子研究所 | 热电堆及其制作方法 |
| WO2021127862A1 (en) * | 2019-12-23 | 2021-07-01 | Applied Materials, Inc. | Methods for etching a material layer for semiconductor applications |
| CN114530527A (zh) * | 2022-02-18 | 2022-05-24 | 浙江拓感科技有限公司 | 光电子器件台面的制备方法及台面型光电子器件的刻蚀结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051866A (en) * | 1993-02-04 | 2000-04-18 | Cornell Research Foundation, Inc. | Microstructures and single mask, single-crystal process for fabrication thereof |
| US6787052B1 (en) * | 2000-06-19 | 2004-09-07 | Vladimir Vaganov | Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers |
| CN1946629A (zh) * | 2004-03-15 | 2007-04-11 | 松下电工株式会社 | 制造半导体器件的方法 |
| CN101800175A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN102792428A (zh) * | 2010-03-31 | 2012-11-21 | 朗姆研究公司 | 用于硅蚀刻的无机快速交变处理 |
| CN102923642A (zh) * | 2012-11-07 | 2013-02-13 | 中国科学院上海微系统与信息技术研究所 | 一种高深宽比硅结构的侧壁平滑方法 |
| CN103283005A (zh) * | 2010-12-20 | 2013-09-04 | 应用材料公司 | 用于蚀刻基板的方法 |
-
2014
- 2014-08-12 CN CN201410395365.9A patent/CN105329846A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051866A (en) * | 1993-02-04 | 2000-04-18 | Cornell Research Foundation, Inc. | Microstructures and single mask, single-crystal process for fabrication thereof |
| US6787052B1 (en) * | 2000-06-19 | 2004-09-07 | Vladimir Vaganov | Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers |
| CN1946629A (zh) * | 2004-03-15 | 2007-04-11 | 松下电工株式会社 | 制造半导体器件的方法 |
| CN101800175A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN102792428A (zh) * | 2010-03-31 | 2012-11-21 | 朗姆研究公司 | 用于硅蚀刻的无机快速交变处理 |
| CN103283005A (zh) * | 2010-12-20 | 2013-09-04 | 应用材料公司 | 用于蚀刻基板的方法 |
| CN102923642A (zh) * | 2012-11-07 | 2013-02-13 | 中国科学院上海微系统与信息技术研究所 | 一种高深宽比硅结构的侧壁平滑方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107473178A (zh) * | 2017-08-21 | 2017-12-15 | 叶军 | 一种mems器件湿法刻蚀工艺 |
| WO2021127862A1 (en) * | 2019-12-23 | 2021-07-01 | Applied Materials, Inc. | Methods for etching a material layer for semiconductor applications |
| CN114885614A (zh) * | 2019-12-23 | 2022-08-09 | 应用材料公司 | 用于蚀刻用于半导体应用的材料层的方法 |
| CN114885614B (zh) * | 2019-12-23 | 2023-12-12 | 应用材料公司 | 用于蚀刻用于半导体应用的材料层的方法 |
| CN111252730A (zh) * | 2020-01-22 | 2020-06-09 | 成都工业学院 | 一种非对称半导体结构的制备方法 |
| CN111540824A (zh) * | 2020-05-09 | 2020-08-14 | 中国科学院微电子研究所 | 热电堆及其制作方法 |
| CN111540824B (zh) * | 2020-05-09 | 2023-04-18 | 中国科学院微电子研究所 | 热电堆及其制作方法 |
| CN114530527A (zh) * | 2022-02-18 | 2022-05-24 | 浙江拓感科技有限公司 | 光电子器件台面的制备方法及台面型光电子器件的刻蚀结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110636422B (zh) | 半导体器件及其形成方法 | |
| CN105329846A (zh) | 一种mems工艺中的刻蚀方法 | |
| US8481365B2 (en) | MEMS devices | |
| WO2005017972A3 (en) | Method for microfabricating structures using silicon-on-insulator material | |
| US8198690B2 (en) | MEMS devices and methods of manufacture thereof | |
| EP1770056B1 (en) | Method for manufacturing a micro-electro-mechanical structure | |
| US9324760B2 (en) | CMOS integrated method for fabrication of thermopile pixel on semiconductor substrate with buried insulation regions | |
| TWI512817B (zh) | 半導體裝置及微機電系統裝置的形成方法 | |
| CN105470137A (zh) | 一种鳍片刻蚀方法 | |
| CN105448697B (zh) | 高深宽比结构的刻蚀方法及mems器件的制作方法 | |
| US20200307993A1 (en) | Semiconductor arrangement and formation thereof | |
| Ng et al. | Ultra-high aspect ratio trenches in single crystal silicon with epitaxial gap tuning | |
| CN107611122A (zh) | 半导体装置及其制造方法 | |
| TWI704598B (zh) | 形成深溝渠於半導體基板內的方法及深溝渠隔離結構 | |
| US11018218B2 (en) | Narrow gap device with parallel releasing structure | |
| KR101503535B1 (ko) | 반도체 장치의 제조 방법 | |
| CN104211010A (zh) | 一种刻蚀方法 | |
| US6790699B2 (en) | Method for manufacturing a semiconductor device | |
| CN108091553B (zh) | 掩模图形的形成方法 | |
| US9932224B2 (en) | Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities | |
| CN109573940B (zh) | 半导体器件及其形成方法 | |
| CN103021850B (zh) | 一种半导体结构及其制造方法 | |
| CN109573937B (zh) | 半导体器件及其形成方法 | |
| JP5443627B2 (ja) | 半導体装置の製造方法 | |
| CN105439081A (zh) | Mems器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |