[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105247693B - Led用图案晶片、led用外延片以及led用外延片的制造方法 - Google Patents

Led用图案晶片、led用外延片以及led用外延片的制造方法 Download PDF

Info

Publication number
CN105247693B
CN105247693B CN201480031293.8A CN201480031293A CN105247693B CN 105247693 B CN105247693 B CN 105247693B CN 201480031293 A CN201480031293 A CN 201480031293A CN 105247693 B CN105247693 B CN 105247693B
Authority
CN
China
Prior art keywords
concaveconvex structure
led
semiconductor layer
patterned wafers
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480031293.8A
Other languages
English (en)
Other versions
CN105247693A (zh
Inventor
古池润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Kogyo KK filed Critical Asahi Kasei Kogyo KK
Publication of CN105247693A publication Critical patent/CN105247693A/zh
Application granted granted Critical
Publication of CN105247693B publication Critical patent/CN105247693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

LED用图案晶片(10)在主面的至少一部分上具备具有实质上n次对称的排列的凹凸结构A(20),对于凹凸结构A(20)的至少一部分,相对于其主面内的晶轴方向的、凹凸结构A(20)的排列轴A的旋转位移角θ满足0°<θ≦(180/n)°,且凹凸结构A(20)的凸部顶部为曲率半径超过0的角部。在凹凸结构A(20)上按以下顺序层叠有第一半导体层(30)、发光半导体层(40)以及第二半导体层(50),构成LED用外延片(100)。能够提供改善了裂缝以及内量子效率IQE的LED用图案晶片以及LED用外延片。

Description

LED用图案晶片、LED用外延片以及LED用外延片的制造方法
技术领域
本发明涉及LED用图案晶片、LED用外延片以及LED用外延片的制造方法。
背景技术
半导体发光元件芯片,例如LED芯片,一般是通过以下方法制造的:制造使发光二极管结构的第一半导体层、发光半导体层以及第二半导体层在LED用晶片上依次层叠生长的LED用外延片,这之后,在第二半导体层以及第一半导体层上分别形成电极而芯片化。然后,将通过从各半导体层注入的空穴和电子的再耦合而产生的发射光向LED芯片的外部取出,由此,能够用眼睛分辨LED的发光。另外,一般来说,虽然采用从第二半导体层上的透明电极侧或LED用晶片侧取出发射光的结构,但是也可以去除LED用晶片并从第一半导体层侧取出发射光。
作为决定示出LED的效率的外量子效率EQE(External Quantum Efficiency)的主要因素,列举有电子注入效率EIE(Electron Injection Efficiency)、内量子效率IQE(Internal Quantum Efficiency)以及光提取效率LEE(Light Extraction Efficiency)。其中,内量子效率IQE取决于由半导体结晶的晶格失配导致的错位密度(例如,非专利文献1)。通过利用由LED用图案晶片的凹凸结构产生的光散射来破坏半导体层内部的导波模式,光提取效率LEE得到改善(例如,专利文献1)。进一步地,通过降低第二半导体层与由ITO、ZnO、In2O3或SnO2等氧化物构成的透明导电层的界面电阻,电子注入效率EIE得到改善。
虽然LED的外量子效率EQE由以上说明的三个要素决定,但是内量子效率IQE表示LED的发光效率本身,在LED用图案晶片上进行第一半导体层、发光半导体层以及第二半导体层的成膜以制造LED用外延片的话,则没有较大的改善前景。即,为了制造实现高外量子效率EQE的LED,需要至少改善内量子效率IQE。
从这样的背景出发,为了较大地改善内量子效率IQE,提出了在LED用晶片的表面预先设置了凹凸结构的LED用图案晶片的、在该凹凸结构上进行半导体层的成膜而制造的LED(例如,参照非专利文献2)。
现有技术文献
专利文献
专利文献1日本特开2009-200514号公报
非专利文献
非专利文献1:IEEE photo.Tech.Lett.,20,13(2008)
非专利文献2:J.Appl.Phys.,103,014314(2008)
发明内容
发明要解决的课题
然而,为了改善内量子效率IQE而在LED用晶片上设置凹凸结构的情况下,半导体层的生长性不稳定,由此,存在半导体层的凹凸结构的平坦化不能良好进行,在半导体层上会生成裂缝的问题。由于这种裂缝的生成,LED用外延片的发光二极管特性大大降低,且LED芯片的缺损率增加。
本发明是鉴于上述说明的问题点而做出的,其目的在于,提供能够抑制裂缝产生地使内量子效率IQE得到了改善的半导体层成膜的LED用图案晶片,并提供一种裂缝以及内量子效率IQE得到了改善的LED用外延片及其制造方法。
用于解决课题的手段
本发明的LED用图案晶片的特征在于,在主面的至少一部分上具备具有实质上n次对称的排列的凹凸结构A,对于所述凹凸结构A的至少一部分,相对于所述主面内的LED用图案晶片晶轴方向的所述凹凸结构A的排列轴A的旋转位移角θ满足0°<θ≦(180/n)°,且所述凹凸结构A的凸部顶部为曲率半径超过0的角部。
又,本发明的LED用外延片的特征在于,在LED用图案晶片的设置有所述凹凸结构A的所述主面上,至少依次层叠有第一半导体层、发光半导体层以及第二半导体层。
又,本发明的LED用外延片的制造方法的特征在于,包含:准备LED用图案晶片的工序;对准备好的所述LED用图案晶片进行光学检查的工序;以及使用进行了光学检查的所述LED用图案晶片来制造LED用外延片的工序。
发明效果
根据本发明,利用LED图案晶片的凹凸结构A将半导体层中生成的错位分散化,并且通过降低密度来改善内量子效率IQE。同时,通过使LED用图案晶片的晶轴与凹凸结构A的排列轴A所成的旋转位移角θ为规定的范围,能够抑制产生于半导体层的裂缝。即,能够制造发光二极管特性良好的LED用外延片。随之,能够高效率地制造外量子效率EQE高的LED芯片。
附图说明
图1是用于对由本实施形态所涉及的LED用图案晶片(1)的晶轴和凹凸结构A的排列轴A形成的旋转位移角θ进行说明的示意图。
图2是示出本实施形态所涉及的LED用图案晶片(1)中的具有3次以上的对称性的凹凸结构A的排列例的示意图。
图3是示出本实施形态所涉及的LED用图案晶片(1)中具有3次以上的对称性的凹凸结构A的排列例的示意图。
图4是用于说明本实施形态所涉及的LED用图案晶片(1)的主面内的晶格的晶轴的示意图。
图5是示出在LED用图案晶片(1)的表面上进行半导体层的成膜时使成膜停止在核生长阶段的情况下的表面观察像的示意图。
图6是示出使半导体层在LED用图案晶片(1)上生长的情况下的、旋转位移角θ和有益于半导体层的生长的凹部底部的大小以及生长的半导体层所通过的凸部的密度的关系的图表。
图7是示出使半导体层在LED用图案晶片(1)上生长的情况下的、Duty和有益于半导体层的生长的凹部底部的大小以及生长的半导体层所通过的凸部的密度的关系的图表。
图8是示出图6以及图7所示的旋转位移角θ与Duty的关系的图表。
图9是示出本实施形态所涉及的LED用图案晶片(1)的凹凸结构A的平均间隔Pave与Duty的关系的图表。
图10A是本实施形态所涉及的凹凸结构A的凸部顶部的截面形状的一例的扫描型电子显微镜照片,图10B是表示图10A的一部分的示意图。
图11是示出本实施形态所涉及的非掺杂第一半导体层的一例的扫描型电子显微镜照片。
图12A是示出裂缝的扫描型电子显微镜照片,图12B是表示图12A的一部分的示意图。
图13是示出裂缝密度与摇摆曲线的半高宽(FWHM)的关系的图表。
图14是示出裂缝密度与由通过阴极发光(CL)评价得到的图像求得的暗点密度的关系的图表。
图15是示出本实施形态所涉及的凹凸结构A的凸部顶部的截面形状的例子的扫描型电子显微镜照片。
图16是示出本实施形态所涉及的LED用图案晶片(1)的凹凸结构A的平均间隔Pave与Duty的关系的图表。
图17是示出本实施形态所涉及的LED用图案晶片(1)的凹凸结构A的平均间隔Pave与Duty的关系的图表。
图18是示出本实施形态所涉及的LED用图案晶片(1)中的凹凸结构G与非G区域的关系的说明图。
图19是示出由本实施形态所涉及的LED用图案晶片(1)中的凹凸结构G区域形成的轮廓形状的示意图。
图20是示出从表面观察本实施形态所涉及的LED用图案晶片(1)的状态的平面示意图。
图21是示出从表面观察本实施形态所涉及的LED用图案晶片(1)的状态的平面示意图。
图22是示出本实施形态所涉及的LED用外延片的一例的截面概略图。
图23是示出本实施形态所涉及的LED用外延片的另一例的截面概略图。
图24是示出本实施形态所涉及的LED用外延片的另一例的截面概略图。
图25是示出本实施形态所涉及的LED芯片的截面概略图。
图26是示出本实施形态所涉及的LED芯片的另一例的截面概略图。
图27是示出本实施形态所涉及的LED用图案晶片(2)的一例的截面概略图。
图28是示出本实施形态所涉及的LED用图案晶片(2)的另一例的截面概略图。
图29是示出本实施形态所涉及的LED用图案晶片(2)中的凹凸结构的示意图。
图30是示出本实施形态所涉及的LED用图案晶片(2)的另一例的截面概略图。
具体实施方式
下面,对本发明的一个实施形态(以下略记为“实施形态”)进行详细说明。另外,本发明不限于以下的实施形态,可以在其主旨的范围内进行多种变形而实施。
本实施形态所涉及的LED用图案晶片(1)的特征在于,在主面上具备具有实质上n次对称的排列的凹凸结构A,所述凹凸结构A的至少一部分满足如下条件,即,相对于所述主面内的LED用图案晶片(1)晶轴方向的所述凹凸结构A的排列轴A的旋转位移角θ为0°<θ≦(180/n)°,且所述凹凸结构A的凸部顶部为曲率半径超过0的角部。
根据该结构,能够抑制对于在LED用图案晶片(1)的设置有凹凸结构A的主面上成膜的半导体层生成的裂缝。同时,能够将对于半导体层生成的错位分散化,降低其密度。于是,能够提高使用了LED用图案晶片(1)的LED用外延片的内量子效率IQE,且提高制造LED用图案晶片(1)时的成品率。进一步地,能够抑制对于LED用外延片的半导体层的裂缝,因此能够降低LED芯片的缺损率。
首先,LED用图案晶片(1)的凹凸结构A的凸部顶部是曲率半径超过0的角部。因此,在LED用图案晶片(1)的凹凸结构A上进行半导体层的成膜时,能够以凹凸结构的凹部底部为基准,使半导体层生长。即,半导体层优先自凹凸结构的凹部底部生长。接着,设置在LED用图案晶片(1)上的凹凸结构A具有实质上n次对称的排列。因此,在着眼于LED用图案晶片(1)上成膜的半导体层的初始生长阶段时,能够将半导体层的核生成均等地分散化,且能够使核生长的不均等性达到均衡。在此,核生长的不均等性是指,由于核生长,半导体层部分隆起。即,可以将部分隆起的核生长阶段的半导体层分散化。并且,在将LED用图案晶片(1)的主面内的LED用图案晶片(1)的晶轴方向作为基准时,凹凸结构A的排列轴A在规定的范围内位移旋转位移角θ。由此,能够增大对半导体层的初始生长有巨大贡献的凹凸结构的凹部底部的大小。同时,能够使从半导体层的生长方向看时的、生长的半导体层所通过的凹凸结构的凸部的数量减少。根据上述,半导体层生长时的、生长的核彼此的合体(粘连)性变得良好,能够抑制半导体层的裂缝。同时,该合体时,半导体层内部的错位的前进方向朝着LED用图案晶片(1)的面内方向变化。由此,错位彼此的冲突被有效地诱发,因此内量子效率IQE得到改善。即,能够在抑制了裂缝的状态下得到改善了内量子效率IQE的半导体层,因此能够制造具有良好的发光二极管特性的LED用外延片,随之能够高效地制造外量子效率EQE高的LED芯片。
在本实施形态所涉及的LED用图案晶片(1)中,凹凸结构A的平均间隔Pave优选为满足50nm≦Pave≦1500nm。
在该情况下,内量子效率IQE的改善效果和裂缝抑制效率都增大。首先,通过使平均间隔Pave满足上述范围,凹凸结构A的凹部的密度得到提高,所以能够增大已经说明的生长的半导体层彼此的合体频率。即,由于能够提高使半导体层中的错位的前进方向变化的频率,因此错位的降低效率增大,由此,内量子效率IQE被有效地提高。进一步地,能够将对半导体层的初始生长有巨大贡献的凹凸结构的凹部底部的大小限定在规定范围内。由此,能够将凹凸结构A的凹部底部的半导体层的核生长保持为良好。于是,凹凸结构A的排列轴A在规定的范围内位移旋转位移角θ所导致的对半导体层的裂缝抑制效果增大。
本实施形态所涉及的LED用图案晶片(1)中,在使用所述凹凸结构A的凸部底部的平均宽度(φave)与所述平均间隔Pave的比率(φave/Pave)即Duty时,所述旋转位移角θ优选为满足atan(Duty/2)°≦θ≦(180/n)°的范围。
在该情况下,内量子效率IQE改善的效率和对半导体层的裂缝抑制效果都进一步增大。通过使旋转位移角θ满足上述范围,能够使对半导体层的初始生长有较大贡献的凹凸结果A的凹部底部的大小在LED用图案晶片(1)的面内方向、大致垂直于半导体层的生长方向的方向上变大,因此半导体层的生长速度快的面的大小就变大。由此,在着眼于生长的半导体层彼此的合体的情况下,合体的半导体层彼此的界面面积变大。进一步地,由于能够减少半导体层的生长速度快的面所横穿的凹凸结构A的凸部的数量,因此生长的半导体层彼此的合体性就变得良好。根据上述,内量子效率IQE得到进一步提高,半导体层中产生的裂缝得到有效的抑制。
本实施形态所涉及的LED用图案晶片中,所述LED用图案晶片(1)优选为蓝宝石晶片、硅晶片、碳化硅晶片或者氮化镓系晶片。
根据该结构,能够使上述的内量子效率IQE的提高、半导体层的裂缝的抑制、生产时间的缩短更有效地显现,因此能够成品率更高地、并且生产时间更短地获得内量子效率IQE高的LED芯片。
本实施形态所涉及的LED用外延片的特征在于,在上述LED用图案晶片(1)的设置有所述凹凸结构A的所述主面上,至少依次层叠有第一半导体层、发光半导体层以及第二半导体层。
根据该结构,由已经说明的原理可知,能够制造具有抑制了裂缝的内量子效率IQE高的发光二极管结构的半导体层的LED用外延片。
本实施形态所涉及的LED用外延片中,所述LED用图案晶片(1)的所述发光半导体层侧的表面与所述发光半导体层的所述第一半导体层侧的表面的距离(Hbun)和所述凹凸结构A的平均高度(Have)的比率(Hbun/Have)优选满足2≦Hbun/Have≦300。
根据该结构,能够高效地制造抑制了裂缝的内量子效率IQE高的LED用外延片。利用设置在LED用图案晶片(1)的主面上的凹凸结构A,根据已经说明的原理,能够提高第一半导体层的结晶性,且抑制裂缝。尤其是,通过使比率(Hbun/Have)为2以上,基于第一半导体层的凹凸结构A的平坦化程度得到提高。由此,能够有效地提高设置在第一半导体层上的发光半导体层以及第二半导体层的成膜精度。因此,能够使作为错位少的第一半导体层的半导体的性能在抑制了裂缝的状态下反映于发光半导体层以及第二半导体层,获得裂缝得到抑制、且内量子效率IQE高的发光二极管结构的半导体层(包含第一半导体层、发光半导体层以及第二半导体层。以下相同)。进一步地,通过使比率(Hbun/Have)为300以下,除了所述效果以外,还能抑制LED用图案晶片(1)的翘曲,因此能够提高LED芯片化效率。根据上述,通过使比率(Hbun/Have)满足规定范围,能够进行抑制了裂缝的内量子效率IQE高的半导体层的成膜,且能够抑制进行了半导体层的成膜的LED用图案晶片(1)的翘曲,因此能够高生产效率地制造高效率的LED芯片。尤其是,在LED用图案晶片(1)的大小变为6英寸以上的直径的情况下,也能够有效地抑制LED用外延片的翘曲。根据上述内容,通过将本发明的LED用图案晶片(1)以6英寸φ以上的大小进行使用,能够将LED用图案晶片(1)的厚度做得薄,且有效地抑制LED用外延片的翘曲。尤其是,通过将LED用图案晶片(1)的厚度做得薄,能够降低LED用图案晶片的使用量,即提高环境适应度。进一步地,由于能够抑制相对于LED用图案晶片(1)的热量的封闭,因此半导体层成膜时的温度管理就变得容易。
本实施形态所涉及的LED用外延片中,所述第一半导体层包含自所述LED用图案晶片(1)侧依次层叠的非掺杂第一半导体层以及掺杂第一半导体层,所述LED用图案晶片(1)的所述发光半导体层侧的表面与非掺杂第一半导体层的掺杂第一半导体层侧的表面的距离(Hbu)和所述凹凸结构A的平均高度(Have)的比率(Hbu/Have)优选满足1.5≦Hbu/Have≦200。
根据该结构,能够高效地制造抑制了裂缝的内量子效率IQE高的LED用外延片。利用设置在LED图案晶片(1)的主面上的凹凸结构A,根据已经说明的原理可知,能够提高非掺杂第一半导体层的结晶性,且抑制裂缝。尤其是,通过使比率(Hbu/Have)为1.5以上,基于非掺杂第一半导体层的凹凸结构A的平坦化程度得到提高。由此,能够有效地提高非掺杂第一半导体层上设置的掺杂第一半导体层、发光半导体层以及第二半导体层的成膜精度。因此,能够使错位少的非掺杂第一半导体层的结晶性以抑制了裂缝的状态向掺杂第一半导体层、发光半导体层以及第二半导体层反映,能够在缩短生产时间的同时,获得抑制了裂缝、并且内量子效率IQE高的LED用外延片。进一步地,通过使比率(Hbu/Have)为200以下,除了所述效果以外,还能够抑制LED用图案晶片(1)的翘曲,因此能够提高LED芯片化效率。根据上述内容,通过使比率(Hbu/Have)满足规定的范围,能够进行抑制了裂缝的内量子效率IQE高的半导体层的成膜,且能够抑制进行了半导体层的成膜的LED用图案晶片(1)的翘曲,因此能够高生产效率地制造高效率的LED芯片。尤其是,即使在LED用图案晶片的大小为6英寸以上的直径的情况下,也能够有效地抑制LED用外延片的翘曲。根据该内容,通过将本发明的LED用图案晶片(1)以6英寸以上的大小进行使用,能够将LED用图案晶片(1)的厚度变薄,且有效地抑制LED用外延片的翘曲。尤其是,通过将LED用图案晶片(1)的厚度做薄,能够降低LED用图案晶片的使用量,即提高环境适应度。进一步地,由于能够抑制对于LED用图案晶片(1)的热量的封闭,因此半导体层成膜时的温度管理就变得容易。
本实施形态所涉及的LED用外延片中,所述第一半导体层、所述发光半导体层以及所述第二半导体层可以是III-V族系半导体。又,本实施形态所涉及的LED用外延片中,所述第一半导体层、所述发光半导体层以及所述第二半导体层也可以是GaN系半导体。
本实施形态所涉及的LED用外延片的制造方法的特征在于,包括:准备上述LED用图案晶片(1)的工序;对准备好的所述LED用图案晶片(1)进行光学检查的工序;以及使用进行了光学检查的所述LED用图案晶片(1)来制造上述说明的LED用外延片的工序。
根据该结构,由于能够测定凹凸结构A的排列轴A的旋转位移角θ,因此能够不制造LED用外延片,而预测LED用外延片的发光二极管特性,从而进行筛选。因此,能够提高LED用外延片的制造的成品率。
本实施形态所涉及的LED用外延片的制造方法中,准备所述LED用图案晶片(1)的工序优选通过转印法使其满足所述旋转位移角θ而进行,所述转印法使用了在表面具备微细图案的模具。
通过采用转印法制作凹凸结构A,能够不使用过大的装置或控制机构,来制造满足上述说明的旋转位移角θ的范围的LED用图案晶片(1)。尤其是,通过采用转印法,能够更高精度高效率地制造难以制造的、具有6英寸以上的直径的LED用图案晶片(1)。
下面,按照该顺序对本实施形态所涉及的LED用图案晶片(1)、LED用外延片及其制造方法进行说明。
<<LED用图案晶片(1)>>
本实施形态所涉及的LED用图案晶片包含:使抑制了裂缝的高品质的半导体层的成膜成为可能,能够格外提高内量子效率IQE的LED用图案晶片(1),和对LED用图案晶片(1)赋予了高的光提取效率LEE作为进一步功能的LED用图案晶片(2)两者。在以下的说明中,从LED用图案晶片(1)开始说明,关于LED用图案晶片(2)的说明,主要着眼于进一步附加的要素进行说明。
本实施形态所涉及的LED用图案晶片(1)在表面具备凹凸结构A。凹凸结构A可以是对LED用晶片的一个主面进行加工而形成的结构,也可以是在LED用晶片的一个主面上另外设置的结构。即,构成LED用晶片的材料和构成凹凸结构A的材料可以是相同的也可以是不同的。在此,该凹凸结构A的特征在于,该凹凸结构A是具有实质上n次对称的排列的结构,凹凸结构A的排列轴A方向和LED用晶片的面内的晶轴方向在规定范围内发生位移。将该位移量称为旋转位移角θ。
<旋转位移角θ>
首先,对旋转位移角θ进行说明。另外,关于凹凸结构A的排列轴A以及LED用图案晶片(1)的晶轴,在后面进行叙述。旋转位移角θ定义为:在将LED用图案晶片(1)的晶轴作为基准时,凹凸结构A的排列轴A的最小旋转角度。图1是用于对由本实施形态所涉及的LED用图案晶片(1)的晶轴和凹凸结构A的排列轴A形成的旋转位移角θ进行说明的示意图。图1A中,为了简化,仅记载了排列轴A(在图1A中以AXa示出)和晶轴(在图1A中以AXc示出)各一根。如图1A所示,在以晶轴AXc和排列轴AXa的交点为中心点时,使晶轴AXc旋转直到与排列轴AXa重合为止时的最小的角度为旋转位移角θ。
接下来,使用图1B对考虑晶轴以及排列轴A有多个的情况进行说明。为方便起见,图1B是将晶轴(图1B中以AXc1、AXc2以及AXc3示出)以及排列轴A(图1B中以AXa1、AXa2以及AXa3示出)均各取三根进行描绘的情况。例如,对于具有6次对称的晶轴的LED用晶片,设置具有6次对称的排列的凹凸结构A的情况。在这种情况下,首先选出一个晶轴。例如,选择晶轴AXc1。接下来,记录使晶轴AXc1旋转以与排列轴A重合的角度。例如,与排列轴AXa3重合时的小角度为角度θA,与排列轴AXa1重合时的小角度为角度θB。这些角度中最小的角度为旋转位移角θ。另外,即使将排列轴A和晶轴反过来,上述定义也成立。即,作为使排列轴A旋转以与晶轴重合时的最小的角度也被同样地定义。
<排列轴>
接下来对排列轴A进行说明。排列轴A是指决定凹凸结构A的排列方向的轴。凹凸结构A的排列具有实质上的n次对称。另外,本说明书中的“n次对称”的意思是“旋转对称”。因此,n是2以上的正整数。例如通过扫描型电子显微镜或原子力显微镜从凹凸结构A的表面观察凹凸结构A,能够确认凹凸结构A的排列。因此,排列轴A具有通过(360/n)°的旋转会重合于相同或其他的排列轴A的性质。在此,以n次对称的n为2的情况和3以上的情况对排列轴A分别定义。
首先,2次对称的情况下,就成为相对于某一个轴对称的排列。此时,排列轴A作为垂直于该轴的方向的轴被定义。例如,在配置有多条相互平行的线的凹凸结构A的情况下,相对于垂直于线的线段2次对称,因此排列轴A就成为平行于线的线段。又,将正方形排列或正六边形排列向一个轴方向延伸了的排列,或者将正方形排列或正六边形排列向一个轴方向周期性地(例如,按照正弦波)调制了的排列的情况下,则在与该延伸方向或者该调制方向垂直的方向上2次对称,因此,排列轴A就成为平行于该延伸方向或该调制方向的线段。又,在多条线的间隔被周期性地(例如,按照正弦波)调制的情况下,也成为2次对称,平行于多条线的方向的线段成为排列轴A。又,在将正方形排列或正六边形排列在相互垂直的二轴方向上沿各轴向以不同的延伸倍率延伸而成的排列的情况下,在垂直于任意延伸方向的方向上2次对称,因此排列轴A就成为平行于该延伸方向的线段。又,在将正方形排列或正六边形排列在相互垂直的二轴方向上沿各轴向以不同的调制周期调制而成的排列的情况下,在垂直于任意调制方向的方向上2次对称,因此排列轴A就成为平行于该调制方向的线段。
另一方面,在具有3次以上的对称性的排列的情况下,将为凹凸结构A的凸部或者凹部彼此的最接近的方向的轴设为排列轴A。在此,最接近的方向是指,连结最接近的凸部顶部的中央部的线段的方向或者连结最接近凹部开口部的中央部的线段的方向。图2是示出本实施形态所涉及的LED用图案晶片(1)中的具有3次以上的对称性的凹凸结构A的排列例的示意图。例如,通过扫描型电子显微镜或者原子力显微镜观察LED用图案晶片(1)的具有凹凸结构A的面侧,从而能够得到该图。图2示出了凹凸结构A实质上排列为正方形的情况。正方形排列是4次对称排列。即,在任意设定某轴时,通过使该轴旋转(360/n)°=(360/4)°,就与另一对称轴重合。在此,排列轴A是凹凸结构A的凸部或者凹部的最接近方向。在图2中,例如与具有符号A示出的中心的凸部(或凹部,以下同样)最接近的凸部的中心由图2中的符号a、b、c以及d示出。即,与连结中心A以及其他中心的线段A-a、线段A-b、线段A-c以及线段A-d中的任意一项平行的方向为排列轴AXa。
图3是示出本实施形态所涉及的LED用图案晶片(1)中的具有3次以上的对称性的凹凸结构A的排列例的示意图。例如,通过扫描型电子显微镜或者原子力显微镜观察LED用图案晶片(1)的具有凹凸结构A的面侧,从而能够得到该图。图3示出了凹凸结构A实质上排列为正六边形的情况。正六边形排列是6次对称排列。即,在任意设定某轴时,通过使该轴旋转(360/n)°=(360/6)°,就与另一对称轴重合。在此,排列轴A是凹凸结构A的凸部或者凹部的最接近方向。在图3中,例如与具有A示出的中心的凸部(或凹部,以下同样)最接近的凸部的中心由图3中的符号a、b、c、d、e以及f示出。即,与连结中心A以及其他中心的线段A-a、线段A-b、线段A-c、线段A-d、线段A-e以及线段A-f中的任意一个平行的方向为排列轴AXa。
又,例如,上述说明的4次对称排列中,在相互垂直的二轴上的凸部或凹部的间隔被周期性地(例如按照正弦波)调制的情况下,也成为4次对称的排列。又,例如,上述说明的4次对称排列中,位于相对于某轴每60°的轴上的凸部或凹部的间隔被周期性地(例如按照正弦波)调制的情况下,就成为6次对称的排列。又,例如,上述说明的6次对称排列中,在相互垂直的二轴上的凸部或凹部的间隔被周期性地(例如按照正弦波)调制的情况下,也成为4次对称的排列。又,上述说明的6次对称排列中,位于相对于某轴每60°的轴上的凸部或凹部的间隔被周期性地(例如按照正弦波)调制的情况下,也成为6次对称的排列。
如上述所说明的那样,虽然排列轴A存在一个以上,但是通过适用已经说明过的定义,能够求得旋转位移角θ。
<晶轴>
接下来,对晶轴进行说明。晶轴是LED用图案晶片(1)的相对于主面平行的面内的晶格的结点的最接近的方向。图4是用于对本实施形态所涉及的LED用图案晶片(1)的主面内的晶格的晶轴进行说明的示意图。图4示出了LED用晶片的平行于主面的面内的晶格为正六边形晶格的情况,对晶格交点部加上印记而进行强调。晶轴是结点的最接近的方向。例如,图4中,最接近用符号A示出的交点的交点由符号a、b、c、d、e以及f示出。即,与连结交点A以及其他交点的线段A-a、线段A-b、线段A-c、线段A-d、线段A-e以及线段A-f中的任意一个平行的方向为晶轴。在LED用图案晶片(1)的平行于主面的面内观察到的晶格的排列例如可以列举为六边形排列、方形排列、存在六边形排列的在单轴方向上延伸的排列、存在方形排列的在单轴方向上延伸的排列、六边形排列在相互正交的二轴各自的方向上延伸的排列,以及方形排列在相互正交的二轴各自的方向上延伸的排列。无论是哪个晶格排列的情况,通过适用上述定义,都可以定义本说明书的晶轴。例如,在LED用图案晶片(1)为单晶蓝宝石,且其主面是c面、m面或者r面的情况下,晶轴分别成为a轴、c轴或者n轴。
<n次对称的排列>
在LED用图案晶片(1)上设置的凹凸结构A具有实质上n次对称的排列。因此,在着眼于在LED用图案晶片(1)上成膜的半导体层的初始生长阶段的情况下,能够将半导体层的核生成均等地分散化,且能够使核生长的不均等性达到均衡。在此,核生长的不均等性是指,由于核生长,半导体层部分隆起。即,可以将部分隆起的核生长阶段的半导体层分散化。
图5是示出在LED用图案晶片(1)的表面上进行半导体层的成膜时,在核生长阶段使成膜停止的情况下的表面观察像的示意图。在图5A以及图5B中,符号X表示部分隆起的核生长阶段的半导体层的位置。图5A示意性地示出了在本发明的实施形态所涉及的LED用图案晶片(1)中,部分隆起的核生长阶段的半导体层X分散的状态。另一方面,图5B示出了在凹凸结构A的排列的旋转对称性低的LED用图案晶片(1)中,部分隆起的核生长阶段的半导体层X存在偏重的情况。在本发明的实施形态所涉及的LED用图案晶片(1)中,凹凸结构A具有实质上的n次对称性,由此,部分隆起的核生长阶段的半导体层X的分散性就变大。由此,生长的半导体层的产生合体(粘连)的部位也就分散。即,半导体层内部的应力集中点分散,且彼此错位的碰撞部位也就分散。因此,半导体层的裂缝得到抑制,内量子效率IQE得到有效的提高。另外,本说明书所说的裂缝是指纳米级别的裂缝。关于对LED用图案晶片(1)的凹凸结构A进行半导体层的成膜的情况,观察将半导体层的生长停止在刻面形成过程的情况。此时,刻面具有例如以六边形为代表的n边形的形状,着眼于相邻的n边形的两个凹部时,进入n边形的凹部的边和与边正交的方向的龟裂就是本说明书中定义的裂缝。
如已经说明的那样,旋转位移角θ是LED用图案晶片(1)的晶轴与凹凸结构A的排列轴A的、在平行于LED用图案晶片(1)的主面的面内的相对于旋转方向的位移量。该旋转位移角θ满足0°<θ≦(180/n)°。另外,“n”是构成n次对称的排列的凹凸结构A的旋转对称次数,如已经说明的那样。例如,若为6次对称的凹凸结构A的话,则旋转位移角θ就大于0并在30°以下。通过使旋转位移角θ满足前述的范围,能够增大对半导体层的初始生长有巨大贡献的凹凸结构A的凹部底部的大小。同时,能够使生长速度快的半导体层所通过的凹凸结构A的凸部的数量减少。因此,半导体层的初始生长性就变得良好。并且,形成的刻面的边与边相对时的边与边的平行度变得良好,裂缝得到抑制。
<旋转位移角θ的更优选的范围>
旋转位移角θ的更优选的范围可以认为为以下这样。首先,内量子效率IQE的改善以及裂缝的改善是有效的,有效地提高了生长的半导体层彼此的合体频率,且有效地使合体部位分散了。进一步地,考虑到半导体层彼此的合体前的阶段,需要使半导体层的核生长优良,并且,保持核生长性的良好。为了实现这些,可以认为增大半导体层的核所附着的凹凸结构A的凹部的大小,并且减小在半导体层生长时横穿的凹凸结构A的凸部的数量是有效的。同时,提高形成的刻面的边与边的平行度是很重要的。
图6是示出在LED用图案晶片(1)上使半导体层生长的情况下的、旋转位移角θ和有益于半导体层的生长的凹部底部的大小以及生长的半导体层所通过的凸部的密度的关系的图表。图6示出了对于6次对称的凹凸结构A,计算旋转位移角θ对有益于半导体层的生长的凹部底部的大小(以下也仅称为凹部底部的大小L)以及生长的半导体层所通过的凸部的密度(以下也仅称为凸部的密度D)的影响所得的结果。图6的横轴表示旋转位移角θ,左边的纵轴表示凹部底部的大小L,并且右边的纵轴表示凸部的密度D。又,黑色圆形(●)的图线表示对凹部底部的大小L的影响,黑色方形(■)的图线表示对凸部的密度D的影响。又,在图6中,凹部底部的大小L以及凸部的密度D均在旋转位移角θ为0°的情况下标准化为1。
根据图6可知,若旋转位移角θ增大,则对核的附着及其生长有效的凹凸结构A的凹部的大小L就变大。尤其可知在增大了旋转位移角θ的情况下存在最大点,以及即使在旋转位移角θ变成最大的情况下,凹部的大小L也比旋转位移角θ为0°的情况大。另一方面可知,若旋转位移角θ变大,则对半导体层的生长以及生长的半导体层彼此的合体发挥不利影响的凸部的密度D就减少。尤其可知在增大了旋转位移角θ的情况下存在最小点,以及即使在旋转位移角θ变成最大的情况下,凸部的密度D也比旋转位移角θ为0°的情况小。
根据上述,为了有效地抑制裂缝,且提高内量子效率IQE,旋转位移角θ优选为1°以上,更优选为3°以上,最好为5°以上。在这种情况下,特别是,由于凸部的密度D大大减少,因此半导体层的生长性稳定化,裂缝抑制的效果变强。进一步地,旋转位移角θ优选为7.5°以上,更优选为10°以上,最好为14°以上。在这种情况下,能够在保持上述的裂缝抑制效果的同时,增大对半导体层的核的附着及其生长有效的凹凸结构A的凹部的大小,因此也能够进一步提高内量子效率IQE。另一方面,认为在旋转位移角θ为(180/n)°的情况下,能根据晶轴与排列轴A的偏差量而变化的应力的方向转换量变为最大,且因为n次对称的凹凸结构A,使被缓和的应力矢量性地旋转接续的效果最高,因此应力缓和效果进一步提高,与此同时,翘曲的降低变得更加显著。
若旋转位移角θ进一步相对于凹凸结构A的凸部满足以下的关系,则裂缝抑制效果以及内量子效率IQE提高效果就变得更大。在使用凹凸结构A的凸部底部的平均宽度φave与平均间隔Pave的比率(φave/Pave)即Duty(デューティ)时,旋转位移角优选为满足atan(Duty/2)°≦θ≦(180/n)°的范围。另外,关于凸部底部的平均宽度(φave)、平均间隔(Pave)以及Duty,随后进行说明。
在这种情况下,内量子效率IQE改善的效果以及对半导体层的裂缝抑制效果均变得更大。通过使旋转位移角θ满足上述范围,能够使对半导体层的初始生长有较大贡献的凹部底部的大小L在LED用图案晶片(1)的面内、大致垂直于半导体层的生长方向的方向上变大,因此半导体层的生长速度快的面的大小就变大。由此,在着眼于生长的半导体层彼此的合体的情况下,合体的半导体层彼此的界面面积变大。进一步地,由于能够减少半导体层的生长速度快的面所横穿的凹凸结构的凸部的数量,因此生长的半导体层彼此的合体性就变得良好。根据上述,内量子效率IQE得到进一步提高,半导体层中产生的裂缝得到有效的抑制。
如下述那样考虑并求取上述Duty与旋转位移角θ的关系。首先,对于内量子效率IQE的改善以及裂缝的改善,有效地提高了生长的半导体层彼此的合体频率,且有效地使合体部位分散了。进一步地,考虑到半导体层彼此的合体前的阶段,需要使半导体层的核生长优良,并且,保持核生长性的良好。为了实现这些,可以考虑增大半导体层的核所附着的凹凸结构A的凹部的大小,并且减小在半导体层生长时横穿的凹凸结构A的凸部的数量是有效的。
图7是示出在LED用图案晶片(1)上使半导体层生长的情况下的、Duty和有益于半导体层的生长的凹部底部的大小以及生长的半导体层所通过的凸部的密度的关系的图表。图7是以凹凸结构A为6次对称的情况为例,计算Duty给与凹部底部的大小L以及凸部的密度D的影响所得的结果。图7的横轴表示Duty,左边的纵轴表示凹部底部的大小L,并且右边的纵轴表示凸部的密度D。又,黑色圆形(●)的图线表示对凹部底部的大小L的影响,黑色方形(■)的图线表示对凸部的密度D的影响。又,在图7中,凹部底部的大小L以及凸部的密度D均在Duty为0,即没有凹凸结构A的情况下标准化为1。
由图7可知,若Duty增大,则对核的附着及其生长有效的凹凸结构A的凹部的大小L就变大。另一方面可知,若Duty增大,则对半导体层的生长以及生长的半导体层彼此的合体发挥不利影响的凸部的密度D就减少。
在此,图6和图7仅横轴的参数不同,对给与凹部底部的大小L的影响以及给与凸部的密度D的影响的举动是相似的。若根据该关系求取图6以及图7的各横轴,即旋转位移角θ与Duty的关系的话,则求得旋转位移角θ=atan(Duty/2)°。在此,如已经说明的那样,Duty越大,对半导体层的核的附着、生长以及合体越有效,因此旋转位移角θ被定为θ≧atan(Duty/2)°。
即,在决定了凹凸结构A的Duty的情况下,旋转位移角θ为某个一定以上的值且在(180/n)°以下的范围内,由此,如上述说明的那样,半导体层的核的附着、生长以及生长的半导体层彼此的合体就变得更为良好,因此能够得到抑制了裂缝的高内量子效率IQE的LED用外延片。图8是示出图6以及图7中示出的旋转位移角θ与Duty的关系的图表。例如,若以凹凸结构A为6次对称的情况为例,则图8中以斜线示出的范围就是旋转位移角θ的最优选范围。在图8中,横轴是Duty,纵轴是旋转位移角θ。图8中的图线是atan(Duty/2)°,在纵轴方向上比该曲线更靠上的部分是旋转位移角θ的最优选范围。
另外,在凹凸结构A的凹部的底部的大小L过小的情况下,由于半导体层的核生成受到阻碍,因此半导体层的生长受到阻碍。凹凸结构A的凹部的底部的大小可以使用平均间隔Pave以及Duty来表示。又,凹凸结构A的凹部的底部的大小的下限值可以根据半导体层的核的大小进行估算。更具体来说,关于对LED用图案晶片(1)进行的后面叙述的低温缓冲层成膜后的RAMP过程,在该RAMP过程中再扩散的核的移动距离大概为80nm。据此,通过将凹部底部的大小L设定在80nm以上,能够抑制附着于凸部的侧面的核,提高结晶品质。根据上述决定Duty的上限值,计算出Duty≦1-(Y/Pave)。在此,优选为Y=50nm,尤其优选为Y=80nm。即,优选为满足位于图9中示出的曲线的下侧的Duty的范围。图9是示出本实施形态所涉及的LED用图案晶片(1)的凹凸结构A的平均间隔Pave与Duty的关系的图表。在图9中,横轴是凹凸结构A的平均间隔Pave,纵轴是Duty。图9中的黑色三角(▲)的图线是式子Duty≦1-(Y/Pave)的Y优选为50nm的情况,黑色菱形(◆)的图线是Y更优选为80nm的情况。另外,关于上述说明的Duty的式子,Pave的量纲是纳米。
通过使凹凸结构A满足图9中示出的曲线以下的范围,如已经说明的那样,半导体层的核生成就变得良好。在此,由于满足旋转位移角θ,核生长变得良好,生长的半导体层彼此的合体频率变高,并且能够将合体的部位分散化,因此能够得到裂缝得到了抑制的内量子效率IQE较高的半导体层。
关于以上说明的旋转位移角θ的效果之一,即裂缝,包含实际的研究结果地进行更详细的说明。首先,使用了6英寸φ的C面蓝宝石晶片作为LED用晶片。使用后面叙述的纳米加工板材法对该LED用晶片的主面进行加工,得到LED用图案晶片(1)。在此,以LED用晶片的相对于定向平面(Orientation Flat)的法线为基准,使纳米加工板材自该法线倾斜α°而贴合,从而控制旋转位移角θ。换言之,α=θ。又,贴合的精度分辨率为1~2°,因此对于旋转位移角θ,包含θ±1°的误差。LED用图案晶片(1)的凹凸结构A的排列为正六边形排列。即,凹凸结构A是6次对称排列。又,通过对LED用图案晶片(1)的截面进行的扫描型电子显微镜观察来确认凹凸结构A的凸部顶部的形状。在图10中示出结果。图10A是示出本实施形态所涉及的凹凸结构A的凸部顶部的截面形状的一例的扫描型电子显微镜照片。图10B是示出图10A的一部分的示意图。根据图10可知,在凸部顶部不存在平坦的台面,使凸的曲线在上方稍稍相交而作出凸部顶部的截面形状。
对于制作好的LED用图案晶片(1),进行10nm的低温缓冲层的成膜。接着,进行氮化镓的成膜作为后面叙述的非掺杂第一半导体层,使刻面形成。在该刻面形成途中的状态下从腔室中取出,用扫描型电子显微镜观察氮化镓成膜面。在图11中示出结果。图11是示出本实施形态所涉及的非掺杂第一半导体层的一例的扫描型电子显微镜照片。图11是2500倍的观察像。根据图11可知,形成了多个刻面,氮化镓层的连接是任意的。在此,放大并取出在图11的观察像内观察到的裂缝的图像由图12示出。图12A是示出裂缝的扫描型电子显微镜照片。图12B是示出图12A的一部分的示意图。根据图12可知,在着眼于生长的氮化镓的六边形的开口部的情况下,在该六边形的边与边相对的位置的氮化镓层中,在垂直于该边的方向上产生了龟裂。本说明书中的裂缝是指这样的纳米级的龟裂。
利用扫描型电子显微镜像对裂缝的数量进行测定并定量化的结果是,随着旋转位移角θ变化为0°、2°、7.5°、15°、22.5°以及30°,裂缝密度变化为72×109个/cm2、70×109个/cm2、57×109个/cm2、51×109个/cm2、43×109个/cm2以及41×109个/cm2。即,可知,旋转位移角θ越大,裂缝密度越降低。进一步地,若比较该减少程度,则可知在旋转位移角θ超过2°的区域中,裂缝密度的下降较显著。这是因为旋转位移角θ的控制在±1°左右,以及从氮化成膜这一点来看,1~2°这样凹凸结构A的微小的旋转会被埋没在成膜控制的误差中。
接下来,确认裂缝降低对半导体层造成的影响。对于进行了上述裂缝的测定的样品,进一步进行非掺杂第一半导体层的成膜,将氮化镓层的表面平坦化。在该状态下,应用平面内的X射线摇摆曲线法,得到摇摆曲线,估算其半高宽(FWHM)。在图13中示出结果。图13是示出裂缝密度与摇摆曲线的半高宽(FWHM)的关系的图表。关于图13,横轴是裂缝密度,纵轴是摇摆曲线的半高宽(FWHM)。根据图13可知,随着裂缝密度降低为102×109个/cm2、71×109个/cm2、56×109个/cm2、52×109个/cm2、44×109个/cm2、以及40×109个/cm2,FWHM减少为673、671、644、630、600以及590。尤其可知,在裂缝密度为70×109个/cm2以下的区域中,FWHM的数值有效地减少。即,可知,裂缝密度越减少,特别是裂缝密度在70×109个/cm2以下时,半导体层的结晶均等性就越提高。
进一步地,对于用于上述摇摆曲线的测定的样品,进行n型氮化镓层的成膜作为掺杂第一半导体层。对该样品进行了阴极发光(CL)评价。在此,CL是指评价通过照射电子束产生的光的方法,由于是相当于从传导带的底部附近向价电子带的顶部附近的过渡的评价,因此是评价结晶缺陷、载体浓度、应力或者杂质等结晶信息的评价方法。在图14中示出结果。图14是示出裂缝密度与由通过阴极发光(CL)评价得到的图像求得的暗点密度的关系的图表。关于图14,横轴是裂缝密度,纵轴是根据由CL得到的图像求得的暗点密度。由图14可知,随着裂缝密度降低为102×109个/cm2、71×109个/cm2、52×109个/cm2、44×109个/cm2、以及40×109个/cm2,CL暗点密度减少为5.51×108/cm2、5.52×108/cm2、4.89×108/cm2、4.44×108/cm2以及4.34×108/cm2。尤其可知,在裂缝密度为71×109个/cm2以下的区域中,CL暗点密度的数值有效地减少。换言之,可知,通过使裂缝密度变为71×109个/cm2以下,结晶品质大大提高。
根据上述,通过使旋转位移角θ超过0°,优选为超过2°,能够有效地降低裂缝密度。由此,非掺杂第一层的结晶均等性得到有效的提高。进一步地,使掺杂第一半导体层的结晶品质提高就成为可能。这些结晶均等性以及结晶品质的提高被认为是提高内量子效率IQE的因素,且也是提高半导体发光元件的长期可靠性的因素,因此推定,通过用旋转位移角θ控制裂缝密度,能够同时改善半导体发光元件的发光性能和长期可靠性。
另外,对于图15中示出的凸部顶部的形状,上述结果也只有数值的绝对值的大小的变化,可以得到相同的倾向。图15是示出本实施形态所涉及的凹凸结构A的凸部顶部的截面形状的一例的扫描型电子显微镜照片。图15中示出的扫描型电子显微镜像是对于LED用图案晶片(1)的截面的观察像。由图15可知,研究中使用的凸部顶部的形状包括从透镜状的形状,到凸部的曲线在上方稍稍相交而作出顶部的截面形状那样的形状。据此,认为通过采用作为曲率半径超过0的角部的凸部顶部,能够显现上述说明的旋转位移角θ的效果。
已经说明了,凹凸结构A的凸部顶部为曲率半径超过0的角部是很重要的。在此,得到以下启示:即使在凹凸结构A的凸部顶部存在平坦部的情况下,换言之,为台面结构的情况下,通过与旋转位移角θ的组合,能够抑制台面结构的缺点。首先,台面结构的缺点是指,难以降低自台面上成长的半导体层的错位。即,难以降低半导体层错位密度,内量子效率IQE有降低的倾向。在此,虽然不清楚其机制,但是知道,旋转位移角θ在大于10°并在(180/n)°以下的范围内的话,处于能够减小基于台面的内量子效率IQE的降低量的倾向。即,内量子效率IQE的降低程度就变小。另一方面,在为台面结构的情况下,相对于发射光的光散射性因凸部的大体积而提高,因此能够进一步提高光提取效率LEE。其结果,可知,通过使用包含凸部顶部的形状为台面形状、并且旋转位移角θ大于10°并在(180/n)°以下的凹凸结构A的LED用图案晶片(1),能够制造高效率的LED。当旋转位移角在15°以上(180/n)°以下的区域时,该效果更显著。又,作为台面的大小,试验了20nm、50nm、100nm、300nm以及500nm的情况,可知,在300nm和500nm的情况下,为大致相同的效率,对于100nm以下的范围,性能得到进一步提高。被推定为这是因为进行了低温缓冲层的成膜后的RAMP过程中的核的再扩散距离在80nm左右。根据上述可以得到启示,关于本说明书所述的曲率半径超过0的角部,即使包含台面的大小在100nm以下的情况,也是不矛盾的。根据上述,通过使用满足以下条件的LED用图案晶片(1),能够容易地制造高效率的LED:通过包括台面的大小在100nm以下的情况的、曲率半径超过0的角部来构成凹凸结构A的凸部,且旋转位移角θ超过10°并在(180/n)°以下,优选为15°以上(180/n)°以下。
根据上述,通过控制凹凸结构A的凸部顶部的形状和旋转位移角θ,能够降低相对于半导体层的裂缝。并且,能够提高内量子效率IQE,改善半导体发光元件的发光特性。进一步地,能够改善半导体发光元件的长期可靠性。在此,如果还能利用凹凸结构A,提高作为LED的另一较大问题的光提取效率LEE的话,则能够进一步提高LED的外量子效率EQE。LED的光提取效率LEE停留在低水平的原因是,高折射率的半导体层被折射率相对低的介质夹持。在这种情况下,光在高折射率的介质中被导波。由于该导波,发射光在被取出到LED的外部之前,就被吸收变成热,从而消失。即,为了提高光提取效率LEE,需要扰乱导波的发射光的模式。在此可知,考虑有效地扰乱发射光的前进方向,毁坏导波模式,从而提高光提取效率LEE的话,Duty需要比规定的值大。这可根据三维RCWA法和二维FDTD法进行计算。即,优选为满足Duty≧(3.47×10-8)Pave2+Z。在此,由凹凸结构A导致的光衍射的模式数和衍射强度按照Z是0.5、0.6以及0.65的顺序而增加,因此,扰乱导波模式的效果变大,光提取效率LEE也提高。即,优选为满足位于图16中示出的曲线的上侧的Duty的范围。另外,关于决定用于进一步提高光提取效率LEE的Duty的上述表达式,Pave的量纲为纳米。
图16是示出本实施形态所涉及的LED用图案晶片(1)的凹凸结构A的平均间隔Pave与Duty的关系的图表。在图16中,横轴是凹凸结构A的平均间隔Pave,纵轴是Duty。图16中的黑色三角(▲)的图线是表达式Duty≧(3.47×10-8)Pave2+Z的Z为0.5的最优选情况,黑色菱形(◆)的图线是Z为0.6的更优选的情况,黑色圆形(●)的图线是Z为0.65的最优选情况。
通过使凹凸结构A满足图16所示的曲线以上的范围,如已经说明的那样,光衍射的强度和模式数增加,光提取效率LEE提高。
如上所述,通过采用满足旋转位移角θ的范围,且满足图17中示出的平均间隔Pave与Duty的关系的凹凸结构A,能够制造裂缝得到抑制的内量子效率IQE高的半导体层,因此能够提高发光效率本身。又,同时,由于高效率地发出的光根据改善后的光提取效率LEE被向LED的外部取出,因此,外量子效率EQE变大。即,能够低缺陷效率地制造外量子效率EQE高的LED芯片。又,由于LED芯片内的半导体层的裂缝密度也降低,因此寿命得到延长。
图17是示出本实施形态所涉及的LED用图案晶片(1)的凹凸结构A的平均间隔Pave与Duty的关系的图表。在图17中,横轴是凹凸结构A的平均间隔Pave,纵轴是Duty。图17中,黑色三角(▲)、黑色菱形(◆)以及黑色圆形(●)的图线是由光提取效率LEE的提高决定的曲线,是以已经说明的Duty≧(3.47×10-8)Pave2+Z表达的表达式的Z分别为0.5、0.6以及0.65的情况。另一方面,星形(星号)以及黑色方形(■)的图线是从内量子效率IQE以及裂缝的出发点决定的曲线,以已经说明的Duty≦1-(Y/Pave)表达的表达式的Y分别是50nm以及80nm。即,如果是满足1-(Y/Pave)≧Duty≧(3.47×10-8)Pave2+Z的范围的凹凸结构A的话,就能够使可低缺陷效率地制造上述说明的高效率并且高寿命的半导体发光元件的效果显现。
<凹凸结构A>
接下来,对凹凸结构A进行说明。凹凸结构A的凸部由凸部顶部的曲率半径超过0的角部构成。在此,曲率半径超过0的角部的意思是,凹凸结构A的凸部的顶部上表面由曲面构成。例如,可以列举顶端变圆的圆锥状体、透镜状体、圆顶状体、圆锥状体以及炮弹体,包括图15所示的形状。
这样,通过使LED用图案晶片(1)的凹凸结构A的凸部顶部由曲率半径超过0的角部构成,能够同时实现内量子效率IQE的改善和裂缝的抑制。又,在LED用图案晶片(1)的凹凸结构A上进行半导体层的成膜时,能够使半导体层自凹凸结构A的凹部底部优先生长。换言之,能够抑制自凹凸结构A的凸部顶部上方的半导体层的生长。即,能够调整已经说明过的、相对于凹凸结构A的凹部的半导体层的核的附着、生长以及生长的半导体层的合体的初始条件。
在此,通过使凹凸结构A满足已经说明的旋转位移角θ,使半导体层优先自凹凸结构A的凹部生长,且能够有效地分散进行生长的半导体层彼此的合体,因此错位减少,并且能够抑制裂缝。通过满足用图8说明的旋转位移角θ与Duty的关系,本效果变得更加显著。又,通过满足用图9说明的Duty与平均间隔Pave的关系,就变得更加显著。进一步地,通过满足用图16说明的平均间隔Pave与Duty的关系,还能够同时提高光提取效率LEE。
如以上说明的那样,通过满足旋转位移角θ的范围,且使凹凸结构A的凸部顶部由曲率半径超过0的角部构成,能够有效地提高内量子效率IQE,并抑制裂缝。
从使基于上述原理的效果良好地显现,使内量子效率IQE的改善和裂缝的降低更加优异的出发点考虑,凹凸结构A的凸部优选为,随着从凸部底部向凸部顶部直径变小。由此,尤其能够降低从凹凸结构A的凸部的顶部附近向半导体层产生的应力。即,由于能够降低对于生长的半导体层的从凹凸结构A施加的应力,因此能够减小在半导体层内部产生的残留应力。由此,对于半导体层的裂缝的抑制效果就变大。
又,连接凸部顶部和凹部底部的凸部侧面部优选为具有2段以上的倾斜角度,梯度变化的点的曲率半径优选为超过0,形成曲面。在这种情况下,在半导体层的稳定生长面临近凸部顶部之前,能够使施加于半导体层的应力保持梯度并缓和,因此裂缝抑制的效果就变得更大。
进一步地,如果凹凸结构A由多个独立凸部和连续的凹部构成的话,则能进一步发挥上述效果,因此优选该情况。在这种情况下,相比于凹凸结构A由多个独立凹部和连续的凸部构成的情况,能够相对地扩大凹部底部的大小。即,由于能够使已经说明的、自凹部底部的半导体层的生长性更优异,因此能够改善内量子效率IQE,抑制裂缝。
又,通过使凹部底部具有平坦面,提高内量子效率IQE的效果就更加显著。这是因为能够将自凹凸结构A的凹部底部生长的半导体层的生长初始状态保持为良好,因此能够进一步发挥凹凸结构A的错位分散性的效果。
凹凸结构(A)的平均间隔Pave由于可以从内量子效率IQE与光提取效率LEE的平衡的出发点来选择,因此不进行特别限定,例如,可以制造具有200nm、300nm、500nm、700nm、1200nm、1500nm、2500nm以及5000nm的凹凸结构A的LED用图案晶片(1),确认上述说明的效果。基于有效地提高LED的外量子效率EQE的出发点,必然需要提高内量子效率IQE。从该出发点考虑,平均间隔Pave优选为满足50nm≦Pave≦1500nm。通过使平均间隔Pave在1500nm以下,凹凸结构A的凹部的密度得到提高,因此能够提高已经说明的生长半导体层彼此的合体频率。即,对于半导体层中的错位,由于能够提高使其前进方向变化的频率,因此错位的降低效果就变大,由此,内量子效率IQE被有效地提高。另一方面,通过使平均间隔Pave在50nm以上,能够确保对半导体层的初始生长有较大贡献的凹凸结构A的凹部底部的大小。由此,能够将凹凸结构A的凹部底部的半导体层的核生长保持为良好。因此,凹凸结构A的排列轴A在规定的范围内位移旋转位移角θ而达成的对半导体层的裂缝抑制效果就变大。特别是,从将半导体层的核生成性和核生长性保持为良好的出发点考虑,平均间隔Pave优选为100nm以上,尤其优选为200nm以上,最优选为300nm以上。
又,从提高凹凸结构A的凹部的密度、提高生长的半导体层彼此的合体频率,且使合体部位分散化、有效地提高内量子效率IQE、降低裂缝的出发点考虑,优选为1200nm以下,尤其优选为1000nm以下,最优选为950nm以下。另外,通过满足参照图9、图16、图17已经说明了的平均间隔Pave与Duty的关系,能够显现裂缝抑制的效果以及内量子效率IQE改善的效果,且还能提高光提取效率LEE。
<平均间隔(Pave)>
平均间隔Pave是在与求取以下的<<半导体发光元件>>中说明的<凹凸结构的平均高度(Have)>时使用的样品大致相同的部位进行测定的。或者,可以对LED用图案晶片(1)进行测定。凹凸结构A的平均间隔Pave不取决于凹凸结构A的n次对称的排列,由以下的定义来决定。将某凸部A1的中心与和该凸部A1最相邻的凸部B1的中心之间的距离PA1B1定义为间隔P。平均间隔(Pave)由以下的定义进行计算。(1)选择任意的10个凸部A1、A2、…A10。(2)测定凸部AM与和凸部AM(1≦M≦10)最相邻的凸部(BM)的间隔PAMBM。(3)对于凸部A1~凸部A10,也与(2)同样地测定间隔P。(4)将间隔PA1B1~PA10B10的算术平均值定义为平均间隔(Pave)。另外,上述定义不随凹凸结构A的n次对称性而变化。即,即使在多个凸部被连续的凹部隔离的情况下,多个栅状体被多个栅状体隔离的线和空间结构的情况下,正n边形排列在一个轴或者两个轴向上延伸的排列的情况下,也是一样的。另外,在多个凹部被连续的凸部隔离的结构的情况下,通过将上述凸部的中心替换为凹部开口部的中心,能够定义平均间隔(Pave)。又,在栅状体的长度非常长、不能通过扫描型电子显微镜或原子力显微镜观察其端部的情况下,或者没有端部的情况下,将这些观察像内的凸部的中心作为上述凸部的中心使用。
<凸部的底部的平均宽度(φave>
平均宽度φave是在与求取以下的<<半导体发光元件>>中说明的<凹凸结构的平均高度(Have)>时使用的样品大致相同的部位进行测定的。或者,是对于LED用图案晶片(1)测定的。凹凸结构A的平均宽度φave不取决于凹凸结构A的n次对称的排列,由以下的定义来决定。对于某凸部A1的底部的轮廓形状,将轮廓的外周的某一点X和轮廓的外周的另一点Y的距离XY成为最大时的距离φA1定义为凸部的底部的宽度φ。平均宽度(φave)由以下的定义进行计算。(1)选择任意的10个凸部A1、A2、…A10。(2)对凸部AM(1≦M≦10)测定凸部的底部的宽度φAM。(3)对于凸部A1~凸部A10,也与(2)同样地测定凸部的底部的宽度φ。(4)将凸部的底部的宽度φA1~φA10的算术平均值作为平均宽度(φave)进行定义。另外,在凸部的底部的轮廓形状的长宽比为1.5以上的情况下,将凸部的底部的轮廓形状的外周的某一点X和另一点Y的最短距离定义为凸部的底部的宽度φ。
<Duty>
将平均宽度(φave)与平均间隔(Pave)的比率(φave/Pave)定义为Duty。
<凹凸结构A的配置>
本实施形态所涉及的LED用图案晶片(1)在LED用图案晶片(1)的表面的一部分或者整个面上具备上述的凹凸结构A。另外,关于凹凸结构A的进一步详细的形状、排列或制造方法或材质,在以下的<<半导体发光元件>>内进行说明。即,LED用图案晶片(1)可以表面整个面被上述说明的凹凸结构A覆盖,也可以在LED用图案晶片(1)的表面的一部分设置凹凸结构A。在下面的说明中,将凹凸结构A记载为凹凸结构G,将与凹凸结构A不相当的凹凸结构记载为凹凸结构B。
LED用图案晶片(1)至少在一部分上具有凹凸结构G。即,LED用图案晶片(1)的表面可以整个面都被凹凸结构G覆盖,也可以一部分被覆盖。在此,将没有被凹凸结构G覆盖的区域称为“非G区域”。在此,非G区域由凹凸结构B以及/或者平坦部构成。即使在LED用图案晶片(1)的表面的一部分设置有非G区域的情况下,对于被凹凸结构G覆盖的区域,由于能够显现已经说明的效果,因此能够进行裂缝得到抑制的内量子效率IQE高的半导体层的成膜。进一步地,通过满足用图16以及图17说明的平均间隔Pave与Duty的关系,还能够同时改善光提取效率LEE。
(α)对于在LED用图案晶片(1)的表面设置的凹凸结构G,在使用平均间隔Pave时,若至少设置在具有10Pave×10Pave的面积的区域内的话,则能够达到上述说明的效果,因此优选该情况。即,对于LED用图案晶片(1),至少在10Pave×10Pave的区域内设置凹凸结构G即可。即,例如,在使用扫描型电子显微镜或原子间力显微镜观察LED用图案晶片(1)的表面的情况下,具有10Pave×10Pave的面积的区域内由凹凸结构G构成即可。特别是,优选通过填满具有10Pave×10Pave的面积的区域内的凹凸结构G的总和,来满足以下说明的凹凸结构G的比例或者大小。即,具有10Pave×10Pave的面积的范围由凹凸结构G构成,可以设置多个这样的范围。特别是,通过填满20Pave×20Pave以上、尤其优选为填满25Pave×25Pave以上,从而使基于凹凸结构G的半导体层的核的附着、核生长,以及生长的半导体层的合体的效果变得更加显著,因此优选该情况。在该情况下,也优选通过凹凸结构G的总和来满足以下说明的凹凸结构G的比例或者大小。进一步地,通过使具有50Pave×50Pave以上、尤其优选为具有75Pave×75Pave以上的面积的区域由凹凸结构G构成,从而在与被凹凸结构G覆盖的区域相邻的非G区域中,半导体层的核的附着、核生长、以及生长的半导体层的合体也就变得良好,裂缝的抑制和内量子效率IQE的改善效果得到显现,因此优选该情况。随着变成100Pave×100Pave以上、150Pave×150Pave以上、以及450Pave×450Pave以上,本效果得到进一步发挥。在这些情况下,也优选通过凹凸结构G的总和来满足以下说明的凹凸结构G的比例或者大小。
(β)在被凹凸结构G覆盖的区域中设置非G区域的情况下,非G区域的比例为相对于凹凸结构G在1/5以下为优选。由此,能够发挥凹凸结构G的效果。从进一步发挥同样的效果的出发点考虑,优选为1/10以下,尤其优选为1/25以下,最优选为1/50以下。另外,通过满足1/100以下,能够进一步提高裂缝的抑制和内量子效率IQE的改善效果。特别是,通过满足1/500以下、尤其优选为1/1000以下,可提高从LED内部出光的发射光的均匀性,因此优选该情况。从同样的出发点考虑,优选为1/10000以下,优选为1/100000以下,优选为1/1000000以下。另外,下限值不被特别限定,越小,换言之越接近0,凹凸结构G的效果就变得越显著,因此优选该情况。
(γ)相对于LED用图案晶片(1)的表面的凹凸结构G的比例也取决于LED芯片的外形及其大小,但如果为0.002%以上的话,则能够实现针对凹凸结构G已经说明的效果,因此优选该情况。特别是,通过使LED用图案晶片(1)具备0.02%以上、尤其优选为0.2%以上的凹凸结构G,从而提高半导体层内的错位的分散性,因此内量子效率IQE的均匀性就得到提高。进一步地,生长的半导体层的合体部位的分散性得到提高,因此裂缝的抑制效果就变大。进一步地,通过使LED用图案晶片(1)包含2.3%以上、尤其优选为10%以上的凹凸结构G,能够进一步发挥所述效果。又,在20%以上的情况下,在LED用图案晶片(1)上成膜的半导体层的面内均匀性得到提高,所以内量子效率IQE的改善程度就在LED用图案晶片(1)的面内被均匀化,因此获得高效率的LED芯片的收获率就得到提高。从进一步发挥本效果的出发点考虑,凹凸结构G优选为包含30%以上,尤其优选为包含40%以上,最优选为包含50%以上。又,在包含60%以上的凹凸结构G的情况下,相对于非G区域的凹凸结构G的效果的传播性得到提高。即,将相对于由凹凸结构G引起的半导体层的核的附着、核生长、以及生长的半导体层的合体的效果向非G区域传播,因此非G区域的内量子效率IQE的提高程度变大,且裂缝改善的效果也变大。从进一步发挥本效果的出发点考虑,凹凸结构G优选为包含70%以上,尤其优选为包含80%以上,最优选为包含90%以上。另外,在凹凸结构G包含98%以上的情况下,换言之,LED用图案晶片(1)的表面大致被凹凸结构G埋没的情况,半导体层的生长性在LED用图案晶片(1)的面内变得均匀,因此内量子效率IQE的提高程度的均匀化就得到促进。即,通过LED用外延片制造的多个LED芯片的特性分布曲线就变得清晰。
(δ)LED用图案晶片(1)的表面所包含的凹凸结构G优选为0.0025×10-6m2以上。通过满足该范围,LED芯片的发光输出变大。这也取决于LED芯片的大小和外形,但可以根据在LED芯片内导波的发射光和凹凸结构G的碰撞几率进行判断。又,在满足该范围的情况下,在凹凸结构G上成膜的半导体层的初始生长性就变得良好。即,由于能够通过凹凸结构G使半导体层的核生成和核生长的速度降低,因此错位就降低,内量子效率IQE得到提高。从进一步发挥所述效果的出发点考虑,LED用图案晶片(1)的表面所包含的凹凸结构G优选为0.01×10-6m2以上,尤其优选为0.04×10-6m2以上,最优选为0.09×10-6m2以上。进一步地,通过使其为0.9×10-6m2以上,在LED用图案晶片(1)上成膜的半导体层的面内均匀性得到提高,所以裂缝的被抑制的比例变大,得到半导体发光元件的收获率提高。从进一步发挥所述效果的出发点考虑,优选为9×10-6m2以上,最优选为90×10-6m2以上。另外,通过使其为900×10- 6m2以上,尤其优选为1.8×10-3m2以上,相对于非G区域的凹凸结构G的效果的传播性就得到提高。即,将能够使由凹凸结构G引起的半导体层的核的附着、核生长、以及生长的半导体层的合体为适度的效果向非G区域传播,因此非G区域的内量子效率IQE的提高程度以及裂缝的降低程度也变大。特别是,通过使其为3.6×10-3m2以上,尤其优选为7.5×10-3m2以上,即使在使用了LED用图案晶片(1)的外缘部的情况下,也能够得到良好的LED。通过将满足以上说明的凹凸结构G的大小的凹凸结构G在LED用图案晶片(1)的表面上设置一个以上,可以得到能高收获率地制造高效率的LED芯片的LED用基板。另外,也可以将满足上述说明的凹凸结构G的大小的凹凸结构G设置多个。在这种情况下,至少一个凹凸结构满足上述大小。特别是,优选为相对于凹凸结构G的个数50%以上满足上述大小的范围,最优选为100%满足上述大小的范围。
只要使凹凸结构G与非G区域的配置关系满足上述内容即可,没有特别限定,例如,可以列举以下的关系。对于凹凸结构G与非G区域的配置关系,在考虑了凹凸结构G和非G区域的情况下,能够列举以下所说明的配置。另外,凹凸结构G是满足上述说明的α、β、γ、δ中的一个以上的凹凸结构G的集合,即凹凸结构G区域。又,如图18所述,在凹凸结构G区域501内设置非G区域502的情况下,只要使非G区域502满足上述β所说明的比例即可,其形状、规则性或非规则性不被限定。图18是示出本实施形态所涉及的LED用图案晶片(1)中的凹凸结构G与非G区域的关系的说明图。在图18A以及图18B中,凹凸结构G区域501中配置有多个轮廓为不定形的非G区域502。在图18C中,凹凸结构G区域501中设置有格子状的非G区域502。又,在图18D中,凹凸结构G区域501中形成有多个大致圆形的非G区域502。
由凹凸结构G区域501形成的轮廓形状不被特别限定。即,凹凸结构区域501和非G区域502的界面形状不被限定。因此,凹凸结构G区域501和非G区域502的界面形状例如可以列举n边形(n≧3)、非n边形(n≧3)、格子状、线状等。n边形可以是正n边形,也可以是非正n边形。
图19是示出由本实施形态所涉及的LED用图案晶片(1)中的凹凸结构G区域形成的轮廓形状的示意图。例如,以四边形为代表,可以列举正四边形(正方形)、长方形、平行四边形、梯形、或者上述四边形的相对的边中一组以上为非平行的形状。进一步地,对于n边形(n≧3),在n为4以上的情况下,包含图19A至图19D所示那样的形状。图19A是四边形,图19B是六边形,图19C是八边形,图19D是12边形。非n边形是包含曲率半径超过0的角部的结构,例如,圆、椭圆、上述说明的上述n边形的角带弧度的形状(上述n边形的角的曲率半径超过0的形状),或者包含带弧度的角(曲率半径超过0的部位)的上述说明的n边形(n≧3)。因此,包含例如图19E至图19H所例示的形状。另外,非G区域的轮廓形状可以采用上述说明的凹凸结构G的集合的轮廓形状中列举的形状。
首先,可以列举凹凸结构G区域501被非G区域502包围、或者夹持的状态。图20是示出从表面观察本实施形态所涉及的LED用图案晶片(1)的状态的平面示意图。从图20A至图20F中,示出了凹凸结构G区域501被非G区域502包围的状态。如图20A所示,LED用图案晶片(1)500的表面设置有凹凸结构G区域501,其外侧可以由非G区域502构成。该凹凸结构G区域501优选为满足上述说明的比率。又,该凹凸结构G区域501优选为满足已经说明的大小。如图20B或者图20C所示,在LED用图案晶片(1)500的表面相互隔开地配置有多个凹凸结构G区域501,并且,凹凸结构G区域501彼此之间以及凹凸结构G区域501的外侧可以被非G区域502填满。在这种情况下,优选为相对于凹凸结构G的合计面积满足上述说明的比率。又,优选为至少一个凹凸结构G满足已经说明的大小,尤其优选为全部的凹凸结构G都满足已经说明的大小。又,在设置有多个凹凸结构G的情况下,凹凸结构G区域501可以如图20C所示那样被有规则地配置,也可以如图20D所示那样被无规则地配置。作为有规则的配置,可以列举方形排列、六方排列、上述排列被在一个轴方向上延伸的排列,或者上述排列被在两个轴向上延伸的排列等。进一步地,凹凸结构G区域501的轮廓形状在图20A至图20D中记载为圆形,但也可以如图20E所示那样采用不定形的形状。例如,作为凹凸结构G区域501的外形,可以列举n边形(n≧3)、角变圆的n边形(n≧3)、圆、椭圆、线形、星形、格子状等形状。又,如图20F所示,可以采用以下结构:凹凸结构G区域501被非G区域502包围,凹凸结构G区域501包围非G区域502外周,非G区域502再包围凹凸结构G区域501外周。另外,在图20A至图20D中,将凹凸结构G区域501记载为圆形,但是由凹凸结构G区域501形成的轮廓形状可以采用参照图19说明的形状。
图21是示出从表面观察本实施形态所涉及的LED用图案晶片(1)的状态的平面示意图。图21示出了凹凸结构G区域501被非G区域502夹着的情况。如图21A以及图21B所示,LED用图案晶片(1)500的表面设置有凹凸结构G区域501,其外侧可以由非G区域502构成。该凹凸结构G优选为满足上述说明的比率。又,优选为满足已经说明的大小。可以像图21C所示的那样,在LED用图案晶片(1)500的表面相互隔开地配置有多个凹凸结构G区域501,并且,凹凸结构G区域501彼此之间以及凹凸结构G区域501的外侧可以被非G区域502填满。在这种情况下,优选为相对于凹凸结构G的合计面积满足上述说明的比率。又,优选为至少一个凹凸结构G满足已经说明的大小,尤其优选为全部的凹凸结构G都满足已经说明的大小。又,也可以采用像图21D那样、凹凸结构G区域501以内包非G区域502的形态连续地设置的配置。在这种情况下,优选为相对于凹凸结构G的面积满足上述说明的比率。又,凹凸结构G优选为满足已经说明的大小。又,凹凸结构G区域501与非G区域502的界面形状可以是直线状,也可以像图21E所示那样是弯曲的。作为凹凸结构G区域501的形状,可以列举线形、格子状、网眼状等。又,如图21F所示,可以采用以下结构:凹凸结构G区域501被非G区域502夹着,凹凸结构G区域501夹着非G区域502外周,非G区域502再夹着凹凸结构G区域501外周。另外,虽然在图21中将由凹凸结构G区域501形成的轮廓线记载为线形或者大致线形,但是可以采用参照图19说明的形状。
在上述说明的凹凸结构G区域501设置有多个的情况下,各凹凸结构G区域501与非G区域502的界面形状可以是单一的,也可以因每个凹凸结构G区域501而不同。
又,对于上述说明的凹凸结构G区域501以及非G区域502的配置关系,可以将凹凸结构G区域501被非G区域502包围的情况和凹凸结构G区域501被非G区域502夹着的情况混合。
又,如图20F以及图21F所示,在第一凹凸结构G区域501(G1)的外侧设置有非G区域502,再在该非G区域502外侧设置有第二凹凸结构G区域501(G2),再在该第二凹凸结构G区域501(G2)外侧设置有非G区域502的情况下,第二凹凸结构G区域501(G2)可以是不连续的。非G区域可以由凹凸结构B构成,也可以由平坦部构成,也可以由凹凸结构B以及平坦部构成。
又,在上述说明中,将LED用图案晶片(1)500的外形全部描画为长方形,但LED用图案晶片(1)500的外形不限定于此,可以采用圆形、包含具有圆的曲率的弧和直线的形状、n边形(n≧3)、非n边形(n≧3)、或格子状、线形等。N边形可以是正n边形,也可以是非正n边形。例如,以四边形为代表,可以列举正四边形(正方形)、长方形、平行四边形、梯形、或者上述四边形的相对的边中一组以上为非平行的形状。进一步地,对于n边形(n≧3),在n为4以上的情况下,包含图19A至图19D所示那样的形状。图19A是四边形,图19B是六边形,图19C是八边形,图19D是12边形。非n边形是,没有角的结构,例如,圆、椭圆、上述说明的上述n边形的角带弧度的形状(n边形的角的曲率半径超过0的形状),或者包含带弧度的角(曲率半径超过0的角部)的上述说明的n边形(n≧3)。因此,包含例如图19F至图19H所例示的形状。其中,优选采用线对称的形状。
<<LED用外延片>>
接下来,对使用了本实施形态所涉及的LED用图案晶片(1)的LED用外延片进行说明。
图22是示出本实施形态所涉及的LED用外延片的一例的截面概略图。如图22所示,在LED用外延片100中,LED用图案晶片(1)10在其表面具备凹凸结构20。凹凸结构20是上述说明的凹凸结构A。即,凹凸结构20的排列轴A和LED用图案晶片(1)10的晶轴满足上述说明的旋转位移角θ的关系,且凹凸结构20的凸部由上述说明的曲率半径超过0的角部构成。在LED用图案晶片(1)10的包含凹凸结构20的表面上依次层叠作为半导体层的第一半导体层30、发光半导体层40以及第二半导体层50。在此,对于用LED用外延片100制造的LED芯片,在发光半导体层40上产生的发射光被从第二半导体层50侧或者LED用图案晶片(1)10取出。进一步地,第一半导体层30和第二半导体层50由相互不同的半导体结晶构成。在此,第一半导体层30优选将凹凸结构20平坦化。此时,凹凸结构20为凹凸结构A,所以第一半导体层30的错位被降低,并且裂缝得到抑制。第一半导体层30被设置为将凹凸结构20平坦化,由此,能够使第一半导体层30的作为半导体的性能向发光半导体层40以及第二半导体层50反映,因此,内量子效率IQE得到提高,且裂缝得到抑制。即,根据在<<LED用图案晶片(1)>>中说明的原理,能够减少第一半导体层30的错位,且抑制裂缝,使具有良好的结晶性的第一半导体层30的性能向发光半导体层40以及第二半导体层50依次反映,且在对第二半导体层50进行了成膜后,也能够减少半导体层的裂缝。
又,第一半导体层30如图23所示,也可以由非掺杂第一半导体层31和掺杂第一半导体层32构成。图23是示出本实施形态所涉及的LED用外延片的另一例的截面概略图。在这种情况下,如图23所示,在LED用外延片200中,按照LED用图案晶片(1)10、非掺杂第一半导体层31以及掺杂第一半导体层32的顺序进行层叠的话,则除了内量子效率IQE的改善和裂缝的降低的效果,还能够缩短LED用外延片200的制造时间。在此,非掺杂第一半导体层31被设置为将凹凸结构20平坦化,由此,能够使非掺杂第一半导体层31的作为半导体的性能向掺杂第一半导体层32、发光半导体层40以及第二半导体50反映,因此内量子效率IQE得到提高,且裂缝被降低。即,根据在<<LED用图案晶片(1)>>中说明的原理,能够提高非掺杂第一半导体层31的结晶性,使具有良好的结晶性的非掺杂第一半导体层31的性能向掺杂第一半导体层32、发光半导体层40以及第二半导体层50依次反映,且在对第二半导体层50进行了成膜后,也能够减少半导体层的裂缝。
进一步地,第一半导体层30如图24所示,优选为包含缓冲层33。图24是示出本实施形态所涉及的LED用外延片的另一例的截面概略图。如图24所示,在LED用外延片300中,在凹凸结构20上设置缓冲层33,接着,依次层叠非掺杂第一半导体层31以及掺杂第一半导体层32,由此,作为第一半导体层30的结晶生长的初始条件的核生成以及核生长就变得良好,第一半导体层30作为半导体的性能得到提高,因此内量子效率IQE的改善程度得到提高。在此,缓冲层33也可以被配置成将凹凸结构20平坦化,但由于缓冲层33的生长速度缓慢,因此从缩短LED用外延片300的制造时间的出发点考虑,优选为通过设置在缓冲层33上的非掺杂第一半导体层31来将凹凸结构20平坦化。通过将非掺杂第一半导体层31设置为将凹凸结构20平坦化,能够使非掺杂第一半导体层31的作为半导体的性能向掺杂第一半导体层32、发光半导体层40以及第二半导体50反映,因此内量子效率IQE得到提高,且裂缝得以减少。另外,在图24中,缓冲层33被配置成覆盖凹凸结构20的表面,但也可以部分地设置在凹凸结构20的表面。特别是,可以在凹凸结构20的凹部底部优先设置缓冲层33。在这种情况下,由于能够对于凹凸结构20的凹部底部优先进行核的附着,因此,接着核生长性就变得良好,能够将生长的半导体层彼此的合体保持为良好。另外,在使用本实施形态所涉及的LED用图案晶片(1)10的情况下,由于能够较好地提高内量子效率IQE,因此也可以不设置缓冲层33。
图22至图24所示的LED用外延片100、200、300是应用了双异质结构的半导体层的例子,但第一半导体层30、发光半导体层40以及第二半导体层50的层叠结构不限于此。
图25是示出通过图22至图24所示的LED用外延片制造的LED芯片的一例的截面概略图。如图25所示,在LED芯片400中,可以分别在第二半导体层50上设置透明导电层60,在透明导电层60的表面设置阳电极70,并且在第一半导体层30的表面设置阴电极80。透明导电层60、阳电极70以及阴电极80的配置可以根据LED芯片进行适当最优化,因此没有限定,但一般来说,设置为图25所例示的那样。
进一步地,在图25所示出的LED芯片400中,在LED用图案晶片(1)10和第一半导体层30之间设置有凹凸结构20,但也可以如图26所示那样,进一步设置其他的凹凸结构。图26是示出本实施形态所涉及的LED芯片的另一例的截面概略图。如图26所示,作为另外设置的凹凸结构,可以列举以下的情况。
·在LED用图案晶片(1)10的与发光半导体层40相反侧的面上设置的凹凸结构60·在第二半导体层50和透明导电层60之间设置的凹凸结构602
·在透明导电层60的表面设置的凹凸结构60·在透明导电层60和阳电极70之间设置的凹凸结构604
·在第一半导体层30和阴电极80之间设置的凹凸结构60·在阳电极70的表面设置的凹凸结构606
·在阴电极80的表面设置的凹凸结构607
·在第一半导体层30、发光半导体层40、第二半导体层50以及LED用图案晶片(1)10的侧面设置的凹凸结构608
通过除凹凸结构20以外,还设置凹凸结构601~608中的至少任意一种凹凸结构,能够显现以下所说明的与各凹凸结构601~608相应的效果。
通过设置凹凸结构601,光提取效率LEE得到提高。对于本实施形态所涉及的LED芯片,内量子效率IQE得到提高。即,能够在LED芯片内部有效地生成光子。因此,优选为对本实施形态所涉及的LED芯片设置凹凸结构601。另外,通过例如激光剥离法等去除LED用图案晶片(1)以代替设置凹凸结构601,光提取效率LEE也同样大大提高。
通过设置凹凸结构602,能够提高光提取效率LEE,因此外量子效率EQE得到大大改善。进一步地,由于透明导电层60中的电子的扩散性得到提高,因此能够增大LED芯片的大小。
通过设置凹凸结构603,能够提高光提取效率LEE。对于本实施形态所涉及的LED用外延片,内量子效率IQE得到提高。即,能够在LED芯片内部有效地生成光子。因此,优选为对本实施形态所涉及的LED芯片设置凹凸结构603。
通过设置凹凸结构604,能够增大透明导电层60和阳电极70的接触面积,因此能够抑制阳电极70的剥离。进一步地,由于能够减少欧姆电阻,提高欧姆接触,因此能够改善电子注入效率EIE,提高外量子效率EQE。对于本实施形态所涉及的LED用外延片,内量子效率IQE得到提高。即,能够在LED芯片内部有效地生成光子。因此,优选为对本实施形态所涉及的LED芯片设置凹凸结构604。
通过设置凹凸结构605,第一半导体层30和阴电极80的接触面积增大,因此能够抑制阴电极80的剥离。
通过设置凹凸结构606,由于连接于阳电极70的配线的固定强度得到提高,因此能够抑制剥离。
通过设置凹凸结构607,由于设置在阴电极80的表面的配线的固定强度得到提高,因此能够抑制剥离。
通过设置凹凸结构608,能够增加从第一半导体层30、发光半导体层40、第二半导体层50以及LED用图案晶片(1)10的侧面出光的发射光量,因此能够降低导波模式中衰减消失的发射光比例。因此,光提取效率LEE得到提高,能够增大外量子效率EQE。
如以上所说明的那样,通过使用实施形态所涉及的LED用图案晶片(1)10,能够提高LED用外延片的内量子效率IQE,且降低LED用外延片的翘曲。因此,即使在使用φ为4英寸或φ为6英寸那样的大型的LED用晶片的情况下,也能够制造翘曲较少的LED用外延片,并制造不良率低的LED芯片。特别是,通过使用具有6英寸以上的直径的LED用图案晶片(1),能够使LED用图案晶片(1)的厚度变薄。因此,环境适应性得到提高,且半导体层成膜时的热控制性被改善,因此,LED用外延片的半导体层的结晶性进一步得到提高。进一步地,如已经说明的那样,由于能够将半导体层的厚度变薄,因此能够有效地抑制LED用外延片的翘曲。进一步地,通过还设置上述说明的凹凸结构601~608中的至少一种凹凸结构,能够使凹凸结构601~608的效果显现。特别是,从连光提取效率LEE也要改善、实现高外量子效率的出发点考虑,优选为设置凹凸结构601或者凹凸结构603中的任意一种。又,从还要提高电子注入效率EIE的出发点考虑,优选为设置凹凸结构604。
又,也可以在上述图22至图24所例示的LED用外延片100、200、300的、第二半导体层50外露的表面上形成电极,从在该电极外露的表面上配置了支承基材的叠层体中去除LED用图案晶片(1)10。LED用图案晶片(1)10的去除可以通过利用了激光的剥离、LED用图案晶片(1)10的全溶解或者部分溶解来达成。特别是,在采用硅晶片作为LED用图案晶片(1)10的情况下,从设置有凹凸结构的面(以下称为凹凸结构面)的精度的出发点考虑,优选为通过溶解的去除。通过这样去除LED用图案晶片(1)10,能够在维持内量子效率IQE的改善的状态下,进一步提高光提取效率LEE。这是由于LED用图案晶片(1)10、第一半导体层30、发光半导体层40以及第二半导体层50的折射率的差较大所导致的。通过去除LED用图案晶片(1)10,能够取得将第一半导体层30作为出光面的LED外延片。
接着,对构成LED用外延片100、200、300的要素的说明中所使用的语句进行说明。另外,以下的说明对于LED芯片400、500也适用。
<凹凸结构的平均高度(Have)>
凹凸结构20的高度被定为凹凸结构的凸部顶部与凹部底部的距离的算术平均值。首先,在LED用图案晶片(1)10的凹凸结构20面上获取与LED用图案晶片(1)10的主面平行的50μm×50μm的区域。另外,在LED用图案晶片(1)10上进行了半导体层的成膜的LED用外延片的情况下,去除半导体层,观察LED用图案晶片(1)10的凹凸结构面。接下来,将该50μm×50μm的区域以互不重复的10μm×10μm的区域进行25等分。接着,从25个存在的10μm×10μm的区域中任意选择5个区域。在此,将被选择的10μm×10μm的区域设为区域A、区域B、区域C、区域D以及区域E。其后,以更高的放大倍数观察区域A,放大至至少100个凸部可被清晰地观察。接着,从被观察的凸部中任意选出10个凸部,求出各自的凸部的高度h。在此,凸部的高度h可以通过使倾斜(Tilt)反映于扫描型电子显微镜观察的观察、或者原子力显微镜观察来进行判断。将区域A中被测定的10个凸部的算术平均高度设为ha。对区域B、区域C、区域D以及区域E也进行与区域A同样的操作,求出hb、hc、hd以及he。凹凸结构20的平均高度(Have)被定为(ha+hb+hc+hd+he)/5。另外,上述说明是凹凸结构20由独立的多个凸部构成的情况的说明,在凹凸结构20由独立的多个凹部构成的情况下,通过将上述说明的凸部替换为凹部来定义凹凸结构20的高度h。又,在LED用外延片的情况下,先计算出以下说明的半导体层的厚度所涉及的术语,这之后,去除半导体层,求出凹凸结构20的平均高度(Have)。即,以下所说明的半导体层的厚度所涉及的信息和上述说明的凹凸结构20的平均高度(Have)是在相同样品的大致同样部位测定的。又,已经说明的凹凸结构20的平均间隔Pave以及凹凸结构20的凸部的底部的平均宽度(平均直径)φave所针对的是与为求出凹凸结构的平均高度(Have)而使用的样品相同的样品,在相同的测定部位求得。
<距离Hbun>
将LED用图案晶片(1)10的发光半导体层40侧的表面与第一半导体层30的发光半导体层40侧的表面的距离定义为距离Hbun。在此,LED用图案晶片(1)10的发光半导体层40侧的表面定义为凹凸结构20的平均凹部底部位置。又,第一半导体层30的发光半导体层40侧的表面定义为平均面。平均是指算术平均,平均点数为10点。即,距离Hbun是以凹凸结构20的平均凹部底部位置为基准时的第一半导体层30的平均厚度。另外,上述算术平均是通过观察LED用外延片的截面而计算出来的。作为观察方法,可以采用透过型电子显微镜观察或者扫描型电子显微镜观察。又,观察范围是,在上述观察中能够清晰地观察5个以上20个以下的凸部(或者凹部)的范围。
<距离Hbu>
将LED用图案晶片(1)10的发光半导体层40侧的表面与非掺杂第一半导体层31的发光半导体层40侧的表面的距离定义为距离Hbu。在此,LED用图案晶片(1)10的发光半导体层40侧的表面定义为凹凸结构20的平均凹部底部位置。又,非掺杂第一半导体层31的发光半导体层40侧的表面定义为平均面。平均是指算术平均,平均点数为10点。即,距离Hbu是以凹凸结构20的平均凹部底部位置为基准时的非掺杂第一半导体层31的平均厚度。另外,上述算术平均是通过观察LED用外延片的截面而计算出来的。作为观察方法,可以采用透过型电子显微镜观察或者扫描型电子显微镜观察。又,观察范围是,在上述观察中能够清晰地观察5个以上20个以下的凸部(或者凹部)的范围。
接着,对构成LED用外延片100(包含200、300以及LED芯片400、600,以下相同)的各要素进行详细说明。
<距离Hbun与平均高度(Have)的比率(Hbun/Have)>
距离Hbun与平均高度(Have)的比率(Hbun/Have)满足2≦Hbun/Have≦300。
比率(Hbun/Have)表示凹凸结构20的平均高度(Have)和第一半导体层30的平均厚度Hbun的比率,比率(Hbun/Have)越大,第一半导体层30的平均厚度Hbun就越大。通过使比率(Hbun/Have)为2以上,能够显现由凹凸结构20造成的内量子效率IQE改善的效果,因此优选该情况。通过使比率(Hbun/Have)为2以上,能够提高由裂缝被抑制的第一半导体层30导致的凹凸结构A的平坦化程度。由此,就能够有效地提高设置在第一半导体层30上的发光半导体层40以及第二半导体层50的成膜精度。因此,能够使错位少的第一半导体层30的作为半导体的性能在抑制了裂缝的状态下向发光半导体层40以及第二半导体层50反映,得到裂缝被抑制、并且内量子效率IQE高的LED用外延片。进一步地,通过使比率(Hbun/Have)为3.5以上,可以使第一半导体层30的表面的平坦性变得良好,与此同时,发光半导体层40的膜厚均等性得到提高,因此发光波长的面内均等性得到提高。从进一步发挥上述效果的出发点考虑,优选为5.5以上,尤其优选为8.0以上。特别是,如果比率(Hbun/Have)为10以上的话,则能够使凹凸结构20的凸部顶部对第一半导体层30的表面的影响更小,因此能够使第一半导体层30的发光半导体层40侧表面的平坦性更好。即,内量子效率IQE提高的效果变大。从同样的出发点考虑,比率(Hbun/Have)优选为12以上,尤其优选为14以上,最优选为16以上。进一步地,从在第一半导体层30的凹凸结构20的平均凸部顶部位置与发光半导体层40之间使错位的碰撞几率增加,进一步提高内量子效率IQE的出发点考虑,比率(Hbun/Have)优选为20以上,最优选为25以上。另一方面,通过使比率(Hbun/Have)为300以下,能够抑制LED用外延片100的翘曲,因此能够提高芯片化效率。
与对半导体层进行成膜后的翘曲相关的指标一般被熟知为BOW。BOW与LED用图案晶片(1)10的厚度成反比,且与LED用图案晶片(1)10的大小(直径)以及半导体层的厚度的平方成正比。BOW越大,LED芯片的制造就越困难,考虑制造LED芯片时的光刻工序的话,BOW优选为1.5以下。在此,考虑减小BOW的话,可以增大LED用图案晶片(1)10的厚度,使半导体层的厚度变薄,并且减小LED用图案晶片(1)10的大小。然而,在使LED用图案晶片(1)10的厚度变厚的情况下,LED芯片的制造成本大幅度增加,且对半导体层进行成膜时的LED用图案晶片(1)10的热行为发生变化,因此有时半导体层的成膜性下降,内量子效率IQE降低。又,减小LED用图案晶片(1)10的大小成为使LED芯片的收获率大幅度降低的主要原因。即,可知,如果通过使半导体层的厚度变薄能够抑制BOW的话,则其效果非常显著。在此,已经说明了通过使用凹凸结构A来提高半导体层的成膜性。即,通过使用具备凹凸结构A的LED用图案晶片(1)10,即使在使半导体层的厚度变薄了的情况下,也能够有效降低错位,并且抑制裂缝,因此能够减少翘曲。从该出发点考虑,比率(Hbun/Have)优选为200以下,尤其优选为150以下。进一步地,从缩短半导体层的成膜时间,使半导体层的使用量降低,以谋求环境合适性的出发点考虑,比率(Hbun/Have)尤其优选为100以下,最优选为50以下。根据上述内容,通过使比率(Hbun/Have)满足规定的范围,能够对裂缝得到抑制的内量子效率IQE高的半导体层进行成膜,且能够抑制对半导体层进行了成膜的LED用图案晶片(1)10的翘曲,因此能够高生产效率地制造高效率的LED芯片。
<距离Hbu与平均高度(Have)的比率(Hbu/Have)>
距离Hbu与平均高度(Have)的比率(Hbu/Have)满足1.5≦Hbu/Have≦200。
比率(Hbu/Have)表示凹凸结构20的平均高度(Have)和非掺杂第一半导体层31的平均厚度Hbu的比率,比率(Hbu/Have)越大,非掺杂第一半导体层31的平均厚度Hbu就越大。通过使比率(Hbu/Have)为1.5以上,基于非掺杂第一半导体层31的凹凸结构A的平坦化程度就在抑制了裂缝的状态下得到提高。由此,就能够有效地提高设置在非掺杂第一半导体层31上的掺杂第一半导体层32、发光半导体层40以及第二半导体层50的成膜精度。因此,能够使错位少的非掺杂第一半导体层31的结晶性在抑制了裂缝的状态下向掺杂第一半导体层32、发光半导体层40以及第二半导体层50反映,能够在缩短生产时间的同时得到裂缝被抑制、并且内量子效率IQE高的LED用外延片。进一步地,通过使比率(Hbu/Have)为2.5以上,基于非掺杂第一半导体层31的凹凸结构20的平坦化就变得更加良好,发光半导体层40的膜厚均等性随之得到改善,发光波长的面内均等性变得良好。从进一步发挥上述效果的出发点考虑,最优选为3.5以上。特别是,如果比率(Hbu/Have)为4以上的话,则能够使凹凸结构20的凸部顶部对非掺杂第一半导体层31的表面的影响更小,因此能够使掺杂第一半导体层32的发光半导体层40侧表面的平坦性更好。即,内量子效率IQE提高以及裂缝抑制的效果变大。从同样的出发点考虑,比率(Hbu/Have)优选为5以上,尤其优选为8以上,最优选为10以上。进一步地,从增加在非掺杂第一半导体层31的内部的错位的碰撞几率,进一步提高内量子效率IQE的出发点考虑,比率(Hbu/Have)尤其优选为12以上,最优选为15以上。另一方面,通过使比率(Hbu/Have)为200以下,能够抑制LED用外延片100的翘曲。这可以由已经说明的BOW的观点来决定。从同样的出发点考虑,比率(Hbu/Have)优选为100以下,尤其优选为50以下。进一步地,从降低半导体层的使用量,且大幅度缩短成膜时间,谋求环境合适性的出发点考虑,比率(Hbu/Have)最优选为30以下。根据上述内容,通过使比率(Hbu/Have)满足规定的范围,能够对裂缝得到抑制的内量子效率IQE高的半导体层进行成膜,且能够抑制对半导体层进行了成膜的LED用图案晶片(1)10的翘曲,因此能够高生产效率地制造高效率的LED芯片。
<凹凸结构20>
本实施形态所涉及的LED用外延片100的凹凸结构20、即凹凸结构A如<<LED用图案晶片(1)>>中所说明的那样,是具有实质上n阶对称的规则性的凹凸结构,且凸部顶部由曲率半径超过0的角部构成即可,没有特别限定。尤其是,通过满足参照图8说明的Duty与旋转位移角θ的关系、以及参照图9说明的平均间隔Pave与Duty的关系,裂缝抑制效果和内量子效率IQE的改善效果增强。进一步地,通过满足参照图16说明的平均间隔Pave与Duty的关系,还能够同时提高光提取效率LEE。下面,对凹凸结构20的更优选的形态进行说明。
凹凸结构20可以做成,由多个独立的凸部和连续的凹部构成的点状结构、由多个独立的凹部和连续的凸部构成的孔状结构、或者同时包含独立的凸部和独立的凹部的混合结构。尤其是,最优选为点状结构。这是因为,通过做成点状结构,如已经说明的那样,半导体层的核的附着以及生长变得良好,裂缝的抑制效果和内量子效率IQE改善效果增强。对于点状结构、孔状结构或者混合结构,一个凸部的底部的轮廓形状或者凹部的开口形状可以采用圆状、椭圆状、栅状、卍状、n边形(n≧3),具有角部的曲率半径超过0的的角部的n边形(n≧3)等。其中,采用圆状、椭圆状、栅状、具有角部的曲率半径超过0的角部的三角形的话,能够降低由凹凸结构20施加给生长的半导体层的应力,因此裂缝抑制的效果变强。特别是,最优选为圆状。另外,圆状是实质上的圆状,考虑了些许变形。
通过使凹凸结构20的平均间隔Pave如已经说明的那样,满足50nm≦Pave≦1500nm,能够对抑制裂缝、且内量子效率IQE高的半导体层进行成膜。进一步地,在作为LED用外延片来看的情况下,通过使平均间隔Pave为1500nm以下,能够使上述说明的比率(Hbun/Have)或者比率(Hbu/Have)的效果适当地显现。这是因为从凹凸结构20来看的半导体层变大,因此基于已经说明的原理的比率(Hbun/Have)或者比率(Hbu/Have)的效果没有被凹凸结构20打乱的缘故。因此,能够同时改善内量子效率IQE以及裂缝。根据同样的原理,优选为1200nm以下,尤其优选为1000nm以下,最优选为950nm以下。另外,关于下限值,如已经说明的那样。
<凸部的形状>
关于构成凹凸结构20的凸部的形状,如已经说明的那样,从半导体层的核的附着、生长以及生长的半导体层的合体的出发点考虑,优选为凸部底部的直径比凸部顶部的直径大的结构,尤其优选为连接凸部顶部和凹部底部的凸部侧面部具有两个等级以上的倾斜角度,最优选为倾斜改变的点的曲率半径超过0,形成曲面。特别是,在作为LED用外延片考虑的情况下,作为表示凸部的形状的参数的长宽比、即比率(Have/φave)优选为0.1以上5.0以下。首先,通过使其为0.1以上,从自发光半导体层产生的光子来看的凸部的体积变大,因此能够提高光提取效率LEE。特别是,长宽比为0.3以上的话,则能够使相对于发射光的光衍射的模式数增加,增强散射性,因此优选为该情况。根据同样的出发点,长宽比尤其优选为0.5以上,最优选为0.6以上。另一方面,通过使长宽比为5.0以下,能够使凸部侧面的倾斜角度变得平缓。由此,认为能够抑制得到LED芯片时产生的颗粒。从同样的效果以及半导体层的成膜性、特别是抑制裂缝的出发点考虑,长宽比优选为3.0以下,尤其优选为2.0以下,最优选为1.1以下。
<凹部的底部>
如已经说明的那样,从半导体层的核的附着、生长以及生长的半导体层的合体的出发点考虑,优选为在凹部底部具有平坦面。特别是,作为LED用外延片来看的情况下,优选为,凹凸结构20的凹部底部所具有的平坦面(以下称为“平坦面B”)与相对于第一半导体层30的稳定生长面大致平行的面(以下称为“平行稳定生长面”)平行。在这种情况下,凹凸结构20的凹部附近的第一半导体层30的生长性变得良好,且基于生长的半导体层彼此的合体的错位大大降低,能够有效地根据凹凸结构20将第一半导体层30内的错位分散化,因此内量子效率IQE得到提高。稳定生长面是指,对于生长的材料,生长速度最慢的面。一般来说,已知稳定生长面在生长的途中作为刻面而出现。例如,在氮化镓系化合物半导体的情况下,以M面为代表的平行于A轴的平面成为稳定生长面。GaN系半导体层的稳定生长面是六方晶结晶的M面(1-100)、(01-10)、(-1010),为平行于A轴的平面中的一个。另外,根据生长条件的不同,也有作为GaN系半导体的M面以外的平面的、包含A轴的另一平面成为稳定生长面的情况。
<缓冲层>
作为缓冲层33的材质,可以采用AlGaN结构、AlN结构、AlInN结构、InGaN/GaN超晶格结构、InGaN/GaN层叠结构或者AlInGaN/InGaN/GaN层叠结构等。又,对于缓冲层的成膜,可以令成膜温度为350℃~600℃的范围。由此,对于从狭窄的凹部底部进行的成膜,也能够提高均等性。通过使用上述缓冲层33,能够有效地减少LED用晶片与第一半导体层30的品格常数的差,改善第一半导体层30的成膜性以及结晶性。又,缓冲层33的膜厚理想的为,相对于凹凸结构20的平均高度(Have)在1/5以下。这是为了对于RAMP过程中的缓冲层33的再扩散和再结晶行为,抑制向凸部的侧面部的核的附着。从该出发点考虑,缓冲层33的膜厚相对于凹凸结构20的平均高度(Have)尤其优选为1/10以下,最优选为1/20以下。又,缓冲层33优选为通过MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化学气相沉积)法或者溅镀法进行成膜。特别是,从提高缓冲层33的均等性的出发点考虑,优选为采用溅镀法。
<第一半导体层>
第一半导体层30的材质可以从以下说明的非掺杂第一半导体层31以及掺杂第一半导体层32来选择。从对凹凸结构20进行裂缝的抑制并平坦化,且降低第一半导体层30内部的错位,使作为半导体的性能向发光半导体层40以及第二半导体层50反映,从而提高内量子效率IQE的出发点考虑,第一半导体层30的膜厚(Hbun)优选为800nm以上。特别是,从进一步发挥基于凹凸结构20的错位降低的效果的出发点考虑,优选为1500nm以上,尤其优选为2000nm以上。进一步地,从使作为半导体的性能向发光半导体层40以及第二半导体层50反映、有效增大内量子效率IQE的出发点考虑,优选为2500nm以上,尤其优选为3000nm以上,最优选为4000nm以上。另一方面,关于上限值,从翘曲以及环境合适性的出发点考虑,优选为100000nm以下,尤其优选为7500nm以下,最优选为6500nm以下。
掺杂第一半导体层32只要是能够作为适合于LED的用途的n型半导体层使用的半导体层即可,没有特别限制。例如,可以适用在硅、锗等元素半导体或者III-V族、II-VI族、VI-VI族等化合物半导体中适当地掺杂了多种元素的材料。特别是,理想的为n型GaN层。例如以3×10-2~4.2×10-2mol/min的速率供给NH3,以0.8×10-4~1.8×10-4mol/min的速率供给三甲基镓(TMGa),以及以5.8×10-9~6.9×10-9mol/min的速率供给包含以Si为代表的n型掺杂物的硅烷气体,能够形成n型GaN层。从向发光半导体层40的电子注入性的出发点考虑,掺杂第一半导体层32的膜厚优选为800nm以上,尤其优选为1500nm以上,最优选为2000nm以上。另一方面,从减少翘曲的出发点考虑,上限值优选为5000nm以下。从降低掺杂第一半导体层32的使用量,且缩短LED用外延片200、300的制造时间的出发点考虑,优选为4300nm以下,尤其优选为4000nm以下,最优选为3500nm以下。
非掺杂第一半导体层31可以在不对掺杂第一半导体层32的作为n型半导体层的性能造成损害的范围内适当选择。例如,可以适用硅、锗等元素半导体,或者III-V族、II-VI族、VI-VI族等的化合物半导体。特别是,优选为未掺杂氮化物层。作为未掺杂氮化物层,例如可以在900℃~1500℃的生长温度下,在缓冲层或者LED用晶片上通过供给NH3和TMGa进行成膜。从将凹凸结构20平坦化的出发点考虑,非掺杂第一半导体层31的膜厚(Hbu)优选为1000nm以上。特别是,从在非掺杂第一半导体层31的内部有效地减少错位的出发点考虑,优选为1500nm以上,尤其优选为2000nm以上,最优选为2500nm以上。另一方面,从减少LED用外延片100的翘曲的出发点考虑,优选为6000nm以下。特别是,从缩短LED用外延片200、300的制造时间的出发点考虑,优选为5000nm以下,尤其优选为4000nm以下,最优选为3500nm以下。
另外,在LED用图案晶片(1)10的凹凸结构20上至少依次层叠非掺杂第一半导体层31以及掺杂第一半导体层32的情况下,也可以在掺杂第一半导体层32上进一步设置另一非掺杂半导体层(2),在其上设置发光半导体层40。在这种情况下,作为另一非掺杂半导体层(2),可以使用对上述非掺杂第一半导体层31说明的材料。从LED用外延片200、300的发光性的出发点考虑,另一非掺杂半导体层(2)的膜厚优选为10nm以上,尤其优选为100nm以上,最优选为200nm以上。另一方面,从发光半导体层40内的空穴与电子的再结合的出发点考虑,上限值优选为500nm以下,尤其优选为400nm以下,最优选为350nm以下。
<发光半导体层>
作为发光半导体层40,只要是作为半导体发光元件(例如LED)具有发光特性的材料即可,没有特别限定。例如,作为发光半导体层40,可以适用AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnO等半导体层。又,也可以根据特性适当地将多种元素掺杂到发光半导体层中。发光半导体层40是单一或者多重量子阱结构的活性层。例如,可以在600℃~850℃的生长温度下,将氮作为载气使用,供给NH3、TMGa以及三甲基铟(TMIn),使由InGaN/GaN构成的活性层生长为的厚度。又,在多重量子阱结构的情况下,关于构成一层的InGaN,也可以使In元素浓度变化。又,可以在发光半导体层40和第二半导体层50之间设置电子阻挡层。电子阻挡层例如由p-AlGaN构成。
<第二半导体层的材质>
作为第二半导体层50,只要是能够作为适合于LED的用途的p型半导体层使用的半导体层即可,没有特别限制。例如,可以适用在硅、锗等元素半导体以及III-V族、II-VI族、VI-VI族等化合物半导体中适当地掺杂了多种元素的材料。例如,在p型GaN层的情况下,使生长温度上升至900℃以上,供给TMGa以及CP2Mg,能够成膜为数百~数千的厚度。
<LED用图案晶片(1)的材质>
LED用图案晶片(1)10的材质只要是能作为LED用图案晶片(1)使用的材质即可,没有特别限制。可以使用蓝宝石、碳化硅(SiC)、氮化硅(Si3N4)、氮化镓(GaN)、铜钨(W-Cu)、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼、GaP、或者GaAs等的基板。尤其是,从与第一半导体层30的晶格匹配的出发点考虑,优选为适用蓝宝石、GaN、GaP、GaAs、碳化硅、硅、尖晶石(例如以MgAl2O4为代表的绝缘性基板)等。进一步地,可以使用单体,也可以使用在使用了这些材料的LED用晶片上设置了其他晶片的异质结构的晶片。例如,可以在LED用晶片上使用以C面(0001)为主面的蓝宝石晶片。在这种情况下,作为GaN系半导体层的稳定生长面的M面为与蓝宝石晶片A面(11-20)、(1-210)、(-2110)平行的面。
LED用图案晶片(1)10的大小没有特别限定,例如可以列举2英寸φ、4英寸φ、6英寸φ、以及8英寸φ。它们可以是圆盘状,也可以是带有定向平面的形状。在此,从半导体层的成膜现象的出发点考虑,将凹凸结构A的效果平均化,从制造优质的LED用外延片以及在上述说明的效果中良好地发挥LED用外延片的翘曲的减少的效果的出发点考虑,优选为4英寸φ或者6英寸φ。
又,LED用图案晶片(1)10也可以至少在层叠了第一半导体层30后的工序中去除。通过去除LED用图案晶片(1)10,导波模式的混乱效果变大,因此光提取效率LEE大幅度提高。在这种情况下,LED的发射光的出光面优选为从发光半导体层40来看位于第一半导体层30侧。
<透明导电层>
透明导电层60被设置于第二半导体层50上。作为透明导电层60,例如由透过性氧化膜,即ITO(In2O3-SnO2)、ZnO、RuOx、TiOx、IrOx、SnOx、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-Ga2O3)或者InxOy中的至少一个以上形成。又,透明导电层60可以通过真空镀膜法、溅镀法或者CVD(Chemical Vapor Deposition,化学气相沉积)法形成。
<阳电极>
阳电极70被设置在透明导电层60上。作为阳电极70,可以使用对上述的透明导电层60所记载的透过性氧化膜或者透明金属。在采用透过性氧化膜的情况下,也可以使阳电极70和透明导电层60的界面消失。又作为透明金属,可以列举包含从由Ni、Co、Fe、Ti、Cu、Rh、Au、Ru、W、Zr、Mo、Ta、Pt以及上述的氧化物或者氮化物构成的组中选择的至少一种的合金或者多层膜。特别是,在Ni上层叠有Au的多层膜从粘合力的出发点考虑为优选。又,例如,可以采用在Ni上层叠有Au、在该Au上层叠有RhO的多层膜。
<阴电极>
从第二半导体层50侧对第一半导体层30进行蚀刻,在外露的第一半导体层30表面形成阴电极80。例如可以使用金、银、钛或者铬等金属或金属氧化物。尤其优选为金属多层膜。
<反射膜>
可以在LED用图案晶片(1)10的与凹凸结构20相反的面上形成反射膜。通过形成反射膜,能够使基于凹凸结构20的光提取效率LEE更高。反射膜的反射率在发光半导体层40的发光波长上优选为80%以上,尤其优选为90%以上,最优选为91%以上。例如,可以使用电介质多层膜。电介质多层膜是交替地层叠折射率不同的两种以上的电介质而成的多层膜。例如,可以层叠3~8对的ZrO2、AlN、Nb2O3、或者Ta2O3和SiO2
<凹凸结构20的制造方法>
以上,对本实施形态所涉及的LED用外延片100以及LED用图案晶片(1)10进行了说明。接下来,对凹凸结构20的制造方法进行说明。
可以通过转印法、光刻法、热光刻法、电子束描画法、干涉曝光法、以纳米粒子为掩模的光刻法、以自我组织结构为掩模的光刻法等来制造。特别是,从LED用图案晶片(1)10的凹凸结构20的加工精度、加工速度的出发点考虑,优选为采用转印法。
本说明书中的转印法定义为,包含将在表面具备细微图案的模具的细微图案转印到LED用晶片(制造凹凸结构20之前的LED用图案晶片(1)10)上的工序的方法。即,至少包含通过转印材料将模具的细微图案和LED用晶片贴合的工序和剥离模具的工序的方法。通过采用该方法,能够容易地满足上述说明的旋转位移角θ。更具体来说,转印法可以分类为两种。第一种是,使用永久材料作为被转印施加到LED用晶片上的转印材料的情况。在这种情况下,构成LED用晶片和凹凸结构20的材料就变得不同。又,其特征在于,凹凸结构20作为永久材料而留下,作为LED用外延片100被使用。在这种情况下,为了保证第一半导体层30的生长性,优选为采用使LED用晶片的表面部分外露的方法。即为,对LED用晶片的表面部分地配置转印材料,被部分地配置的转印材料作为阻碍第一半导体层30的生长的掩模而发挥作用的状态。LED长期使用至数万小时,因此在使用永久材料作为转印材料的情况下,构成转印材料的材料优选为包含金属元素。特别是,通过在原料中包含产生水解·缩聚反应的金属醇化物、金属醇化物的聚合体,作为永久材料的性能得到提高,因此为优选。尤其优选为,转印施加通过蒸镀或溅镀之类的真空过程成膜的以SiO2为代表的掩模材料的方法。进一步地,通过在LED用晶片上进行部分转印法形成掩模,接着通过蒸镀或溅镀对以SiO2为代表的无机物进行成膜。这之后,去除通过转印法制作的掩模,从而还能够在LED用晶片上进行无机物的图案形成。或者,也可以通过对LED用晶片的主面预先进行无机物的层的成膜,用转印法加工得到该无机物的层。在如上所述那样的LED用晶片和凹凸结构20的材质不同的情况下,作为凹凸结构20,最优选为采用金属铝、非晶体氧化铝、多结晶氧化铝、多结晶蓝宝石、硅氧化物(SiO2)、硅氮化物(Si3N4)、银(Ag)、铬(Cr)、镍(Ni)、金(Au)、或者白金(Pt)中的任意一种或两种以上的混合物。由此,能够不遗余力地发挥上述说明的旋转位移角θ的效果。
第二种可以列举纳米压印法。纳米压印法是包含将模具的细微图案转印到LED用晶片上的工序、设置用于通过蚀刻对用晶片进行加工的掩模的工序、以及蚀刻LED用晶片的工序的方法。例如,在使用一种转印材料的情况下,首先通过转印材料将LED用晶片和模具贴合。接着,通过热或光(UV)使转印材料固化,剥离模具。对于由转印材料构成的凹凸结构进行以氧灰化为代表的蚀刻,使LED用晶片部分外露。这之后,将转印材料作为掩模,通过蚀刻对LED用晶片进行加工。作为此时的加工方法,可以采用干法蚀刻以及湿法蚀刻。在希望将LED用图案晶片(1)10的凹凸结构20的高度h设得高的情况下,干法蚀刻是有用的。又,例如在使用两种转印材料的情况下,首先在LED用晶片上进行第一转印材料层的成膜。接着,通过第二转印材料将第一转印材料层和模具贴合。这之后,通过热或光(UV)使转印材料固化,剥离模具。对于由第二转印材料构成的凹凸结构进行以氧灰化为代表的蚀刻,使第一转印材料部分外露。接着,将第二转印材料层作为掩模,通过干法蚀刻对第一转印材料层进行蚀刻。这之后,将转印材料作为掩模,通过蚀刻对LED用晶片进行加工。作为此时的加工方法,可以采用干法蚀刻以及湿法蚀刻。在希望将凹凸结构20的高度h设得高的情况下,干法蚀刻是有用的。
又,作为纳米压印法,也可以采用以下说明的不需要残膜处理的纳米加工薄片法。在模具的凹凸结构面上涂敷稀释过的掩模层(2)材料,去除溶剂。通过本操作,能够在模具的凹部内部配置掩模层(2)。在模具的凹部内部内含了掩模层(2)的模具的凹凸结构上涂敷稀释过的掩模层(1)材料,去除溶剂。通过本操作,模具的凹部内部被填充掩模层(2),能够对掩模层(1)进行成膜,以填充凹凸结构以及掩模层(2)并将其平坦化。由此,制造出纳米加工薄片。接着,将纳米加工薄片的掩模层(1)层压于LED用晶片。接着,照射以UV光为代表的能量线,剥离模具。对于制得的掩模层(2)/掩模层(1)/LED用晶片,从掩模层(2)面侧进行干法蚀刻,使LED用晶片部分外露。接着,通过隔着掩模层进行蚀刻对LED用晶片进行加工,能够制造LED用图案晶片(1)10。特别是,通过采用纳米加工薄片法,能够在贴合该薄片的方向上控制凹凸结构的排列方向。例如,持续放出纳米加工薄片,置于卷取装置中。接下来,装入LED用晶片。检测此时的LED用晶片的定向平面的位置,并进行控制。然后,将纳米加工薄片贴合到装入的LED用晶片上。即,纳米加工薄片机械性地在一定方向上被贴合,但通过控制作为贴合对象的LED用晶片的方向,能够容易地控制旋转位移角θ。此时的旋转位移角θ的分辨率为±1°。
如以上所述,通过采用转印法,能够使模具的细微图案反映于LED用晶片,因此能够得到良好的LED用图案晶片(1)10。
通过适用以纳米压印法或纳米加工薄片法为代表的转印法,能够在LED用晶片的主面上转印形成用于加工形成凹凸结构20的掩模层。在此,对使用该掩模层制造凹凸结构20时的干法蚀刻法进行说明。特别是,在设置在LED用晶片上的掩模层为两层以上的掩模层的情况下变得有效。例如,在使用从LED用晶片的主面侧依次地层叠了有机保护层/无机保护层、并在表面具有由该有机保护层以及无机保护层构成的凹凸结构那样的掩模层的情况下,以下所说明的干法蚀刻法的效力得到最大限度的显现。
在以下的说明中,将在LED用晶片的主面上配置有掩模层的叠层体称为蚀刻被加工材料,该掩模层是为了对LED用晶片进行干法蚀刻加工以形成凹凸结构20而使用的。该蚀刻被加工材料是在LED用晶片上具备具有图案宽度在5μm以下且长宽比为0.1~5.0的图案的掩模层的蚀刻被加工材料,在蚀刻加工时使用的装置构件上载置有蚀刻被加工材料时的整体的热电阻值优选为6.79×10-3(m2·K/W)以下。热电阻值是用构件的厚度除以构成构件的材料的热传导率λ后的值。
通过采用该结构,由蚀刻加工时产生的热导致的对掩模层的蚀刻损伤得到降低,能够通过蚀刻制造具有所希望的凹凸结构20的LED用图案晶片(1)。又,通过将作为该蚀刻被加工材料的构成要素的载置构件使用为输送构件,能够在干法蚀刻工序中提高生产率。
蚀刻被加工材料载置在载置构件的载置区域上。又,可以在载置构件的载置区域上直接载置蚀刻被加工材料,也可以隔着传热片那样的其他构件载置蚀刻被加工材料。不论哪一个,重要的是整体的热电阻值在6.79×10-3(m2·K/W)以下。在此,整体的热电阻值是指,以在载置构件的载置区域上隔着传热片配置蚀刻被加工材料的情况为例的话,载置区域上的载置构件的热电阻值、蚀刻被加工材料的热电阻值、以及载置区域上的传热片的热电阻值的和。另外,传热片可以替换为其他构件。又,在不使用以传热片为代表的其他构件的情况下,令传热片的热电阻值为0即可。
热电阻值是用构件的厚度除以构成构件的材料的热传导率λ后的值。即,热电阻值R(m2·K/W)是通过构件的厚度d(m)/构件的热传导率λ(W/m·K)计算出的值。调整构成蚀刻被加工材料的构件或层的材料和厚度、构成载置构件的材料和厚度,以使得整体的热电阻值成为R≦6.79×10-3(m2·K/W)。换言之,通过应用满足整体的热电阻值R的范围的条件,并进行干法蚀刻,能够高精度地制造LED用图案晶片(1)。整体的热电阻值尤其优选为R≦3.04×10-3(m2·K/W)以下,更优选为R≦1.21×10-3(m2·K/W)以下。另外,整体的热电阻值R的下限优选为0≦R。另外,对于热电阻值,可以通过激光闪光法简便地测定。
关于载置构件的厚度d,从热电阻值来看没有下限,但如果载置构件的厚度d过小的话,就存在在载置构件输送时等损坏的可能性,因此优选为采用具有耐久性的范围,例如0.001m以上。又,从热电阻值的观点想到的厚度d有上限值,但同时从输送时的作业性和成本方面来看,载置构件的厚度d优选为0.05m以下。
载置构件是载置蚀刻被加工材料的构件,能够作为对蚀刻被加工材料进行固定或者输送用的输送托盘而使用。通过使用载置构件,能够降低在将蚀刻被加工材料输送至干法蚀刻装置的真空反应槽时蚀刻被加工材料的位置偏差,又,能够同时输送多个蚀刻被加工材料,因此生产率变高。作为构成载置构件的材料,例如可以列举硅(Si)、铝(Al)、不锈钢等金属材料、石英(SiO2)、碳化硅(SiC)、氮化硅(SiN)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锆氧化物(ZrO2)、氧化钇(Y2O3)等陶瓷、用防蚀铝覆盖的硅或铝、表面热喷涂了陶瓷的硅或铝、用树脂材料覆盖的硅或铝等金属材料。关于这些材料,只要满足上述整体的热电阻值R的条件即可,没有特别限制,对于干法蚀刻气体,优选为选择不产生堆积性高的反应物那样的材料。列举更优选的例子的话,硅(Si)、石英(SiO2)或铝(Al)因载置构件的易获取以及加工性高而优选,被碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锆氧化物(ZrO2)、氧化钇氧化物(Y2O3)中任意一种以上覆盖的无机构件尤其因难以产生堆积性高的反应物而优选。另外在此使用的无机构件是指,具体来说,例如,硅(Si)或铝那样的加工性高的金属材料。通过将碳化硅(SiC)等不会产生堆积性高的反应物的材料覆盖在这种无机构件上,能够同时获得加工容易性以及与干法蚀刻的对应性。又,在这种情况下,氮化铝(AlN)等在覆盖时并不100%是氮化铝(AlN),而是一部分变为氧化铝(Al2O3)等,覆盖层变为混合物。因此,“被其中任意一种以上覆盖”的记载的意思是,包含像这样以某材料覆盖时,混合有其他材料的情况。
作为载置构件的形状,只要满足上述整体的热电阻值R的条件即可,没有特别限制,例如可以列举薄板圆形或薄板方形。载置构件的表面不需要为平坦,也可以形成有用于容纳蚀刻被加工材料的凹部(沉孔、洼坑)。又,载置构件不需要由单一材料构成,也可以由两种以上的材料构成。进一步地,载置构件不需要以单一结构物质形成,也可以组合通过覆盖基础部分和蚀刻被加工材料的一部分来固定蚀刻被加工材料的盖那样的两种以上的结构物质来构成。
通过满足上述说明的热电阻值R的范围的干法蚀刻处理,能够降低蚀刻损伤。由此,能够制造具有高精度的凹凸结构A的LED用图案晶片(1)。在此,作为掩模层,优选为已经说明的那样的2层以上的掩模层,对此,可以通过纳米加工薄片法或者对2层以上的抗蚀剂进行的纳米压印法来容易地制作。特别是,通过使用纳米加工薄片法,能够形成高精度的2层以上的掩模层。
例如,应用转印法,在LED用晶片的主面上得到2层抗蚀剂。例如,从靠近LED用晶片的一侧,依次地进行有机抗蚀剂/无机抗蚀剂的成膜,至少由无机抗蚀剂形成凹凸结构。在这种情况下,首先,在纳米压印法的情况下,需要部分去除无机抗蚀剂上存在的残膜以及有机抗蚀剂,在纳米加工薄片法的情况下,仅部分去除有机抗蚀剂即可。将该工序称为残膜去除工序。在残膜去除工序中,优选为使用例如包含O2气、H2气、Xe气以及Ar气中的至少1种的气体的反应性蚀刻。例如,蚀刻压力为0.1Pa~5Pa的话,则加工精度得到提高。特别是,通过仅使用O2气、或者在O2气中添加了50体积%以下的的Ar气的气体,加工精度得到提高。由此,能够在LED用晶片上形成长宽比高的细微图案掩模。
在该细微图案掩模形成工序中,未必需要使用载置构件,也不需要选择各构件的材料和形状以达到所述整体的热电阻值R的范围。
提高LED用图案晶片(1)的凹凸结构20的加工精度的蚀刻方法是:得到在LED用晶片上具备具有图案宽度为5μm以下且长宽比为0.1~5.0的图案的掩模层的蚀刻被加工材料,将蚀刻被加工材料载置于载置构件上,在整体的热电阻值R为6.79×10-3(m2·K/W)以下的状态下,将掩模层作为掩模对LED用晶片进行蚀刻。由此,对细微图案掩模的蚀刻损伤得到抑制,因此在蚀刻过程中的细微图案掩模的蚀刻均等性得到保障,LED用图案晶片(1)的凹凸结构20的精度得到提高。
从蚀刻LED用晶片的出发点考虑,可以进行使用氯系气体或氟碳系气体的蚀刻。能够容易地对LED用晶片进行反应性蚀刻的氟碳系气体(CxHzFy:x=1~4,y=1~8,z=0~3的范围的整数)中,使用至少包含1种的混合气体。作为氟碳系气体,例如可以列举CF4、CHF3、C2F6、C3F8、C4F6、C4F8、CH2F2、CH3F等。进一步地,为了提高LED用晶片蚀刻速率,使用在氟碳系气体中混合气体流量整体的50%以下的Ar气、O2气以及Xe气而成的混合气体。用氟碳系气体对难以进行反应性蚀刻的LED用晶片(难蚀刻基材)或会产生堆积性高的反应物的LED用晶片进行蚀刻的情况下,使用包含能够进行反应性蚀刻的氯系气体中的至少一种的混合气体。作为氯系气体,例如可以列举Cl2、BCl3、CCl4、PCl3、SiCl4、HCl、CCl2F2、CCl3F等。为了进一步提高难蚀刻基材的蚀刻速率,也可以在氯系气体中添加O2气、Ar气或者O2气和Ar气的混合气体。
由于对反应性蚀刻有贡献的离子入射能量增大,LED用晶片的蚀刻速率提高,因此蚀刻时的压力优选为0.1Pa~20Pa,尤其优选为0.1Pa~10Pa。
又,通过混合氟碳系气体(CxHzFy:x=1~4、y=1~8、z=0~3的范围的整数)的C和F的比率(y/x)不同的两种氟碳系气体,对保护LED用晶片的蚀刻侧壁的碳氟膜的堆积量进行增加或减少,可区分制作在LED用晶片上制作的细微图案的锥形形状的角度。在通过干法蚀刻更精密地控制掩模相对于LED用晶片的形状的情况下,优选为将F/C≧3的氟碳气体和F/C<3的氟碳气体的流量的比率设为95sccm:5sccm~60sccm:40sccm,尤其优选为70sccm:30sccm~60sccm:40sccm。即使在气体的总流量变化的情况下,上述的流量的比率也不改变。
又,氟碳系气体以及Ar气的混合气体与O2气或者Xe气的混合气体在反应性蚀刻成分和离子入射成分适量的情况下,从提高LED用晶片蚀刻速率的出发点考虑,气体流量的比率优选为99sccm:1sccm~50sccm:50sccm,尤其优选为95sccm:5sccm~60sccm:40sccm,进一步优选为90sccm:10sccm~70sccm:30sccm。又,氯系气体以及Ar气的混合气体与O2气或者Xe气的混合气体在反应性蚀刻成分和离子入射成分适量的情况下,从提高LED用晶片的蚀刻速率的出发点考虑,气体流量的比率优选为99sccm:1sccm~50sccm:50sccm,尤其优选为95sccm:5sccm~80sccm:20sccm,进一步优选为90sccm:10sccm~70sccm:30sccm。即使在气体的总流量变化的情况下,上述的流量的比率也不改变。
又,优选为对使用氯系气体的LED用晶片蚀刻仅使用BCl3气体,或者BCl3气体以及Cl2气的混合气体和Ar气或者Xe气的混合气体。上述混合气体在反应性蚀刻成分和离子入射成分适量的情况下,从提高LED用晶片的蚀刻速率的出发点考虑,气体流量的比率优选为99sccm:1sccm~50sccm:50sccm,尤其优选为99sccm:1sccm~70sccm:30sccm,进一步优选为99sccm:1sccm~90sccm:10sccm。即使在气体的总流量变化的情况下,上述的流量的比率也不改变。
作为等离子体蚀刻,可以使用电容耦合型RIE、电感耦合型RIE、电感耦合型RIE或者使用离子引入电压的RIE。例如,仅使用CHF3气体,或者使用将CF4以及C4F8按90sccm:10sccm~60sccm:40sccm之间的气体流量的比率混合而成的气体,将处理压力设定在0.1~5Pa的范围内,并且采用电容耦合型RIE或者使用离子引入电压的RIE。又,例如,在使用氯系气体的情况下,仅使用BCl3气体,或者使用将BCl3气体和Cl2气或者Ar气按照95sccm:5sccm~85sccm:15sccm之间的气体流量的比率混合而成的气体,将处理压力设定在0.1~10Pa的范围内,并且采用电容耦合型RIE、电感耦合型RIE或者使用离子引入电压的RIE。
进一步地,例如,在使用氯系气体的情况下,仅使用BCl3气体,或者使用将BCl3气体和Cl2气或者Ar气按照95sccm:5sccm~70sccm:30sccm之间的气体流量的比率混合而成的气体,将处理压力设定在0.1~10Pa的范围内,并且采用电容耦合型RIE、电感耦合型RIE或者使用离子引入电压的RIE。又,即使在蚀刻所使用的混合气体的气体总流量变化了的情况下,上述的流量的比率也不改变。
在该LED用晶片的干法蚀刻工序中,以成为所述整体的热电阻值R的范围的蚀刻被加工材料的状态,对LED用晶片进行蚀刻。这样,通过对LED用晶片进行干法蚀刻,能够一边确保高生产率,一边即使在将图案宽度为5μm以下、长宽比在0.1至5.0的范围的细微图案掩膜作为掩膜的情况下,也能降低干法蚀刻损伤,按照设想地在LED用晶片上形成凹凸结构。
细微图案掩膜形成工序和LED用晶片的干法蚀刻工序也可以以相同装置进行连续处理。在这种情况下,在细微图案掩膜形成工序中也使用载置构件,满足所述整体的热电阻值R的范围地选择各材料或形状即可。
<<LED用外延片的制造方法>>
接着,对LED用外延片100的制造方法进行说明。本实施形态所涉及的LED用外延片100能够通过在LED用图案晶片(1)10的凹凸结构20上依次进行第一半导体层30、发光半导体层40以及第二半导体层50的成膜,以满足上述说明的比率(Hbun/Have)以及或者比率(Hbu/Have)来制造。特别是,优选为按以下顺序包含:准备LED用图案晶片(1)10的工序;对LED用图案晶片(1)10进行光学测定的工序;以及使用LED用图案晶片(1)10制造LED用外延片100的工序。在这种情况下,由于能够预先评价LED用图案晶片(1)10的精度,因此就能够事先预测内量子效率IQE或光提取效率LEE的提高程度。作为光学测定,可以采用检测反射光的方法和检测透过光的方法这两者。特别是,从能够转用通用性高的装置这一点来看,检测透过光的情况下优选为测定雾度(HAZE)。另一方面,从更准确地判断凹凸结构20的精度的出发点来看,优选为检测反射光的方式。在这种情况下,可以根据凹凸结构A的排列或大小,适当地设定检测正反射成分或者漫反射成分中的哪个。通过利用正反射成分,能够评价凹凸结构20的轮廓形状的精度,通过利用漫反射成分,能够评价凹凸结构20的体积精度。采用哪个可以根据所使用的凹凸结构20和目的来适当地选择。又,也可以使用漫反射成分与正反射成分的比率、(漫反射成分―正反射成分)、(漫反射成分―正反射成分)/正反射成分、(漫反射成分―正反射成分)/漫反射成分等。在上述光学测定中,通过使光源的波长大于凹凸结构20的平均间隔(Pave),还能够有效地评价凹凸结构20的不良。
如以上所说明的那样,通过使用LED用图案晶片(1),旋转位移角θ以及凸部顶部的形状的效果得到显现,能够良好地抑制相对于半导体层的裂缝。并且,能够有效地改善内量子效率IQE。在此,通过使用以下所说明的LED用图案晶片(2),能够维持上述说明的效果,并且,能够进一步改善光提取效率LEE。LED用图案晶片(2)的特征在于,在LED用图案晶片(1)的基础上,还进一步设置其他的凹凸结构L。通过该凹凸结构L,能够赋予较强的光散射性,进一步提高光提取效率LEE。
关于LED用图案晶片(2),凹凸结构A相当于LED用图案晶片(1)中所记载的凹凸结构A。换言之,对LED用图案晶片(1)作为进一步的凹凸结构而附加了凹凸结构L后的LED用图案晶片为LED用图案晶片(2)。因此,除了对于LED用图案晶片(1)的效果,还显现由新附加的凹凸结构L产生的效果。因此,除了能够有效地抑制裂缝,大大提高半导体层的结晶性,提高内量子效率IQE,还能够有效地提高光提取效率LEE。
下面,对LED用图案晶片(2)进行详细的说明。另外,如已经说明的那样,LED用图案晶片(2)是对LED用图案晶片(1)附加了进一步的凹凸结构L后的LED用图案晶片。因此,在下面的说明中,以该附加的凹凸结构L的说明为主。为此,省略LED用图案晶片(2)的其他结构要件、使用LED用图案晶片(2)的LED用外延片、使用LED用图案晶片(2)的LED芯片、以及LED用图案晶片(2)的制造方法的详细说明,但对于它们,可以照原样应用LED用图案晶片(1)的说明。
又,在LED用图案晶片(1)的记载中说明的定义对于LED用图案晶片(2)也适用。
本实施形态所涉及的LED用图案晶片(2)的特征在于,在主面上具备:具有实质上n次对称的排列的凹凸结构A;和与所述凹凸结构A不同的、具有实质上m次对称的排列的凹凸结构L,所述凹凸结构A的至少一部分,相对于所述主面内的LED用图案晶片(2)晶轴方向的所述凹凸结构A的排列轴A的旋转位移角θ满足0°<θ≦(180/n)°。换言之,本实施形态所涉及的LED用图案晶片(2)的特征在于,在LED用图案晶片(1)的凹凸结构A的某个面上进一步具备与凹凸结构A不同的、具有实质上m次对称的排列的凹凸结构L。
根据该结构,能够提高使用了LED用图案晶片(2)的LED用外延片的内量子效率IQE,且能够抑制在LED用图案晶片(2)的具有凹凸结构的面(以下称为凹凸结构面)上成膜的半导体层中的裂缝。进一步地,能够将LED更高效地发出的光向LED的外部取出。换言之,显现对于LED用图案晶片(1)说明的效果,且能进一步实现基于凹凸结构L的光提取效率LEE的提高。
首先,LED用图案晶片的凹凸结构A是已经说明的LED用图案晶片(1)的凹凸结构A,因此能够利用同样的原理对降低了裂缝的半导体层进行成膜,由此能够得到高品质的半导体结晶。进一步地,能够改善LED用外延片的内量子效率IQE。以下记载了凹凸结构A的效果,但这是与LED用图案晶片(1)的凹凸结构A的效果相同的效果,可以相互替换。
在本实施形态所涉及的LED用图案晶片(2)中,所述凹凸结构L由具有第一平均间隔(PL)的多个凸部以及凹部构成,所述凹凸结构A被设置在构成所述凹凸结构L的所述凸部以及所述凹部中的至少一方的表面上,由具有第二平均间隔(PA)的多个凸部以及凹部构成,且所述第一平均间隔(PL)与所述第二平均间隔(PA)的比率(PL/PA)优选为超过1且在2000以下。在此,第二平均间隔(PA)是指在LED用图案晶片(1)中说明的平均间隔(Pave)。
根据该结构,能够一边制止凹凸结构A的效果被凹凸结构L抑制,一边增大从发射光来看的凹凸结构A与凹凸结构L的差。即,能够有效地显现LED用图案晶片(1)的功能,同时进一步提高光提取效率LEE。该光提取效率LEE取决于由凹凸结构L带来的较强的光学散射性的赋予。
本实施形态所涉及的LED用图案晶片(2)优选为,构成所述凹凸结构L的多个所述凸部互相隔开,且至少在构成所述凹凸结构L的多个所述凹部的底部设置构成所述凹凸结构A的所述凸部或者所述凹部。
根据该结构,特别是凹凸结构A的效果的显现变得良好。通过在凹凸结构L的凹部设置凹凸结构A,能够使半导体层从凹凸结构L的凹部的底部优先生长。在此,由于凹凸结构A被设置在该凹部的底部,因此根据已经说明的原理,能够有效地实现裂缝的抑制与内量子效率IQE的改善。
本实施形态所涉及的LED用图案晶片(2)优选为,构成所述凹凸结构L的多个所述凹部互相隔开,且至少在构成所述凹凸结构L的多个所述凸部的顶部设置构成所述凹凸结构A的所述凸部或者所述凹部。
根据该结构,尤其能够提高光提取效率LEE。通过在平均间隔更大的凹凸结构L的凸部的顶部设置凹凸结构A,能够对于自凹凸结构L的凸部顶部生长的半导体层显现裂缝抑制的效果与内量子效率IQE改善的效果。在这种情况下,能够在凹凸结构L的凹部形成没有进行半导体层的成膜的空间。从半导体层看来,该空间的折射率非常小。即,能够增大折射率的差,因此光学散射性增大,光提取效率LEE得到提高。进一步地,去除LED用图案晶片(2)也变得容易,因此能够根据LED的种类,适当地作用激光剥离。
本实施形态所涉及的LED用图案晶片(2)优选为,所述凹凸结构A的、相对于所述凹凸结构L的覆盖率为超过0且不足100%。
根据该结构,覆盖率超过0,由此,能够发挥上述的凹凸结构A的效果、即裂缝的抑制与内量子效率IQE的改善。另一方面,通过使覆盖率不足100%,能够将半导体层的核的附着与生长性保持为良好。因此,能够使半导体层的生长性变得良好,并抑制裂缝,对内量子效率IQE高的半导体层进行成膜。
在本实施形态所涉及的LED用图案晶片(2)中,所述凹凸结构A由具有第一平均间隔(PA)的多个凸部以及凹部构成,所述凹凸结构L被相互隔开地设置在所述凹凸结构A的表面上,以使得所述凹凸结构A的一部分外露,所述凹凸结构L由具有第二平均间隔(PL)的多个凸部构成,且所述第一平均间隔(PA)与所述第二平均间隔(PL)的比率(PL/PA)优选为超过1且在2000以下。在此,第一平均间隔(PA)是指在LED用图案晶片(1)中说明的平均间隔(Pave)。
根据该结构,能够显现凹凸结构A的效果,且提高光提取效率LEE。首先,LED用图案晶片(2)在其表面具有凹凸结构A,且凹凸结构A包含外露部,因此根据已经说明的原理,裂缝得到抑制,能够进行内量子效率IQE高的半导体层的成膜。接着,在凹凸结构A的表面上设置凹凸结构L。该凹凸结构L与凹凸结构A相比,其平均间隔较大。因此,光学散射性变强。即,能够进行裂缝得到抑制的半导体层的成膜,且由于该半导体层的错位被降低,因此内量子效率IQE变大。并且,能够利用光学散射性,将通过高内量子效率IQE有效地发出的光向外部取出。
本实施形态所涉及的LED用图案晶片(2)优选为,所述凹凸结构A的平均间隔(PA)在50nm以上1500nm以下。在此,平均间隔(PA)是指在LED用图案晶片(1)中说明的平均间隔(Pave)。
根据该结构,根据对LED用图案晶片(1)说明的原理,基于凹凸结构A的效果得到进一步提高。
在本实施形态所涉及的LED用图案晶片(2)中,使用所述凹凸结构A的凸部底部的平均宽度(φave)与所述平均间隔(PA)的比率即Duty(φave/PA)时,所述旋转位移角θ优选满足atan(Duty/2)°≦θ≦(180/n)°的范围。
根据该结构,根据与LED用图案晶片(1)相同的原理,凹凸结构A的效果变得更加显著。因此,内量子效率IQE得到进一步提高,半导体层中产生的裂缝得到有效的抑制。
在以下的说明中,在同时记载凹凸结构A以及凹凸结构L的情况下,使用凹凸结构AL这样的表达。本实施形态所涉及的LED用图案晶片(2)在表面具备凹凸结构AL。凹凸结构AL可以是对LED用晶片的一个主面进行加工而形成的结构,也可以是在LED用晶片的一个主面上另外设置的结构。即,构成LED用晶片的材料和构成凹凸结构A以及/或者凹凸结构L的材料可以是相同的也可以是不同的。在此,凹凸结构A是具有实质上n次对称的排列的结构,已经说明的旋转位移角θ示出规定的范围,且该凸部顶部的形状是曲率半径超过0的角部。另外,对于凸部顶部的形状,也如对LED用图案晶片(1)已经说明的那样,可以包含大小在100nm以下的台面。
接着,对凹凸结构A的排列与凹凸结构L的排列的关系进行说明。如已经说明的那样,将凹凸结构A设置在LED用晶片上,以使旋转位移角θ满足规定范围。在此,凹凸结构L的排列轴L相对于LED用图案晶片的旋转位移角没有特别限定,满足以下的范围,由此能够进一步提高内量子效率IQE和裂缝的抑制效果。另外,在以下的说明中,将相对于凹凸结构A的排列轴A的旋转位移角θ记为θA,将相对于凹凸结构L的排列轴L的旋转位移角θ记为θL。又,旋转位移角θL可以通过分别将旋转位移角θA的定义说明中的凹凸结构A替换为凹凸结构L,将排列轴A替换为排列轴L来定义。
旋转位移角θL与旋转位移角θA的差,即Δθ(=|θL-θA|)满足0°≦Δθ≦(180/n)°的范围。特别是,通过满足0°≦Δθ≦atan(Duty/2)°,内量子效率IQE和裂缝的抑制效果就变得更大。另外,Duty是凹凸结构A的Duty。这是因为,对于通过凹凸结构A改善的半导体层的核的附着、生长以及生长的半导体层的合体,半导体层生长时的半导体层构成的面与凹凸结构L的凸部的位置关系变得适度的原因。
更具体来说,由于凹凸结构L的排列轴L与容易利用半导体层的生长而形成的面所构成的角度变小,因此能够降低凹凸结构L对生长的半导体层施加的应力。由此,能够将半导体层的生长性保持为良好,因此生长的半导体层彼此的合体就变得良好,错位歪斜而减少,且能够抑制裂缝。其中,通过满足0°≦θL≦atan(Duty/2)°,能够进一步发挥所述效果,因此尤其优选为该情况。特别是,通过满足0°≦θL≦[atan(Duty/2)°]/2,生长的半导体层所通过的凹凸结构L的凸部的密度均等化,因此能够抑制半导体层的生长的杂乱,所以优选为该情况。根据同样的效果,最优选为满足0°≦θL≦[atan(Duty/2)°]/4。另一方面,认为通过满足atan(Duty/2)°≦Δθ≦(180/n)°,能够减少将LED芯片化时所产生的颗粒量。这是因为,在满足该范围的情况下,从将LED芯片化时的切割方向来看时的凹凸结构L的凸部的数量减少的原因。尤其是,通过满足atan(Duty/2)°≦θL≦(180/n)°,所述效果得到进一步发挥,因而尤其优选为该情况。
凹凸结构A具有实质上n次对称的排列,满足已经说明的旋转位移角θA。另一方面,凹凸结构L具有实质上m次对称的排列。相对于凹凸结构L的旋转位移角θL、以及旋转位移角θA与旋转位移角θL的关系Δθ如已经说明的那样。又,凹凸结构A的旋转对称次数n与凹凸结构L的旋转对称次数m可以是相同的也可以是不同的。即,例如将凹凸结构A的旋转对称次数n与凹凸结构L的旋转对称次数的组合记载为(n,m)的话,则可以列举(6,6)、(6,4)、(6,2)、(4,6)、(4,4)、(2,6)、(2,4)或者(2,2)等。尤其是,从更好地显现凹凸结构A的功能和凹凸结构L的功能的出发点来看,优选为(6,6)、(4,6)、(2,6)、(6,2)、(4,2)、或者(2,2),最优选为(6,6)、(4,6)或者(2,6)。
(凹凸结构L)
接下来,对凹凸结构L进行说明。凹凸结构L的主要的功能是光提取效率LEE的提高。因此,优选为对于LED的发射光有效地产生光学散射性(光散射或者光衍射)现象或者反射现象的结构,可以采用以下所说明的凹凸结构L。
从更有效地显现光学散射性(光衍射或者光散射)或者反射的出发点来看,凹凸结构L的平均间隔PL优选为在大于凹凸结构A的平均间隔PA的范围,即满足平均间隔PL>平均间隔PA,且在1000nm以上100μm以下。特别是,从使光衍射性更强地显现、有效地使导波模式混乱以提高光提取效率LEE的出发点来看,平均间隔PL优选为1200nm以上,尤其优选为1500nm以上,最优选为2000nm以上。一方,从凹凸结构L的制造时间、半导体层的使用量的出发点来看,上限值优选为50μm以下,尤其优选为20μm以下,最优选为10μm以下。
凹凸结构L的凸部顶部的宽度与凹凸结构L的材质无关,如后面叙述的图27A以及图27B所示,只要是在凹凸结构L的凸部703上设置有凹凸结构A即可,没有特别限定。这是因为,在凹凸结构L与LED用晶片702的材质不同的情况下,第一半导体层自LED用晶片702的外露面而生长。另一方面,这是因为,在凹凸结构L与LED用晶片702的材质相同的情况下,能够利用凹凸结构A来降低自凹凸结构L的凸部703的顶部产生的错位。在凹凸结构L与LED用晶片702的材质相同的情况下,从与凹凸结构A相对于凹凸结构L的配置无关地提高内量子效率IQE以及光提取效率LEE的出发点来看,凹凸结构L的凸部顶部的宽度与凹凸结构L的凹部开口部的宽度的比率(凸部顶部的宽度/凹部开口部的宽度)越小越优选,最优选为实质上为0的情况。即,凹凸结构L的凸部顶部也与凹凸结构A的凸部顶部一样,最优选为曲率半径超过0的角部。另外,根据LED用图案晶片(1)的研究结果,曲率半径超过0的角部可以考虑包括台面的大小在100nm以下的情况。另外,该比率为0是指,凸部顶部的宽度为0nm。然而,即使在例如通过扫描型电子显微镜测定凸部顶部的宽度的情况下,也无法准确地测量0nm。因此,视为此处的凸部顶部的宽度包含在测定分辨率以下的所有情况。比率(凸部顶部的宽度/凹部开口部的宽度)为3以下的话,则能够将半导体层的成膜性保持为良好。这是因为,能够降低自凹凸结构L的凸部703的顶部生长的半导体的量。进一步地,通过使该比率为1以下,能够提高光提取效率LEE。这是因为,从发射光来看,通过LED用图案晶片(2)710与半导体层而形成的凹凸结构L的折射率分布变得适当的缘故。从同时大幅度提高上述说明的内量子效率IQE以及光提取效率LEE的出发点来看,该比率优选为0.4以下,尤其优选,0.2以下,格外优选为0.15以下。
又,在凹凸结构L与LED用晶片702的材质是相同的情况下,若凹凸结构L的凹部704的底部具有平坦面的话,则能够提高内量子效率IQE,且减小半导体成膜装置之间的差,因而优选。为了提高内量子效率IQE,需要将半导体层内部的错位分散化,减少局部以及宏观的错位密度。在此,上述的物理现象初始条件是,通过CVD(Chemical Vapor Deposition化学气相沉积)、VPE(Vapor Phase Epitaxy气相外延)或者溅镀进行半导体层的成膜时的核生成以及核生长。通过在凹凸结构L的凹部704的底部具有平坦面,能够使相对于凹凸结构L的凹部的底部的核生成适当地产生,因而半导体层的生长就稳定化。结果,能够进一步增大内量子效率IQE。
另一方面,在凹凸结构L与LED用晶片702的材质不同的情况下,通过在LED用晶片702上部分地设置凹凸结构L,即LED用晶片702上存在外露的面,以实现第一半导体层的生长。因此,凹凸结构L与LED用晶片702的材质不同的情况下的凹凸结构L由被设置在LED用晶片702上的多个凸部和没有设置凸部的外露的LED用晶片702而构成。例如以蓝宝石、SiC、氮化物半导体、Si或者尖晶石为LED用晶片702时,可以设置由金属铝、非晶体氧化铝、多结晶氧化铝、多结晶蓝宝石、硅氧化物(SiO2)、硅氮化物(Si3N4)、银(Ag)、铬(Cr)、镍(Ni)、金(Au)或者铂(Pt)中的任何1项或2项以上的混合物构成的凸部703。
从提高光提取效率LEE的出发点来看,以凹凸结构L的凸部底部的平均宽度与平均间隔PL的比率(凸部底部的平均宽度/PL)表示的凹凸结构L的Duty优选为0.03以上0.83以下。通过为0.03以上,凹凸结构L的凸部的体积变大,光学散射性得到提高。从同样的效果出发,该比率尤其优选为0.17以上,最优选为0.33以上。另一方面,通过为0.83以下,能够增大凹凸结构L的凹部的底部的面积,因此能够使半导体层的核的附着、生长以及生长的半导体层彼此的合体变得良好。由此,能够提高内量子效率IQE。从同样的效果出发,该比率尤其优选为0.73以下,最优选0.6以下。
通过使凹凸结构L的长宽比、即凹凸结构L的平均高度/凹凸结构L的凸部底部的平均宽度为0.1以上,能够提高基于凹凸结构L的光学散射性所带来的光提取效率LEE。特别是,从增加光衍射的模式数量的出发点来看,优选为0.3以上,尤其优选为0.5以上,最优选为0.8以上。另一方面,从抑制相对于半导体层的裂缝或孔隙的出发点来看,长宽比优选为5以下。进一步地,能够缩短制作凹凸结构L的时间,并且,能够降低半导体的使用量,因此尤其优选为2以下,最优选为1.5以下。
从凹凸结构L的制作所花费的时间、所使用的半导体结晶量的出发点来看,凹凸结构L的凸部703的高度H优选为平均间隔PL的2倍以下。特别是,在平均间隔PL以下的情况下,从发射光来看凹凸结构L的折射率分布变得适当,因此能够进一步提高光提取效率LEE。从该出发点来看,凹凸结构L的高度H尤其优选为平均间隔PL的0.8倍以下,最优选,0.7倍以下。
接着,对凹凸结构A与凹凸结构L的关系进行说明。本发明的LED用图案晶片(2)具备:具有已经说明的满足旋转位移角θA的平均间隔PA的凹凸结构A;和具有平均间隔PL的凹凸结构L,平均间隔PL与平均间隔PA在规定的比率范围内不同。
在此,平均间隔较大的、一方的凹凸结构L主要显现提高光提取效率LEE的功能,平均间隔较小的、另一方的凹凸结构A主要显现内量子效率IQE改善以及裂缝抑制的功能。进一步地,为了使各个凹凸结构(L或者A)的功能相乘并相互补充,换言之,为了使光提取效率LEE不会因改善内量子效率IQE、抑制裂缝的一方的凹凸结构A而降低,内量子效率IQE不会因提高光提取效率LEE的另一方的凹凸结构L而下降、产生裂缝,本结构的特征在于,在一方的凹凸结构(L或者A)的表面的至少一部分设置另一方的凹凸结构(A或者L)。另外,对于旋转位移角θL以及Δθ,如已经说明的那样。
图27是示出本实施形态所涉及的LED用图案晶片(2)的一例的截面概略图。关于图27A以及图27B所示的LED用图案晶片(2)710,在LED用晶片702的主面上设置有凹凸结构720,凹凸结构720由第一凹凸结构(以下记为凹凸结构L)和第二凹凸结构(以下记为凹凸结构A)构成。凹凸结构L由互相隔开地设置的凸部703(或者凹部704)和将相邻的凸部703(或者凹部704)之间相连的凹部704(或者凸部703)构成。多个凸部703(或者凹部704)具有平均间隔PL。
另一方面,凹凸结构A由:在构成凹凸结构L的凸部703以及凹部704的表面设置的多个凸部705(或者凹部706),和将多个凸部705(或者凹部706)之间相连的凹部706(或者凸部705)构成。多个凸部705(或者凹部706)具有平均间隔PA。在图27A中,在多个凸部703的顶部表面以及凹部704的底部设置有凹凸结构A。另一方面,在图27B中,在将多个独立的凹部704相连的凸部703的顶部上设置有凹凸结构A。另外,凹凸结构A不限于图27A、图27B的例子,只要在凸部703或者凹部704中的至少任意一方的表面上设置即可。
另外,凹凸结构A满足已经说明的旋转位移角θ。又,优选为满足已经说明的形状。又,凹凸结构L的排列优选为满足已经说明的旋转位移角θL或者Δθ。
另外,凹凸结构A也可以设置在将凸部703和凹部704的底部相连的凸部703的侧面。在凸部703的侧面设置有凹凸结构A的情况下,认为扰乱导波模式的效果越发增强,且能够使被扰乱的发射光的前进方向进一步朝LED的厚度方向变化。因此,将LED封装化时的密封材料的选定就变得容易。
(事例1)
特别是,凹凸结构L优选为由相互隔开的多个凸部703构成,且至少在凹凸结构L的凹部704的底部设置有凹凸结构A。
在这种情况下,能够将凹凸结构L的凹部704的底部作为起点开始半导体层的生长。特别是,通过在凹部704的底部设置凹凸结构A,已经说明的半导体层的核的附着、生长以及生长的半导体层彼此的合体变得良好,因此能够在凹凸结构A的附近抑制半导体层的错位,同时减少裂缝。又,凹凸结构L由多个凸部703构成,因此能够抑制自凹部704的底部生长的半导体层的凸部703附近的裂缝。即,能够提高内量子效率IQE,且提高LED的可靠性。又,如以下说明的那样,凹凸结构L与凹凸结构A满足规定的平均间隔的关系,因此光学散射性变强。特别是,由于是至少在凹部704的底部设置有凹凸结构A的构成,因此能够通过光散射或者光学反射来扰乱导波模式,抑制导波模式进行再次导波,因此光提取效率LEE同时得到提高。
(事例2)
又,优选为凹凸结构L由相互隔开的多个凹部704构成,且至少在凹凸结构L的凸部703的顶部设置构成凹凸结构A的凸部705或者凹部706。
在这种情况下,能够将凹凸结构L的凸部703的顶部作为起点开始半导体层的生长。特别是,通过在凸部703的顶部设置凹凸结构A,如已经说明的那样,能够抑制相对于半导体层的裂缝,改善内量子效率IQE。此时,自凸部703的顶部生长的半导体层与自凹部704的底部生长的半导体结晶相比,生长性变得良好。因此,能够利用自凸部703的顶部生长的半导体层封闭自凹部704的底部生长的半导体层。因此,对裂缝进行抑制,内量子效率IQE得到有效的提高。又,根据半导体层的生长条件的不同,在凹部704内生成空隙也变得容易。在这种情况下,例如通过激光剥离去除LED用图案晶片(2)710时的去除精度得到提高。又,如以下说明的那样,凹凸结构L与凹凸结构A满足规定的平均间隔的关系,因此光学散射性变强。特别是,由于凹凸结构L由多个凹部704构成,因此体积变化变得更大,因而扰乱导波模式的效果变强,光提取效率LEE得到提高。
在作为上述事例1、事例2而说明的本发明的实施形态所涉及的LED用图案晶片(2)710中,凹凸结构A相对于凹凸结构L的覆盖率优选为超过0%不足100%。
在这种情况下,凹凸结构L的凸部703或者凹部704上必定设置有凹凸结构A,因此根据上述说明的原理,内量子效率IQE得到有效的提高,且能够抑制半导体层内部的裂缝。另一方面,凹凸结构L的凸部703以及凹部704没有全部被凹凸结构A埋没。由此,能够抑制基于凹凸结构L的光提取效率LEE的提高效果因凹凸结构A而降低这一情况的发生。即,同时提高内量子效率IQE与光提取效率LEE的效果越发增强。
(事例3)
图27C是示出LED用图案晶片(2)的另一例的截面概略图。关于LED用图案晶片(2)710,在LED用晶片702的主面上设置有凹凸结构720,凹凸结构720由第一凹凸结构(以下记为凹凸结构A)和第二凹凸结构(以下记为凹凸结构L)构成。凹凸结构A由相互隔开地设置的凸部705和将相邻的凸部705之间相连的凹部706构成。多个凸部705具有平均间隔PA。
另一方面,凹凸结构L被相互隔开地设置在凹凸结构A的表面上,以使凹凸结构A部分外露,由构成凹凸结构A的凸部705以及凹部706的表面上设置的多个凸部703构成。多个凸部703具有平均间隔PL。
参照上述的图27A、图27B以及图27C说明的LED用图案晶片(2)710的凹凸结构L的平均间隔PL与凹凸结构A的平均间隔PA的比率超过1且在2000以下。通过使其超过1且在2000以下,能够进行裂缝得到抑制、内量子效率IQE得到提高的半导体层的成膜,且能够提高光提取效率LEE。特别是,从增大平均间隔PL与平均间隔PA的差、抑制对基于凹凸结构A的光提取效率LEE的阻碍以及对基于凹凸结构L的内量子效率IQE的阻碍的出发点来看,比率(PL/PA)优选为1.1以上,尤其优选,1.5以上,格外优选为2.5以上。进一步地,从提高凹凸结构A的加工分辨率、进一步提高内量子效率IQE,且抑制裂缝的出发点来看,比率(PL/PA)优选为5.5以上,尤其优选,7.0以上,最优选为10以上。另一方面,从提高基于凹凸结构A的光学散射性(光衍射或者光散射),实现基于凹凸结构A的内量子效率IQE的改善、基于凹凸结构L以及凹凸结构A的光提取效率LEE的改善的出发点来看,比率(PL/PA)优选为700以下,尤其优选为300以下,格外优选为100以下。进一步地,从降低由凹凸结构L向半导体层施加的应力、进一步抑制裂缝,且增大凹凸结构L的体积变化,并且提高凹凸结构A的密度,且提高凹凸结构L以及凹凸结构A的加工精度的出发点来看,比率(PL/PA)优选为50以下,尤其优选为40以下,最优选为30以下。
关于使用LED用图案晶片(2)的LED用外延片以及LED芯片,采用与使用LED用图案晶片(1)的情况一样的状态。在该情况下,由LED用图案晶片(2)的凹凸结构L和凹凸结构A构成的凹凸结构720可以替换成LED用图案晶片(1)的凹凸结构20。
关于LED用图案晶片(2),发光半导体层侧的表面与发光半导体层的第一半导体层侧的表面的距离(Hbun),和凹凸结构A的平均高度(Have)的比率(Hbun/Have)相当于LED用图案晶片(1)中所记载的比率(Hbun/Have)。
关于LED用图案晶片(2),LED用图案晶片(2)的发光半导体层侧的表面与非掺杂第一半导体层的掺杂第一半导体层侧的表面的距离(Hbu),和凹凸结构A的平均高度(Have)的比率(Hbu/Have)相当于LED用图案晶片(1)中所记载的比率(Hbu/Have)。
凹凸结构AL的形状例如可以采用多个栅状体排列而成的线和空间结构、多个栅状体交叉而成的格子结构、多个点(凸部、突起)状结构排列而成点结构、多个孔(凹部)状结构排列而成的孔结构等。点结构或孔结构例如可以列举圆锥、圆柱、四棱锥、四棱柱、六棱锥、六棱柱、n棱锥(n≧3)、n棱柱(n≧3)、破火山口状、二重环状以及多重环状的结构。在此,破火山口状是指,大圆锥的顶端与中空的小圆锥的顶端接触,这之后,将小圆锥压入大圆锥中而成的形状,也被称为火山型。另外,这些形状包括:底面的外径变形了的形状、n边形的底面的角部具有超过0的曲率半径且带弧度的形状、或侧面弯曲的形状、顶部具有超过0的曲率半径的带弧度的形状。
另外,点结构是指,多个凸部相互独立地被配置的结构。即,各凸部通过连续的凹部被隔开。另外,各凸部也可以被连续的凹部平滑地连接。另一方面,孔结构是指,多个凹部被相互独立地配置的结构。即,各凹部通过连续的凸部被隔开。另外,各凹部也可以被连续的凸部平滑地连接。
可以根据LED用外延片的制造所使用的装置或LED的用途来适当选择是选定点结构还是选定孔结构。特别是在以裂缝的抑制和内量子效率IQE的改善为优先的环境中,凹凸结构L优选为点状结构。这是因为,利用平均间隔PL大的凹凸结构L,也能够诱发半导体层的横向生长(Epitaxial Lateral Overgrowth横向外延生长),且抑制凸部顶部的裂缝,提高内量子效率IQE的缘故。另一方面,在尤其提高了光提取效率LEE的环境中,凹凸结构AL优选为孔结构。这是因为,在采用孔结构的情况下,从半导体层看到的折射率的变化相对于光学散射性变得适度的缘故。另外,凹凸结构A与凹凸结构L的组合(凹凸结构L,凹凸结构A)可以是(点结构,点结构)、(孔结构,孔结构)、(点结构,孔结构)或者(孔结构,点结构)中的任何一个。
接着,对构成凹凸结构720的凹凸结构A以及凹凸结构L进行说明。
图28是示出本实施形态所涉及的LED用图案晶片(2)的另一例的截面概略图,是包含参照图27A以及图27B说明的(事例1)以及(事例2)的情况。如图28A至图28C所示,在LED用图案晶片(2)710的表面设置有体积变化大的凹凸结构L,在构成凹凸结构L的凸部703以及凹部704中的至少一方的表面上设置有结构密度大的凹凸结构A。通过采用这种结构,利用凹凸结构A提高内量子效率IQE、降低裂缝就成为可能,能够利用基于凹凸结构L的光学散射性(光衍射或者光散射)提高光提取效率LEE。图28A至图28C示出凹凸结构A相对于凹凸结构L的配置例。
特别是,如图28A所示,优选为第一凹凸结构L由相互隔开的多个凸部703构成,且至少在第一凹凸结构L的凹部704的底部设置构成第二凹凸结构A的凸部705或者凹部706。
在这种情况下,如在(事例1)以及(事例2)已经说明的那样,由于能够将凹凸结构L的凹部704的底部作为起点开始半导体层的生长,因此能够提高内量子效率IQE,且抑制裂缝。又,能够提高LED的可靠性。又,如已经说明的那样,凹凸结构L与凹凸结构A满足规定的平均间隔的关系,因此光学散射性变强。特别是,由于是至少在凹部704的底部设置有凹凸结构A的构成,因此能够通过光散射或者光学反射来扰乱导波模式,抑制导波模式进行再次导波,因此光提取效率LEE同时得到提高。
又,如图28B所示,优选为凹凸结构L由相互隔开的多个凹部704构成,且至少在凹凸结构L的凸部703的顶部设置构成凹凸结构A的凸部705或者凹部706。
在这种情况下,如已经在(事例1)以及(事例2)说明的那样,能够将凹凸结构L的凸部703的顶部作为起点开始半导体层的生长。因此,能够有效地减少自凸部703的顶部生长的半导体层的错位,且降低裂缝。进一步地,在凹部704内生成空隙也变得容易,因此在例如通过激光剥离去除LED用图案晶片(2)710时的去除精度得到提高。又,凹凸结构L与凹凸结构A满足规定的平均间隔的关系,因此光学散射性变强。特别是,由于凹凸结构L由多个凹部704构成,因此体积变化变得更大,因而扰乱导波模式的效果变强,光提取效率LEE得到提高。
另外,在如图28C所示那样的在凹凸结构L的凸部703以及凹部704的表面中的任一方都设置凹凸结构A的情况下,能够使参照图28A以及图28B说明的效果并立。
在上述说明的LED用图案晶片(2)710中,优选为,所述凹凸结构A的、相对于所述凹凸结构L的覆盖率为超过0且不足100%。
在这种情况下,凹凸结构L的凸部703或者凹部704上必定设置有凹凸结构A,因此根据上述说明的原理,内量子效率IQE得到有效的提高,且裂缝被降低。另一方面,凹凸结构L的凸部703以及凹部704没有全部被凹凸结构A埋没。由此,能够抑制基于凹凸结构L的光提取效率LEE的提高效果因凹凸结构A而降低这一情况的发生。即,能够同时提高内量子效率IQE与光提取效率LEE,且抑制裂缝。
尤其是,抑制凹凸结构L的表面的粗糙度的增大,从提高基于凹凸结构L的、扰乱在半导体层内部形成导波模式的发射光的前进方向的效果的出发点来看,覆盖率优选为90%以下,尤其优选为80以下,最优选为50%以下。又,从发挥基于凹凸结构A的内量子效率IQE的提高效果,且使半导体层的使用量下降、提高LED的生产率的出发点来看,覆盖率优选为0.01%以上,尤其优选为0.1%以上,最优选,0.15%以上。另外,特别在想要进一步提高内量子效率IQE的情况下,在上述最宽的范围中,覆盖率优选为50%以上90%以下,尤其优选为60%以上86%以下,最优选为70%以上84%以下。在满足这些范围的情况下,能够最有效地显现基于凹凸结构A的效果。另一方面,在尤其想要提高光提取效率LEE的情况下,在上述最宽的范围中,优选为0.1%以上30%以下的范围,尤其优选为0.1%以上10%以下的范围,最优选为0.1%以上5%以下。通过满足上述范围,能够抑制导波模式被扰乱的发射光再次形成导波模式这一情况的发生,因此光提取效率得到提高。
在此,覆盖率是指,凹凸结构A的凸部705或者凹部706相对于凹凸结构L的凸部703以及凹部704的表面的平面占有率。即,在对某凸部703从上表面侧观察的情况下的、凸部703与包围凸部703的轮廓的周围的凹部704的平面积设为S的情况下,该观察像内的凹凸结构A的凸部705或者凹部706的合计平面积设为Si,则覆盖率就成为(Si/S)×100。
图29是示出本实施形态所涉及的LED用图案晶片(2)中的凹凸结构的示意图。图29A示出凹凸结构L由多个独立的凸部703构成的情况,特别是在凹部704的底面设置有凹凸结构A的情况。或者示出在凹凸结构A的表面设置有凹凸结构L,以使凹凸结构A部分外露的情况。在该例中,凸部703的底部的轮廓形状以及凸部705的底部的轮廓形状为圆形。令从凸部703的顶部侧观察到的平面像中的凸部703和包围凸部703的轮廓的周围的凹部704的面积为S。在此,面积S是将与某凸部703相邻的其他凸部703的顶部中央部彼此连结而成的多边形841的面积。将面积S内包含的由凹凸结构A的凸部705的底部的轮廓所形成的面积的合计面积、或者凹部706的开口部的合计面积作为Si,给出Si/S×100作为覆盖率。另外,在图29A中例示了仅在凹凸结构L的凹部底部配置凹凸结构A的情况,但如已经说明的那样,凹凸结构A的配置不限于此。同样地,图29B示出凹凸结构L由多个独立的凹部704构成的情况,特别是在凸部703的上表面设置有凹凸结构A的情况。在该例中,凹部704的开口形状以及凸部703的底部的轮廓形状为圆形。令从凸部703的顶部侧观察到的平面像中的凹部704和包围凹部704的轮廓的周围的凸部703的面积为S。在此,面积S是将与某凹部704相邻的其他凹部704的开口部中央部彼此连结而成的多边形841的面积。将面积S内包含的由凹凸结构A的凸部705的底部的轮廓所形成的面积的合计面积、或者凹部706的开口部的合计面积作为Si,给出Si/S×100作为覆盖率。另外,在图29B中,例示了仅在凹凸结构L的凸部703的顶部配置凹凸结构A的情况,但如已经说明的那样,凹凸结构A的配置不限于此。
另外,如图29B所示,在仅在凹凸结构L的凸部703的顶部上表面设置凹凸结构A的情况下,令从凸部703的顶部侧观察时的、凸部703的顶部上表面的面积为ST,将具有面积ST的凸部703的顶部上表面内包含的凹凸结构A的平面面积的合计作为SiT,能够求出覆盖率(SiT/ST×100)。另外,将该覆盖率称为相对于凸部703的顶部上表面的覆盖率T。
同样地,如图29A所示,在仅在凹凸结构L的凹部704的底面设置凹凸结构A的情况下,令从凸部705的顶部侧观察时的、凹部704的底面的面积为SB,将具有面积SB的凹部704的底面内包含的凹凸结构A的平面积的合计作为SiB,能够求出覆盖率(SiB/SB×100)。另外,将该覆盖率称为相对于凹部704的底面的覆盖率B。
相对于凸部703的顶部上表面的覆盖率T以及相对于凹部704的底面的覆盖率B优选为1%以上90%以下。特别是,从良好地提高内量子效率IQE、提高LED的发光输出的出发点来看,相对于凸部703的顶部上表面的覆盖率T以及相对于凹部704的底面的覆盖率B优选为3%以上60%以下,尤其优选为5%以上55%以下,最优选为10%以上40%以下。又,即使在凹凸结构L的凸部703的顶部、凸部703的侧面以及凹部704的底部设置凹凸结构A的情况下,凹凸结构A相对于凹凸结构L的凸部703的顶部上表面的覆盖率或者凹凸结构A相对于凹凸结构L的凹部704的底面的覆盖率也优选为满足上述的相对于凸部703的顶部上表面的覆盖率T或者相对于凹部704的底面的覆盖率B。
另外,对于凹凸结构L,在LED用晶片702上另外设置了多个凸部703的情况下,凹凸结构L由LED用晶片702的主面和多个凸部703构成。在这种情况下,多个凸部703相当于凹凸结构L的凸部,凸部703之间的、LED用晶片702的主面的外露部分相当于凹凸结构L的凹部704。
另一方面,在通过直接加工LED用晶片702设置凹凸结构L的情况下,凹凸结构L与LED用晶片702的材质变得相同。
图28A是凹凸结构L由独立的多个凸部703构成,且在凹凸结构L的凹部704的表面设置有凹凸结构A的情况。图28B是凹凸结构L由独立的多个凸部703构成,且在凹凸结构L的凸部703的表面设置有凹凸结构A的情况。图28C是凹凸结构L由独立的多个凸部703构成,且在凹凸结构L的凸部703以及凹部704的表面设置有凹凸结构A的情况。另外,关于图28A至图28C,将凹凸结构L的凸部703的顶部的形状描绘成带弧度的形状,但凹凸结构L的凸部703的顶部的形状如已经说明的那样,也可以做成台面状的形状等。
如图28A所示,通过在凹凸结构L的凹部704设置凹凸结构A,能够良好地提高内量子效率IQE。进一步地,由于凹凸结构L由独立的多个凸部703构成,因此抑制向半导体层的裂缝的效果增强。这是因为,半导体层的生长自凹凸结构L的凹部704开始的缘故。即,利用凹凸结构A,半导体层的核的附着、生长、以及生长的半导体层彼此的合体性变得良好,该生长性良好的半导体层自凹凸结构L的凹部704生长,因此对于凹凸结构L的凹部704,能够降低错位。另外,在图28A中没有在凸部703的侧面部描画凹凸结构A,但也可以在凸部703的侧面设置凹凸结构A。在这种情况下,认为扰乱导波模式的效果越发增强,且能够使被扰乱的发射光的前进方向进一步朝LED的厚度方向变化。因此,将LED封装化时的密封材料的选定就变得容易。
在凹凸结构L由与LED用晶片702相同的材质构成的情况下,为了抑制自凹凸结构L的凸部703的顶部产生的错位,凹凸结构L的凸部703的直径优选为从底部向顶点变小的结构。特别是,凹凸结构L的凸部703的顶部优选为与凹凸结构L的凸部703的侧面部连续地连接的结构,换言之凸部的顶部优选为由曲率半径超过0的角部构成的结构。凹凸结构L可以为圆盘状、圆锥状、n棱柱(n≧3)状、n棱锥状之类的形状,但尤其是,从提高第一半导体层的生长的均等性、进一步降低在第一半导体层的内部产生的裂缝或错位的出发点来看,尤其优选为圆锥状、圆盘状、3棱柱状、3棱锥状、6棱柱状以及6棱锥状中的任一种。另外,所述棱锥的顶部可以是曲率半径为0的角部,也可以是曲率半径超过0的带弧度的角部。特别是,在为棱锥形状的情况下,通过具有曲率半径超过0的角部,能够抑制半导体层的生长时产生的裂缝,因此能提高LED的长期可靠性。特别是,对于上述形状,凸部703的侧面部的倾斜角度优选为具有1个以上5个以下的转换点。另外,尤其优选为1个以上3个以下。又,凸部703的侧面部也可以不是直线状,可以是具有膨胀的形状。
另一方面,在凹凸结构L与LED用晶片702由不同的材料构成的情况下,凹凸结构L的凸部703除了是圆锥状或n棱锥状(n≧3)之类的形状外,还可以是圆盘状或n棱柱(n≧3)状之类的、凸部703的侧面部相对于形成凸部703的底部的面的倾斜角度实质上为直角的结构。特别是,从提高第一半导体层的生长的均等性、降低在第一半导体层的内部产生的裂缝或错位的出发点来看,优选为圆锥状、圆盘状、3棱柱状、3棱锥状、6棱柱状以及6棱锥状中的任意一种。又,从抑制在第一半导体层内产生的裂缝的出发点来看,凹凸结构L的凸部703的直径优选为从底部向顶点变小的结构。特别是,对于上述形状,凸部703的侧面部的倾斜角度优选为具有1个以上5个以下的转换点。另外,尤其优选为1个以上3个以下。又,凸部703的侧面部也可以不是直线状,可以是具有膨胀的形状。另外,在凹凸结构L与LED用晶片702由不同的材料构成的情况下,凹凸结构L的折射率nL和LED用晶片702的折射率ns的差分的绝对值|nL-ns|优选为0.1以上。通过满足这种范围,能够增加从半导体层来看的凹凸结构L的光学存在感。即,由于光学散射性增加,因此扰乱导波模式的效果变大。进一步地,从LED的侧面方向进行的光提取、或者从上表面方向进行的光提取的设计就变得容易。
如图28B所示,通过在凹凸结构L的凸部703上设置凹凸结构A,即使在凹凸结构L的凸部703的顶部存在平坦面的情况下,也能够良好地提高内量子效率IQE。这是因为,半导体层的生长自凹凸结构L的平坦面开始的缘故。即,使凹凸结构L的凸部703的顶部的平坦面上的半导体层的核的附着和生长变得良好,进一步地,生长的半导体层彼此的合体变得良好,因此,裂缝被抑制,且错位的碰撞增加,内量子效率IQE得到提高。又,对于自凹凸结构L的凹部704的底部生长的半导体层,能够利用半导体层的横向生长降低错位。或者,利用自凹凸结构L的凸部703的顶部生长的半导体层,能够阻碍自凹凸结构L的凹部704生长的半导体层的生长。因此,半导体层的错位密度下降,能够提高内量子效率IQE。在这种情况下,为了促进半导体层的生长,凹凸结构L的凹部704的底部优选为具有平坦面。进一步地,凹凸结构L的凸部703的顶部优选为比底部要小的结构。又,从利用凹凸结构A将内量子效率IQE保持为良好的出发点来看,凹凸结构A优选为由多个凸部705构成的点结构,并且凹凸结构A的凹部706的底部具有平坦面。进一步地,若是凹凸结构A的凸部703的直径从底部向顶点变小的结构的话,则错位分散化被进一步促进,因而优选。凹凸结构L可以为圆盘状、圆锥状、n棱柱(n≧3)状、n棱锥状之类的形状,但尤其是,从提高第一半导体层的生长的均等性、降低在第一半导体层的内部产生的裂缝或错位的出发点来看,尤其优选为圆锥状、圆盘状、3棱柱状、3棱锥状、6棱柱状以及6棱锥状中的任一种。另外,所述棱锥的顶部可以是曲率半径为0的角部,也可以是曲率半径超过0的带弧度的角部。特别是,在为棱锥形状的情况下,通过具有曲率半径超过0的角部,能够抑制半导体层的生长时产生的裂缝,因此能提高LED的长期可靠性。特别是,对于上述形状,凸部703的侧面部的倾斜角度优选为具有1个以上5个以下的转换点。另外,尤其优选为1个以上3个以下。又,凸部703的侧面部也可以不是直线状,可以是具有膨胀的形状。又,在凹凸结构L的凸部703顶部设置凹凸结构A的情况下,例如通过激光剥离去除LED用图案晶片(2)710就变得容易,因此能够增加LED的单位投入电力的发光强度。
利用图28C所示的结构,能够组合通过上述说明的图28A以及图28B的结构显现的效果。
在图28中,例示了凹凸结构L由多个独立的凸部703构成的情况,但凹凸结构L也可以由多个独立的凹部704构成。
图30是示出本实施形态所涉及的LED用图案晶片(2)的另一例的截面概略图。图30A是凹凸结构L由独立的多个凹部704构成,且在凹凸结构L的凸部703的表面设置有凹凸结构A的情况。图30B是凹凸结构L由独立的多个凹部704构成,且在凹凸结构L的凹部704的表面设置有凹凸结构A的情况。图30C是凹凸结构L由独立的多个凹部704构成,且在凹凸结构L的凸部703以及凹部704的表面设置有凹凸结构A的情况。
如图30A所示,通过在凹凸结构L的凸部703上设置凹凸结构A,能够良好地提高内量子效率IQE。进一步地,由于凹凸结构L由独立的多个凹部704构成,因此在凹凸结构L的凹部704的内部形成空洞就变得容易。在这种情况下,基于激光剥离的LED用图案晶片(2)的去除精度得到提高。进一步地,在形成空洞的情况下,由于半导体层与空洞的折射率的差变得非常大,因此光提取效率LEE的增加程度剧增。这对图30B或者图30C所示的凹凸结构也是一样的。
如以上说明的那样,凹凸结构A的主要的功能是内量子效率IQE的改善和裂缝的抑制。因此,凹凸结构A的材质优选为与构成LED用晶片702的材质相同。另一方面,凹凸结构L的主要的功能是光提取效率LEE的改善。因此,凹凸结构L的材质可以与LED用晶片702相同也可以不同。例如,可以列举凹凸结构A以及凹凸结构L中的任一方都由蓝宝石、SiC(碳化硅)、氮化物半导体、Si(硅)或者尖晶石构成的情况,或凹凸结构A由蓝宝石、SiC、氮化物半导体、Si或者尖晶石构成,凹凸结构L由金属铝、非晶体氧化铝、多结晶氧化铝、多结晶蓝宝石、硅氧化物(SiO2)、硅氮化物(Si3N4)、银(Ag)、铬(Cr)、镍(Ni)、金(Au)或者铂(Pt)中的任何1种或2种以上的混合物构成的情况。
图27C是示出本实施形态所涉及的LED用图案晶片(2)的另一例的截面示意图。如图27C所示,LED用图案晶片(2)710的表面设置有结构密度高的凹凸结构A,凹凸结构A的表面的至少一部分上设置有体积变化大的凹凸结构L。更具体来说,在LED用晶片702的主面上形成有由多个凸部705以及凹部706构成的凹凸结构A,进一步形成有相互隔开的多个凸部703,以使凹凸结构A的表面部分外露,从而构成凹凸结构L。
利用这种结构,能够利用在构成凹凸结构L的凸部703之间外露的凹凸结构A来改善裂缝、提高内量子效率IQE,能够利用基于凹凸结构L的光学散射性(光衍射或者光散射)来提高光提取效率LEE。
如图27C所示,通过在凹凸结构A的表面的一部分设置凹凸结构L,能够提高内量子效率IQE,并且能够提高光提取效率LEE。这是因为,能够通过凹凸结构A使半导体层的核的附着、生长以及生长的半导体层彼此的合体变得良好,因此错位的碰撞良好,内量子效率IQE得到提高,且能够将该合体部位分散化,所以能够抑制裂缝的缘故。进一步是因为,能够利用基于凹凸结构L的光学散射性扰乱导波模式的缘故。
在凹凸结构L的材质与LED用晶片702的材质不同的情况下,凹凸结构L也可以是圆盘状或n棱柱(n≧3)状之类的、凸部顶部的宽度与凸部底部的宽度实质上相同的结构。特别是,从更良好地抑制在第一半导体层内产生的裂缝的出发点来看,优选为凹凸结构L的凸部顶部的宽度比凹凸结构L的凸部底部的宽度小的结构。
另一方面,在凹凸结构L与LED用晶片702的材质相同的情况下,为了抑制自凹凸结构L的凸部703的顶部产生的错位,优选为凹凸结构L的凸部703的顶部比其底部要小的结构。特别是,优选为凹凸结构L的凸部703的顶部与其侧面部连续地连接的结构,换言之,凸部顶部的宽度接近0的结构。另外,根据对LED用图案晶片(1)的研究,凸部顶部的宽度接近0这一表述,也可以考虑解释为包含台面的大小在100nm以下的情况。
进一步地,从还利用凹凸结构L进一步提高内量子效率IQE的出发点来看,优选为凹凸结构L是由多个凸部703构成的点结构。这是因为,能够利用横向生长,来降低自在凸部703之间设置的凹部704生长的半导体层内部的错位。从同样的效果出发,凹凸结构L的凸部顶部的宽度优选为比凸部底部的宽度要小。
另一方面,从提高内量子效率IQE的出发点来看,凹凸结构A优选为由多个凸部705构成的点结构,并且凹凸结构A的凹部706的底部具有平坦面。进一步地,若是凹凸结构A的凸部顶部的宽度比凸部底部的宽度小的结构的话,则错位分散化被进一步促进,因而优选。
如以上说明的那样,凹凸结构A的主要的功能是内量子效率IQE的改善。因此,凹凸结构A的材质优选为构成LED用晶片702的材质。另一方面,凹凸结构L的主要的功能是光提取效率LEE的改善。因此,凹凸结构L的材质可以与LED用晶片702相同也可以不同。
通过使用本实施形态所涉及的LED用图案晶片(2)710,根据已经说明的原理,能够得到裂缝被抑制,并且内量子效率IQE高的半导体层。进一步地,对于LED芯片,取得高光提取效率LEE。即,能够高效率地发光,且将发出的光有效地向LED芯片的外部取出,且提高LED芯片的可靠性。因此,使用本实施形态所涉及的LED用图案晶片(2)710制造的LED元件的发热量变小。发热量变小的意思是指,不仅能提高LED元件的长期稳定性,还能够降低放热对策所涉及的负荷(例如,将放热构件设置得过大)。
作为在LED用晶片702与凹凸结构的材质不同的情况下的构成凹凸结构的材料,例如可以使用上述说明的LED用晶片702的材质、或金属铝、非晶体氧化铝、多结晶氧化铝、多结晶蓝宝石、硅氧化物(SiO2)、硅氮化物(Si3N4)、银(Ag)、铬(Cr)、镍(Ni)、金(Au)、或者白金(Pt)中的任意一种或两种以上的混合物。
<<LED用图案晶片(2)的制造方法>>
接着,对本发明的实施形态所涉及的LED用图案晶片(2)710的制造方法进行说明。
本实施形态所涉及的LED用图案晶片(2)710只要具备满足上述说明的条件的凹凸结构即可,其制造方法不被限定,能够通过与LED用图案晶片(1)相同的制造方法来制造。
在LED用图案晶片(2)710的情况下,通过制作凹凸结构L,接着制作凹凸结构A,能够制造凹凸结构720。凹凸结构L的制造方法可以分类为两种。
(1)直接加工LED用晶片以设置凹凸结构L的情况
作为直接加工LED用晶片702以设置凹凸结构L的方法,可以通过转印法、光刻法、热光刻法、电子束描画法、干涉曝光法、以纳米粒子为掩膜的光刻法、以自我组织结构为掩膜的光刻法等来制造。特别是,从LED用晶片702的凹凸结构的加工精度或加工速度的出发点来看,优选为采用光刻法或者转印法。另外,蚀刻方法可以是湿法蚀刻也可以是干法蚀刻。特别是,在精密地控制凹凸结构L的凸部的侧面的面方位的情况下,优选为湿法蚀刻。另一方面,从凹凸结构L的形状的精密控制的出发点来看,优选为干法蚀刻法,可以采用对LED用图案晶片(1)说明的干法蚀刻法。关于转印法,如对LED用图案晶片(1)所说明的那样。
(2)在LED用晶片上另外设置凹凸结构L的情况
作为在LED用晶片702上另外设置凹凸结构L的方法,可以列举转印法、在LED用晶片702上进行包含颗粒的薄膜的成膜,这之后去除充满颗粒之间的结合剂的方法、或在LED用晶片702上去除成膜了的抗蚀剂的一部分,在去除的部分上填满构成凹凸结构L的材料(例如蒸镀或溅镀法、电铸法等),最后去除抗蚀剂的方法、或在LED用晶片702上进行凹凸结构L的材料的成膜,对成膜后的凹凸结构L的材料进行直接加工的方法等。
通过利用上述说明的方法制作凹凸结构L,接着制作凹凸结构A,能够制造凹凸结构720。
作为在凹凸结构L上设置凹凸结构A的方法,可以列举转印法、光刻法、热光刻法、电子束描画法、干涉曝光法、将纳米粒子作为掩膜的光刻法、将自我组织结构作为掩膜的光刻法等。特别是,从LED用图案晶片的凹凸结构的加工精度或加工速度的出发点来看,优选为采用将纳米粒子作为掩膜的光刻法或者转印法。关于转印法,在后面叙述。
又,通过制作凹凸结构A,接着制作凹凸结构L,也能够制造凹凸结构720。
作为设置凹凸结构A的方法,可以列举转印法、光刻法、热光刻法、电子束描画法、干涉曝光法、以纳米粒子为掩膜的光刻法、以自我组织结构为掩膜的光刻法等。特别是,从凹凸结构的加工精度或加工速度的出发点来看,优选为采用将纳米粒子作为掩膜的光刻法或者转印法。关于转印法,如对LED用图案晶片(1)所说明的那样。
对于具备凹凸结构A的LED用晶片,能够通过制作凹凸结构L来制造凹凸结构720。
通过进一步加工凹凸结构A,能够制造凹凸结构720。作为凹凸结构A的进一步的加工方法,可以通过转印法、光刻法、热光刻法、电子束描画法、干涉曝光法、以纳米粒子为掩膜的光刻法、以自我组织结构为掩膜的光刻法等来制造。特别是,从LED用图案晶片(2)710的凹凸结构的加工精度或加工速度的出发点来看,优选为采用光刻法或者转印法。关于转印法,如对LED用图案晶片(1)所说明的那样。
在LED用晶片702上另外设置具有凹凸结构720的凹凸构造层的情况下,通过制作凹凸结构A,接着制作凹凸结构L,能够制造凹凸结构720。
作为设置凹凸结构A的方法,可以列举转印法、光刻法、热光刻法、电子束描画法、干涉曝光法、以纳米粒子为掩膜的光刻法、以自我组织结构为掩膜的光刻法等。特别是,从凹凸结构的加工精度或加工速度的出发点来看,优选为采用以纳米粒子为掩膜的光刻法或者转印法。关于转印法,如对LED用图案晶片(1)所说明的那样。
对于具备凹凸结构A的LED用晶片,能够通过另外设置凹凸结构L来制造LED用图案晶片(2)710。
作为另外设置凹凸结构L的方法,例如可以列举转印法、在LED用晶片702上进行包含颗粒的薄膜的成膜,这之后去除填满颗粒之间的结合剂的方法。又,可以列举在LED用晶片702上去除成膜了的抗蚀剂的一部分,在去除的部分填充构成凹凸结构L的材料(例如,蒸镀或溅镀法、电铸法等),最后去除抗蚀剂的方法。又,可以列举进行凹凸结构L的材料的成膜,对成膜的凹凸结构L的膜进行直接加工的方法。
实施例
下面,对为了确认本发明的效果而进行的实施例进行说明。
下面的说明中使用的符号表示以下的意思。
·DACHP:含氟氨基甲酸酯(甲基)丙烯酸酯(OPTOOL(注册商标)DAC HP(大金工业公司制造))
·M350:三羟甲基丙烷(EO改性)三丙烯酸酯(东亚合成公司制造M350)
·I.184:1-羟基环己基苯基甲酮(巴斯夫(BASF)公司制造艳佳固(Irgacure)(注册商标,以下相同)184)
·I.369:2-苄基-2-二甲基胺基-1-(4-吗啉基苯基)-丁酮-1(巴斯夫(BASF)公司制造艳佳固(Irgacure)369)
·TTB:四丁醇钛(IV)单体(和光纯药工业公司制造)
·SH710:苯基改性硅酮(东丽道康宁公司制造)
·3APTMS:3-丙烯酰氧基丙基三甲氧基硅烷(KBM5103(ShinEtsu Silicones公司制造))
·MEK:甲基乙基酮
·MIBK:甲基异丁基酮
·DR833:三环葵烷二甲醇二丙烯酸酯(SR833(SARTOMER公司制造))
·SR368:三(2-羟乙基)异氰脲酸三丙烯酸酯(SR833(SARTOMER公司制造))
制作LED用图案晶片(1),使用LED用图案晶片(1)制作LED用外延片,评价内量子效率IQE以及裂缝。接着,进行芯片化,比较LED的效率。
在以下的讨论中,为了制作LED用图案晶片(1),首先制作圆柱状母模,(2)对圆柱状母模应用光转印法,制作卷轴状树脂模具。(3)这之后,将卷轴状树脂模具加工为纳米加工用膜。接着,(4)使用纳米加工用膜,制作LED用图案晶片(1)。最后,(5)使用LED用图案晶片(1),制作LED用外延片,评价性能。另外,凹凸结构A通过在(1)中制作的圆柱状母模的凹凸结构、(3)中进行的光转印法、(4)中制作的纳米加工用膜来控制。
(1)圆柱状母模的制作
通过使用半导体激光的直接描画光刻法在圆柱状石英玻璃的表面形成凹凸结构。首先,在圆柱状石英玻璃表面上通过溅镀法进行抗蚀剂层的成膜。溅镀法是使用3英寸φ的CuO(含有8atm%Si)作为靶(抗蚀剂层),用RF100W的电力进行实施,进行20nm的抗蚀剂层的成膜的方法。接着,一边使圆柱状石英玻璃旋转,一边使用波长405nm的半导体激光对整个面进行曝光。这之后,对被曝光的抗蚀剂层使用波长405nm的半导体激光,进行脉冲曝光。另外,脉冲图案设定为成为正六边形排列。接着,对曝光后的抗蚀剂层进行显影。抗蚀剂层的显影使用0.03wt%的甘氨酸水溶液,处理240秒。接着,将显影后的抗蚀剂层作为掩膜,进行基于干法蚀刻的蚀刻层(石英玻璃)的蚀刻。干法蚀刻是使用SF6作为蚀刻气体、以1Pa的处理气体压强、300W的处理电力的条件实施的。最后,使用pH为1的盐酸从表面被赋予了凹凸结构的圆柱状石英玻璃仅剥离抗蚀剂层残渣。剥离时间为6分钟。
对于所得到的圆柱状石英玻璃的凹凸结构,涂布作为氟系脱模剂的DURASURF(注册商标,以下相同)HD-1101Z(Harves公司制造),以60℃加热1小时后,以室温静置24小时进行固定化。这之后,以DURASURF HD-ZV(Harves公司制造)清洗3次,获得圆柱状母模。
(2)卷轴状树脂模具的制作
将制作好的圆柱状母模作为铸模,应用光纳米压印法,连续地制作卷轴状树脂模具G1。接着,将卷轴状树脂模具G1作为模板,通过光纳米压印法连续地获得卷轴状树脂模具G2。
在PET膜A-4100(东洋纺公司制造:宽度300mm,厚度100μm)的易粘合面上通过微凹版涂敷(廉井精机公司制造),涂布以下所述的材料1,以使涂布膜厚达到3μm。接着,对圆柱状母模,用夹辊按压涂布有材料1的PET膜,使用Fusion UV Systems Japan株式会社制造的UV曝光装置(H阀门)照射紫外线,以使大气压下、温度25℃、湿度60%、灯中心下的累计曝光量成为1500mJ/cm2,连续地实施光固化,获得在表面转印有凹凸结构的卷轴状树脂模具G1(长度200m,宽度300mm)。在此,通过夹辊的按压,PET膜上设置的材料1的固化体的膜厚调整为1500nm。
接着,将卷轴状树脂模具G1作为模板,应用光纳米压印法,连续地制作卷轴状树脂模具G2。
在PET膜A4100(东洋纺公司制造:宽度300mm,厚度100μm)的易粘合面上通过微凹版涂敷(廉井精机公司制造),涂布材料1以使涂布膜厚变成3μm。接着,对于卷轴状树脂模具G1的凹凸结构面,用夹辊(0.1MPa)按压涂布有材料1的PET膜,使用Fusion UV SystemJapan株式会社制造的UV曝光装置(H阀门)照射紫外线,以使大气压下、温度25℃、湿度60%、灯中心下的累计曝光量成为1200mJ/cm2,连续地实施光固化,从而获得多个在表面转印有凹凸结构的卷轴状树脂模具G2(长度200m,宽度300mm)。
材料1:DACHP:M350:I.184:I.369=17.5g:100g:5.5g:2.0g
(3)纳米加工用膜的制作
对卷轴状树脂模具G2的凹凸结构面涂敷下述的材料2的稀释液。接着,在凹凸结构内部内含材料2的卷轴状树脂模具G2的凹凸结构面上涂布下述材料3的稀释液,获得纳米加工用膜。
材料2:TTB:3APTMS:SH710:I.184:I.369=65.2g:34.8g;5.0g:1.9g:0.7g
材料3:Bindingpolymer(粘合聚合物):SR833:SR368:I.184:I.369=38g:11.5g:11.5g:1.47g:0.53g
Bindingpolymer(粘合聚合物):甲基丙烯酸苄酯80质量%,甲基丙烯酸20质量%的二元共聚物的甲基乙基酮溶液(固体成分50%,重量平均分子量29000)
(2)使用与卷轴状树脂模具的制作同样的装置,将以PGME、丙酮以及异丙醇的混合溶剂稀释过的材料2直接涂敷于卷轴状树脂模具G2的凹凸结构面上。在此,稀释浓度设定为,每单位面积的涂敷原料(以混合溶剂稀释的材料2)中所包含的固体分量比每单位面积的凹凸结构的的体积小20%以上。涂敷后,使其通过105℃的送风干燥炉内5分钟,将在凹凸结构内部内含材料2的卷轴状树脂模具G2卷取回收。
接着,将在凹凸结构内部内含材料2的卷轴状树脂模具G2卷出,且使用与(2)卷轴状树脂模具的制作相同的装置,将以PGME、MEK、MIBK以及丙酮的混合溶剂稀释过的材料3直接涂敷在凹凸结构面上。在此,稀释浓度设定为,在凹凸结构内部配置的材料2与被涂敷的材料3的界面,和材料3的表面的距离为400nm~800nm。涂敷后,使其通过105℃的送风干燥炉内5分钟,将其与由已对材料3的表面实施了脱模处理的PET膜构成的覆盖膜一起卷取回收。
(4)LED用图案晶片(1)10的制造
作为LED用图案晶片(1)10,使用在A面(11-20)具有定向平面的C面(0001)的4英寸φ的蓝宝石晶片。
对蓝宝石晶片进行5分钟的UV-O3处理,去除表面的颗粒,且进行亲水化处理。接着,将纳米加工用膜的材料3表面对着蓝宝石晶片贴合。在此,卷轴状树脂模具G2的凹凸结构是多个凹部正六边形排列而成的凹凸结构。即,纳米加工用膜包含具有6次对称的凹部排列的卷轴状树脂模具G2。在此,在规定的旋转位移角θ的范围内调整蓝宝石晶片的晶轴与纳米加工用膜的凹凸结构的排列轴A,进行贴合。贴合以调整旋转位移角θ、将蓝宝石晶片加热到110℃的状态进行。接着,使用高压水银灯光源,使用中心波长为365nm的UV-LED光源,隔着卷轴状树脂模具G2进行光照射,以使累计光量成为1200mJ/cm2。这之后,剥离卷轴状树脂模具G2。
自制得的叠层体(由材料2/材料3/蓝宝石晶片构成的叠层体)的材料2面侧进行使用氧气的蚀刻(氧灰化),将材料2作为掩膜,对材料3进行纳米加工,使蓝宝石晶片表面部分外露。作为氧灰化,在处理气压为1Pa、处理电力为300W的条件下进行。接着,从材料2面侧进行使用BCl3气体与Cl2气体的混合气体的反应性离子蚀刻,对蓝宝石晶片进行纳米加工。蚀刻在ICP:150W、BIAS:50W、压强0.2Pa的条件下实施,使用反应性离子蚀刻装置(RIE-101iPH,Samco株式会社制造)。
最后,用将硫酸以及过氧化氢水以2:1的重量比混合而成的溶液清洗,得到在表面具备凹凸结构20、即凹凸结构A的多个蓝宝石晶片。
用反应性离子蚀刻的处理时间来调整在蓝宝石晶片上制作的凹凸结构A的凸部顶部的形状。即,通过在材料3完全消失之前停止反应性离子蚀刻,从而制作在凸部顶部存在台面的形状,并进行反应性离子蚀刻直到材料3完全消失位置,由此制作在凸部顶部不存在台面的带弧度的顶部。又,通过适用过度地进行反应性离子蚀刻,即过蚀刻,来调整凸部的底部的直径(φ)。
(5)LED用外延片的制作
在制得的LED用图案晶片(1)上进行的AlxGa1-xN(0≦x≦1)的低温生长缓冲层)的成膜作为缓冲层。接着,进行未掺杂的GaN的成膜作为非掺杂第一半导体层,进行Si掺杂的GaN的成膜作为掺杂第一半导体层。接着,设置变形吸收层,这之后,作为发光半导体层,将多重量子阱的活性层(井层、障壁层=未掺杂的InGaN、Si掺杂的GaN)交替地层叠,以使各个膜厚为井层为6层、障碍层为7层。在发光半导体层上层叠Mg掺杂的AlGaN、未掺杂的GaN、Mg掺杂的GaN,以包含电子阻挡层,来作为第二半导体层。接着,进行ITO的成膜,在蚀刻加工后安装电极极板。在该状态下,使用探针,在p电极极板与n电极极板之间流动20mA的电流,并测定发光输出。
内量子效率IQE由PL强度决定。内量子效率IQE由(单位时间里自发光半导体层发出的光子的数量/单位时间里注入到半导体发光元件的电子的数量)定义。在本实施例中,作为评价上述内量子效率IQE的指标,采用(以300K测定的PL强度/以10K测定的PL强度)。
光提取效率LEE通过计算发光输出与内量子效率IQE来算出。
裂缝是对于在刻面形成过程中将半导体层的成膜停止的状态的LED用外延片,使用光学显微镜、原子力显微镜以及扫描型电子显微镜从半导体层面侧进行观察而判断的。又,另外将该LED用外延片割断,对半导体层的截面进行扫描型电子显微镜观察,评估裂缝。
(实施例1,比较例1)
在实施例1以及比较例1中,调査凸部顶部的形状的影响。凸部顶部的形状使用扫描型电子显微镜观察。凹凸结构A是正六边形排列。即,6次对称排列。又,作为平均间隔Pave,制作300nm和900nm这两种。令旋转位移角θ为30°。据此,将凸部顶部为带圆弧的角部的形状的情况(实施例)与凸部顶部存在台面的情况(比较例1)进行比较。将制作好的样品记载于表1。另外,相对于实施例1的凸部顶部的截面的形状是圆锥状。
[表1]
由表1可知,在凸部顶部的形状为带圆弧的角部的情况下(实施例1),内量子效率IQE得到提高,且裂缝降低。首先,关于内量子效率IQE,在凸部顶部的形状为带圆弧的角部的情况下(实施例1),利用透过型电子显微镜观察,确认到在凹凸结构A的凹部附近错位彼此碰撞消失,因此认为是因为错位密度降低了的缘故。另一方面,在凸部顶部存在台面的情况下(比较例1),观察到错位自台面上生成,该错位在半导体层的厚度方向上生长。即,由于错位彼此的碰撞频率少,错位密度高,因此认为内量子效率IQE的改善程度低。接着,关于裂缝,将半导体层的生长中途停止,相对于表面使用扫描型电子显微镜观察进行详细的观察后,在凸部顶部存在圆形的情况下(实施例1),观察到半导体层优先自凹凸结构A的凹部生长,且生长了的半导体层彼此良好地合体的状况。更具体来说,裂缝是指,注视已形成的刻面所形成的6边形的开口部时,在某开口部和与其相邻的开口部中,在垂直于相互相对的边的方向上延伸的裂缝的密度。在平均间隔Pave为300nm以及900nm的情况下,裂缝密度分别为39×109/cm2以及41×109/cm2。另一方面,在凸部顶部存在台面的情况下(比较例1),观察到,由于自凸部顶部上生长的半导体层的影响,在由凸部顶部和凸部的侧面部构成的凸部的顶部的外周部附近,部分地形成有孔隙。推定以该孔隙为开端产生裂缝。自具体来说,在平均间隔Pave为300nm以及900nm的情况下,裂缝密度分别为93×109/cm2以及99×109/cm2
(实施例2,比较例2)
在实施例2以及比较例2中,调査旋转位移角θ的影响。凹凸结构A的排列为正六边形排列,即6次对称的排列。又,平均间隔Pave全部为300nm,凸部顶部的形状全部为存在圆形的角部,与实施例1的形状相同。将旋转位移角θ作为参数,使其从0°以10°递增变化到30°。将评价后的样品汇总在表2中。在表2所记载的样品中,内量子效率IQE对于任一样品都大致相同,约为90%。
[表2]
表2的评价项目的裂缝将旋转位移角θ为0°的情况(比较例2)设为1来进行标准化。更具体来说,随着旋转位移角θ变化为0°、10°、20°以及30°,裂缝密度为81×109/cm2、72×109/cm2、58×109/cm2以及53×109/cm2。根据表2可知,旋转位移角θ越大,裂缝越降低。这被认为是由于,通过增大旋转位移角θ,半导体层相对于凹凸结构A的凹部的底部的核的附着性变得良好,且生长的半导体层所通过的凸部的密度降低的缘故。又,旋转位移角越大裂缝越变得良好被推定为凸部底部的直径的影响。即,若考虑还包含凸部底部的直径在内的生长的半导体层所通过的凸部密度,则旋转位移角θ超过约20°,因此认为原因在于该密度的下降显著。
以上,根据实施例1以及实施例2可知,优选为凹凸结构A的凸部顶部为带圆弧的角部,并且是旋转位移角θ超过0的区域。如作为另外的讨论在图13以及图14中记述的那样,在裂缝密度为70×109个/cm2以下的区域,半导体层的FWHM以及CL暗点密度被有效地改善,因此认为可通过将旋转位移角θ设定为超过0°,同时将凸部顶部的形状设为曲率半径超过0的角部,从而利用裂缝抑制的效果大幅度提高半导体层的结晶品质。另外,在本实施例中,旋转位移角θ的控制性为±1°。旋转位移角θ为10°以上时,裂缝的抑制更有效。尤其可知,随着旋转位移角θ增大为10°、20°、30°,裂缝降低的效果增大。另外,最优选为,θ为30°、即(180/n)°=(180/6)°的情况。另外,上述结果虽存在绝对值的差,但对于具有图15所示的形状的LED用图案晶片(1),也能观察到同样的倾向。由此可知,通过使用包含由具有曲率半径超过0的角部的凸部顶部构成的凹凸结构A的LED用图案晶片(1),能够发挥旋转位移角θ的效果,有效地抑制裂缝。
(实施例3)
在实施例3中,调査平均间隔Pave更佳的范围。令LED用图案晶片(1)的凹凸结构A为正六边形排列(6次对称排列),凸部顶部的形状为带圆弧的角部,凸部顶部截面形状为圆顶状,并且旋转位移角θ为30°。参数为平均间隔Pave,在从200nm到1800nm的范围内调整。将制作好的样品汇总在表3中。
[表3]
根据表3可知,平均间隔Pave越小,内量子效率IQE越得到提高。其原因推定为:平均间隔Pave越小,凹凸结构A的密度就越提高,因此能够将半导体层的错位分散化。更具体来说,认为是因为,能够提高生长的半导体层彼此的合体频率,且将合体部位分散化。特别是,已确认该现象是因为凸部顶部的形状为带圆弧的角部而显现的。即,在制作表3未记载的存在台面的凸部的情况下,在位于该凸部顶部上的半导体层内确认到错位。因此,存在内量子效率IQE降低的倾向。
另外,评价LED的发光输出后,发现平均间隔Pave为300nm的情况下的发光输出大于平均间隔Pave为200nm的情况下的发光输出。又,相比于平均间隔Pave为1200nm以及1500nm的情况,平均间隔Pave为900nm的情况下的发光输出更大。进一步地,相比于平均间隔Pave为900nm的情况,平均间隔Pave为300nm的情况下的发光输出更大。这样可知,LED芯片的性能不仅由内量子效率IQE的大小来决定。该情况是光提取效率LEE的影响。若将发光出光以从大到小的顺序排列,则平均间隔Pave为300nm、900nm、700nm、450nm、1200nm、200nm、1800nm。可认为其原因在于,平均间隔Pave为300nm的情况下,光衍射非常强地进行作用,衍射模式数量被限定,但向规定方向的衍射强度较大。其次可认为原因在于,平均间隔Pave为900nm以及700nm的话,则衍射模式强度变小,但衍射模式数量大幅度增大的缘故。在平均间隔超过1000nm的情况下,由于光散射性变得过强,因此在LED芯片内部导波的光的前进方向被暂时扰乱,再次波导的几率变大,因此发光输出降低。根据上述可知,平均间隔Pave越小,内量子效率IQE越大。又,可知,作为LED用外延片,平均间隔Pave优选为200nm~1200nm,尤其优选为300nm~900nm。
(实施例4)
在实施例4中,调査凹凸结构A的Duty的更优选范围。令LED用图案晶片(1)的凹凸结构A为正六边形排列(6次对称排列),凸部顶部的形状为带圆弧的角部,凸部顶部截面形状为圆顶状,并且旋转位移角θ为30°,平均间隔Pave为700nm。参数为Duty,在0.29至0.93的范围内调整。将制作好的样品汇总在表4中。
[表4]
根据表4可知,Duty为0.86与0.93之间时,内量子效率IQE大幅度变化。这被认为是由于,在Duty为0.93的情况下,凹部的底部的大小变得比半导体层的稳定的核的大小要小。即,推定为,由于核的附着与生长性稍微受到了损害,因此错位降低的效果降低,内量子效率IQE下降。另一方面可知,Duty越大则光提取效率LEE越得到提高。这被认为是由于,对光子而言的凸部的体积变大,因此光衍射的模式数量增加。另外,对于裂缝,全部的样品均大致相同。根据上述可知,在作为LED用外延片来看的情况下,凹凸结构A的Duty优选为不足0.93。又可知,从进一步增大外量子效率EQE的出发点来看,优选为0.57以上,尤其优选为0.71以上.另外,对于裂缝密度,在40×109/cm2~50×109/cm2之间。
(实施例5)
在实施例5中,调査LED用外延片的第一半导体层的厚度与凹凸结构A的关系的更优选范围。将非掺杂第一半导体层的膜厚(Hbu)以及掺杂第一半导体层的膜厚(Hbun)、以及凹凸结构A的平均间隔(Pave)与平均高度(Have)作为参数,评价内量子效率IQE、裂缝以及LED用外延片的翘曲。
将研究结果汇总于表5。另外,表5中所记载的用语的意思如以下所述。
·No.:样品的管理序号
·n:凹凸结构A的排列次数(n次对称排列的n)
·Pave:凹凸结构A的平均间隔(Pave),量纲为“nm”
·Have:凹凸结构A的平均高度(Have),量纲为“nm”
·θ:旋转位移角θ,量纲为“°”
·Hbun:第一半导体层的膜厚,量纲为“nm”
·Hbu:非掺杂第一半导体层的膜厚,量纲为“nm”
·Hbun/Have:第一半导体层的膜厚与凹凸结构A的平均高度(Have)的比率,为无量纲值
·Hbu/Have:非掺杂第一半导体层的膜厚与凹凸结构A的平均高度(Have)的比率,为无量纲值
·IQE:内量子效率,量纲为“%”
·裂缝:在半导体层中生成的裂缝,将与实施例1等同的情况记为〇,将与比较例1等同的情况记为×。
·翘曲:将对芯片化造成阻碍的情况记为“×”、将没有问题的情况记为“〇”来进行评价
·综合:考虑了IQE以及翘曲的综合评价
[表5]
另外,表5所记载的比较例5是使用不具备凹凸结构的平坦的蓝宝石晶片,与实施例1同样地制造LED用外延片的情况。
又,表5所记载的样品全部是具备凸部的形状为带圆弧的角部的样品。又,Duty设为0.7。
根据表5可知以下的事实。Hbun/Have在6.0以上346.2以下的范围时,内量子效率IQE与不具备凹凸结构的情况(比较例5)相比,增大1.17倍~1.7倍,且LED用外延片的翘曲也被抑制。此时的Hbu/Have在3.3以上203.8以下。又可知,Hbun/Have为17.6以上72.5以下的话,内量子效率IQE的改善和翘曲的降低变得更加显著。此时的Hbu/Have在9.6以上42.5以下。这被认为是由于,Hbun/Have满足规定的值以上的范围,因此能够利用凹凸结构A将第一半导体层内的错位分散化并降低,以及,Hbun/Have满足规定的值以下的范围,因此能够将第一半导体层的膜厚变薄,降低翘曲的缘故。对于No.12,Hbun/Have成为6.0,且Hbu/Have成为3.3的较小值。因此,与没有凹凸结构的情况(比较例5)相比,内量子效率IQE的提高率略低。这可以认为是由于,第一半导体层内部的错位降低效果略弱,所以发光半导体层以及第二半导体层的作为半导体的性能提高受到限定的缘故。又可知,对于No.1,Hbun/Have为346.2,Hbu/Have为203.8这样较大的值,LED用外延片的翘曲对芯片化造成影响。根据以上所述可知,通过使Hbun/Have位于规定的范围内,由此,能够将内量子效率IQE的改善和翘曲的降低更好地同时改善。
(LED用图案晶片(2))
以上,在实施例1至实施例5中,对LED用图案晶片(1)进行了说明。在以下的实施例中,关于对LED用图案晶片(1)还附加了其他的凹凸结构L的LED用图案晶片(2)进行说明。
在以下的研究中,使用在上述实施例1至实施例5中为制造LED用图案晶片(1)而使用的纳米加工用膜,在LED用晶片表面制作了凹凸结构A。接着进一步设置凹凸结构L,得到具备凹凸结构A以及凹凸结构L的LED用图案晶片(2)。最后,使用获得的具备凹凸结构的LED用图案晶片(2),制作LED用外延片,这之后进行芯片化,评价性能。另外,凹凸结构L通过光刻法中的掩膜形状以及干法蚀刻条件来控制。与实施例1同样地进行制作,并与实施例1同样地进行脱模处理。
与制造上述实施例1至实施例5的LED用图案晶片(1)一样地使用纳米加工用膜,对LED用晶片进行加工。作为LED用图案晶片,使用在A面(11-20)具有定向平面的C面(0001)蓝宝石晶片。另外,使用大小为4英寸φ的LED用晶片。
关于在蓝宝石晶片上制作的凹凸结构A的凸部顶部的形状,与实施例1至实施例5的LED用图案晶片(1)一样地控制。
对设置有凹凸结构A的LED用晶片、即LED用图案晶片(1)进行进一步加工,制作凹凸结构L。在LED用图案晶片(1)的凹凸结构A上通过旋涂法进行光致抗蚀剂用的酚醛树脂的成膜,并在120℃的加热板上进行预烘烤。接着进行光刻,制作凹凸结构L。在此,通过将光致抗蚀剂负型显影进行使用,将凹凸结构L做成点状,通过将光致抗蚀剂正型显影,将凹凸结构L做成孔结构。不论哪个情况,作为凹凸结构L,凸部或者凹部均排列为正六边形排列,且平均间隔PL为3.2μm。
通过扫描型电子显微镜观察制得的LED用图案晶片(2)。点状的凹凸结构L为以下的点状体。
·平均间隔PL为3.2μm,呈正六边形排列。
·点的底部直径为2.4μm,底部形状为大致圆形。
·点之间的凹部底部平坦。
·点顶部存在平坦面,点为圆锥台形状。点顶部的平坦面为大致圆形,其直径为1.6μm。
·点顶部为大致圆形的台面,仅在点顶部上配置有凹凸结构A。
另一方面,孔状的凹凸结构L为以下的孔状体。
·平均间隔PL为3.2μm,呈正六边形排列。
·孔的开口部直径为1.5μm,开口形状为大致圆形。
·孔的深度为1.4μm。
·孔之间的凸部顶部平坦,仅在该平坦面上配置有凹凸结构A。
·孔的形状为,底面是大致圆形的圆锥,圆锥的顶部是曲率半径超过0的角部。
又,也制作其他的凹凸结构L。首先,在LED用图案晶片(1)的凹凸结构A上,通过旋涂法进行旋涂玻璃的成膜,接着烧结成SiO2。此时,确认凹凸结构A通过SiO2而被平坦化。接着,在SiO2上通过旋涂法进行光致抗蚀剂用的酚醛树脂的成膜,并在120℃的加热板上进行预烘烤。接着进行光刻,仅加工SiO2,制作凹凸结构L。在此,将光致抗蚀剂正型显影,在凹凸结构A的表面上部分地制作大致圆盘状的SiO2。平均间隔PL设为3.2μm,排列设为正六边形排列。
通过扫描型电子显微镜观察制得的LED用图案晶片(2)而得到的SiO2图案(凹凸结构L)为以下的点状体。
·平均间隔PL为3.2μm,呈正六边形排列。
·点的底部直径为1.5μm,底部形状为大致圆形。
·在点之间的凹部底部设置有凹凸结构A。
在LED用图案晶片(2)上进行的AlxGal-xN(0≦x≦1)的低温生长缓冲层的成膜作为缓冲层。接着,进行未掺杂的GaN的成膜作为非掺杂第一半导体层,进行Si掺杂的GaN的成膜作为掺杂第一半导体层。接着,设置变形吸收层,这之后,作为发光半导体层,将多重量子阱的活性层(井层、障壁层=未掺杂的InGaN、Si掺杂的GaN)交替地层叠,以使各个膜厚为井层为6层、障碍层为7层。在发光半导体层上层叠Mg掺杂的AlGaN、未掺杂的GaN、Mg掺杂的GaN,以包含电子阻挡层,来作为第二半导体层。接着,进行ITO的成膜,在蚀刻加工后安装电极极板。在该状态下,使用探针,在p电极极板与n电极极板之间流动20mA的电流,并测定发光输出。
内量子效率IQE由PL强度决定。内量子效率IQE由(单位时间里自发光半导体层发出的光子的数量/单位时间里注入到LED的电子的数量)定义。在本实施例中,作为评价上述内量子效率IQE的指标,采用(以300K测定的PL强度/以10K测定的PL强度)。
光提取效率LEE通过根据发光输出与内量子效率IQE计算来算出。
裂缝是使用光学显微镜、原子力显微镜、以及扫描型电子显微镜从将半导体层成膜后的LED用外延片的半导体层面侧进行观察而判断的。又,另外将LED用外延片割断,对半导体层的截面进行扫描型电子显微镜观察,评价裂缝。另外,对于裂缝的评价,使用在刻面形成途中停止了半导体层的成膜的样品。
(实施例6,比较例6)
在实施例6中,调査以下的情况。
1.作为现有技术的图形化蓝宝石衬底(Patterned Sapphire Substrate(PSS))、即仅具有凹凸结构L的LED用图案晶片,和具有凹凸结构A以及凹凸结构L两者的LED用图案晶片(2)的比较
2.凹凸结构A的凸部顶部的形状的影响
3.点状的凹凸结构L与孔状的凹凸结构L的差
4.在凹凸结构L的凸部顶部上设置有凹凸结构A的情况,和在凹凸结构L的凹部底部设置有凹凸结构A的情况的差
凹凸结构A的凸部顶部的形状使用扫描型电子显微镜观察。凹凸结构A是正六边形排列。即,6次对称排列。又,平均间隔PA设为300,凸部底部的直径设为220nm。令旋转位移角θ为30°。据此,通过变更反应性离子蚀刻的处理时间,来分别制作凸部顶部为带弧度的角部的形状的晶片,和凸部顶部存在台面的形状的晶片。另外,带圆弧的角部的形状是指,设想凸部的截面形状时,该截面的轮廓为稍稍向上凸起地突出的曲线彼此在凸部的顶部交叉那样的形状。换言之,凸部的侧面部是稍稍向上突出的形状。又,作为比较例6的样品的PSS,通过上述说明的光刻法仅制作凹凸结构L。将制作好的样品记载于表6中。
表6中所记载的用语的意思如以下所述。
·n:凹凸结构A的旋转对称次数。
·PA:凹凸结构A的平均间隔,量纲为“nm”。
·θ:凹凸结构A的旋转位移角θ,量纲为“°”。
·凸部顶部形状:凹凸结构A的凸部的顶部的形状。台面(100nm)的意思是,凹凸结构A的凸部的顶部的平坦面的直径为100nm。
·m:凹凸结构L的旋转对称次数。
·PL:凹凸结构L的平均间隔,量纲为“nm”。
·结构:在通过上述说明的方法直接加工凹凸结构A并设置凹凸结构L的情况下,在凹凸结构L为点状时记为dot,在凹凸结构L为孔状时记为holl。又,将在凹凸结构A的表面上另外设置由SiO2构成的凹凸结构L的凸部的情况记为SiO2。上述用语在实施例7至实施例9中也使用,为相同的意思。
·AonL:在凹凸结构L的凸部的顶部上表面配置有凹凸结构A的情况
·AinL:在凹凸结构L的凹部的底部配置有凹凸结构A的情况
·PL/PA:平均间隔PL与平均间隔PA的比率。
·IQE:内量子效率,用已经说明的方法算出的值。量纲为“%”。
·发光输出比:将仅有凹凸结构L的情况(比较例6)作为1标准化后的发光输出。
·裂缝:通过光学显微镜观察到的裂缝。将给发光输出带来异常的LED芯片为10%以上的情况记为△,5%以上不足10%的情况记为〇,不足5%的情况记为◎。
[表6]
根据表6可知,与仅有凹凸结构L的情况(比较例6)相比,在设置有凹凸结构A以及凹凸结构L双方的情况下,内量子效率IQE、以及发光出光都得到改善。这是因为,在比较例6的情况下,虽然能够利用微尺度的凹凸结构L提高光提取效率LEE,但由于凹凸结构L的密度较小,因此无法改善内量子效率IQE。通过设置凹凸结构A,可以通过透过型电子显微镜观察,确认到错位消失减少。即,在设置有凹凸结构A的情况下,能够使半导体层的生长自凹凸结构A的凹部开始。由此,错位降低。进一步地,错位的降低是以生长的半导体层彼此的合体为原理,所以能够利用凹凸结构A将该合体部位分散化。由此,可推定向半导体层的残留应力降低,裂缝得到抑制。
可知,在设置有凹凸结构A以及凹凸结构L双方的情况下,凹凸结构A的凸部的顶部的形状的影响比凹凸结构L的影响强。可知,在凹凸结构A的凸部顶部的形状为带圆弧的角部的情况下,内量子效率IQE得到进一步提高,且裂缝降低。首先,对于内量子效率IQE,在凸部顶部的形状为带圆弧的角部的情况下,通过透过型电子显微镜观察,确认到在凹凸结构的凹部附近错位彼此碰撞消失的几率较高。在凹凸结构A的凸部的形状为带圆弧的角部的情况下,通过扫描型电子显微镜观察像估计的裂缝密度为51~57×109/cm2。另一方面,在凹凸结构A的凸部顶部存在台面的情况下,观察到错位自台面上生成,该错位在半导体层的厚度方向上生长。又,将半导体层的生长中途停止,使用对于表面的扫描型电子显微镜观察进行详细的观察后,在凸部顶部存在圆形的情况下,观察到半导体层优先自凹凸结构的凹部生长,且生长了的半导体层彼此良好地合体的状况。通过扫描型电子显微镜观察像估算的裂缝密度为82~89×109/cm2。另一方面,在凸部顶部存在台面的情况下,还观察到,由于自凸部顶部上生长的半导体层的影响,在由凸部顶部和凸部的侧面部构成的凸部的顶部的外周部附近,部分地形成孔隙的频率稍高。即,可知,从提高错位彼此的碰撞频率、有效地降低错位密度的出发点来看,凹凸结构A的凸部顶部优选为曲率半径超过0的角部。另外,关于这些倾向,即使对于图15所记载的凸部形状,也观察到类似的倾向。
又,比较凹凸结构A相对于凹凸结构L的配置的话,则可知在凹凸结构L的凹部底部设置有凹凸结构A的情况下,内量子效率IQE的提高最大。在本研究中,凹凸结构A的表面上设置多个由SiO2构成的凹凸结构L的凸部。即,设为半导体层的生长不自凹凸结构L的凸部顶部开始的条件。因此,可使半导体层优先自凹凸结构L的凹部生长。在此,由于在凹凸结构L的凹部底部设置有凹凸结构A,因此根据已经说明的现象,可认为半导体层的错位降低,且裂缝被抑制。
(实施例7,比较例7)
在实施例7中,调査旋转位移角θ的影响。凹凸结构A的排列为正六边形排列,即6次对称的排列。又,平均间隔PA全部设为300nm,凸部顶部的形状全部设为存在圆形的角部,凸部底部的直径全部设为220nm。将旋转位移角θ作为参数,使其从0°以10°递增变化到30°。又,凹凸结构L分别制作孔型(holl)和SiO2这两种进行评价。孔型的情况下为AonL,SiO2的情况下为AinL。将评价后的样品汇总于表7。
[表7]
在表7所记载的样品中,在凹凸结构L是孔型的情况下,内量子效率IQE对任一样品都是大致相同的,约为75%。又,在凹凸结构L是SiO2的情况下,对于任一样品都是大致相同的,约为85%。
表7的评价项目的裂缝将旋转位移角θ为0°的情况设为1进行标准化而记载。作为具体的数值,在凹凸结构L为孔型的情况下,随着旋转位移角θ变为0°、10°、20°以及30°,裂缝密度变化为99×109/cm2、87×109/cm2、69×109/cm2以及66×109/cm2。另一方面,在凹凸结构L为SiO2的情况下,变化为81×109/cm2、69×109/cm2、56×109/cm2以及54×109/cm2。根据表7可知,旋转位移角θ越大,裂缝越降低。这是因为,LED用图案晶片(1)的凹凸结构A的效果在设置了凹凸结构L的情况下也得到发挥的缘故。另外,关于这些倾向,即使对于图15所记载的凸部形状,也观察到类似的倾向。
以上,根据实施例6以及实施例7可知,通过具备凹凸结构A以及凹凸结构L双方,能够改善内量子效率IQE、光提取效率LEE以及裂缝。进一步可知,通过使凹凸结构A的凸部顶部为带圆弧的角部,能够使内量子效率IQE的提高与裂缝的抑制效果变得更好。又,可知,能够在旋转位移角θ为10°以上时进行裂缝得到抑制、内量子效率IQE高的半导体层的成膜。尤其可知,随着旋转位移角θ增大为10°、20°、30°,翘曲降低的效果增大。另外,最优选为,θ为30°、即(180/n)°=(180/6)°的情况。
(实施例8)
在实施例8中,调査平均间隔PA与平均间隔PL的比率的更优选范围。令LED用图案晶片(2)的凹凸结构A为正六边形排列(6次对称排列),凸部顶部的形状为带圆弧的角部,并且旋转位移角θ为30°。参数为平均间隔PL/平均间隔PA,通过固定平均间隔PL,改动平均间隔PA来进行调整。平均间隔PA在200nm至1800nm的范围内调整。又,凹凸结构L采用平均间隔PL为3000nm的孔型(holl)、AonL。将制作好的样品汇总在表8中。
[表8]
根据表8可知,比率(PL/PA)越大,内量子效率IQE越得到提高。可认为其原因在于,比率(PL/PA)越大,则即使在设置了凹凸结构L的情况下,也能够更好地显现凹凸结构A的效果。特别是,比率(PL/PA)较大意味着,对凹凸结构L而言,凹凸结构A的存在感减少。即,对通过CVD浮起的半导体层而言,首先凹凸结构L被确认。接着,当接近凹凸结构L的表面时,才能确认到凹凸结构A的存在。反过来说,则意味着不受到凹凸结构L的大的结构的影响,而在凹凸结构A的表面完成良好的生长。实际上,使半导体层的生长中途停止并通过扫描型电子显微镜确认生长状况,结果确认到,比率(PL/PA)越大,生长的半导体层彼此的合体频率就越高,且能将合体部位分散化。特别是,已确认该现象是因为凸部顶部的形状为带圆弧的角部而更好地显现的。即,在任意地制作存在台面的凸部的情况下,在位于该凸部顶部上的半导体层内确定到错位的频率增加。因此,存在内量子效率IQE降低的倾向。根据以上情况可知,比率(PL/PA)优选为超过2.7,尤其优选为在3.6以上,最优选为在4.6以上。
另外,评价LED的发光输出时,比率(PL/PA)为10.7的情况大于比率(PL/PA)为16.0的情况。又,相比于比率(PL/PA)为2.7以及1.8的情况,比率(PL/PA)为3.6的情况下,发光输出更大。又,相比于比率(PL/PA)为3.6的情况,比率(PL/PA)为10.7的情况下,发光输出更大。这样可知,LED的性能不仅由内量子效率IQE的大小来决定。该情况是光提取效率LEE的影响。按照发光出光从大到小的顺序排列的话,比率(PL/PA)为10.7、3.6、4.6、7.1、2.7、16.0、1.8。可认为其原因在于,在比率(PL/PA)为10.7的情况下,光衍射非常强地进行作用,衍射模式数量被限定,但向规定方向的衍射强度较大。其次可认为原因在于,比率(PL/PA)为3.6以及4.6的话,则衍射模式强度变小,但衍射模式数量大幅度增大的缘故。可认为在比率(PL/PA)低于3.6的情况下,由于光散射性变得过强,因此在LED内部导波的光的前进方向被暂时扰乱,再次波导的几率变大,因此发光输出降低。根据以上可知,比率(PL/PA)越大,内量子效率IQE就变得越大。又,可知,作为LED,比率(PL/PA)优选为2.7~16.0,尤其优选为3.6~10.7.另外,在对凹凸结构L为SiO2的情况也进行研究时,观察到与实施例8相同的倾向。
(实施例9)
在实施例9中,调査凹凸结构A的Duty的更优选范围。令LED用图案晶片(2)的凹凸结构A为正六边形排列(6次对称排列),凸部顶部的形状为带圆弧的角部,并且旋转位移角θ为30°、平均间隔PA为300nm。参数为Duty,在0.17至0.96的范围内调整。又,作为凹凸结构L,制作了孔型(holl)。将制作好的样品汇总在表9中。
[表9]
根据表9可知,Duty为0.73与0.96之间时,内量子效率IQE大幅度变化。这被认为是由于,在Duty为0.96的情况下,凹凸结构A的凹部的底部的大小变得比半导体层的稳定的核的大小要小的缘故。即,推定为,由于核的附着与生长性稍微受到了损害,因此错位降低的效果降低,内量子效率IQE下降。另一方面可知,Duty越大则光提取效率LEE越得到提高。即,可知除了作为凹凸结构A的基本功能的、裂缝的抑制与内量子效率IQE的改善之外,还能利用Duty的调整而附加光提取效率LEE的改善的功能。可认为其原因在于,就光子而言,凸部的体积变大,因此光衍射的模式数量增加。另外,关于裂缝,全部的样品都大致相同,为49~52×109/cm2的范围。根据上述可知,在作为LED而言的情况下,凹凸结构A的Duty优选为不足0.96。又可知,从进一步增大外量子效率EQE的出发点来看,优选为0.53以上,尤其优选为0.63以上.另外,在对凹凸结构L为SiO2的情况也进行研究时,观察到与实施例9相同的倾向。
本发明可适用于LED,尤其可较佳地适用于蓝色LED、紫外LED、白色LED中所适用的GaN系半导体发光元件。
本申请基于2013年5月31日申请的日本特愿2013-116025以及2013年5月31日申请的日本特愿2013-116024。上述内容全部包含于本文中。

Claims (15)

1.一种LED用图案晶片,其特征在于,
在主面的至少一部分上具备具有实质上n次对称的排列的凹凸结构(A),
所述凹凸结构(A)的至少一部分满足如下条件,即,相对于所述主面内的LED用图案晶片晶轴方向的所述凹凸结构(A)的排列轴A的旋转位移角的最小角度θ为0°<θ≦(180/n)°,且
所述凹凸结构(A)的凸部顶部为曲率半径超过0的凸部顶部,
所述凹凸结构(A)的所述凸部顶部的上表面由曲面构成。
2.如权利要求1所记载的LED用图案晶片,其特征在于,
还具备与所述凹凸结构(A)不同的、具有实质上m次旋转对称的排列的凹凸结构(L),其中m为2以上的整数。
3.如权利要求2所记载的LED用图案晶片,其特征在于,
所述凹凸结构(L)由具有第一平均间隔(PL)的多个凸部以及凹部构成,所述凹凸结构(A)被设置在构成所述凹凸结构(L)的所述凸部以及所述凹部中的至少一方的表面上,由具有第二平均间隔(PA)的多个凸部以及凹部构成,且所述第一平均间隔(PL)与所述第二平均间隔(PA)的比率(PL/PA)超过1且在2000以下。
4.如权利要求3所记载的LED用图案晶片,其特征在于,
构成所述凹凸结构(L)的多个所述凸部相互隔开,且至少在构成所述凹凸结构(L)的多个所述凹部的底部设置有构成所述凹凸结构(A)的多个所述凸部或者所述凹部。
5.如权利要求3所记载的LED用图案晶片,其特征在于,
构成所述凹凸结构(L)的多个所述凹部相互隔开,且至少在构成所述凹凸结构(L)的多个所述凸部的顶部设置有构成所述凹凸结构(A)的多个所述凸部或者所述凹部。
6.如权利要求3至权利要求5中的任一项所记载的LED用图案晶片,其特征在于,
所述凹凸结构(A)相对于所述凹凸结构(L)的覆盖率超过0%且不足100%。
7.如权利要求2所记载的LED用图案晶片,其特征在于,
所述凹凸结构(A)由具有第一平均间隔(PA)的多个凸部以及凹部构成,所述凹凸结构(L)相互隔开地设置在所述凹凸结构(A)的表面上,以使所述凹凸结构(A)的一部分外露,所述凹凸结构(L)由具有第二平均间隔(PL)的多个凸部构成,且所述第一平均间隔(PA)与所述第二平均间隔(PL)的比率(PL/PA)超过1且在2000以下。
8.如权利要求1或权利要求2所记载的LED用图案晶片,其特征在于,
所述凹凸结构(A)的平均间隔Pave满足50nm≦Pave≦1500nm。
9.如权利要求1或权利要求2所记载的LED用图案晶片,其特征在于,
在使用所述凹凸结构(A)的凸部底部的平均宽度(φave)与所述平均间隔Pave的比率即Duty(φave/Pave)时,所述旋转位移角θ满足atan(Duty/2)°≦θ≦(180/n)°的范围。
10.如权利要求3至权利要求5中的任一项所记载的LED用图案晶片,其特征在于,
所述LED用图案晶片是蓝宝石晶片、硅晶片、碳化硅晶片或者氮化镓系晶片。
11.一种LED用外延片,其特征在于,
在权利要求1至权利要求10中的任一项所记载的LED用图案晶片的设置有所述凹凸结构(A)的所述主面上,至少依次层叠有第一半导体层、发光半导体层以及第二半导体层。
12.如权利要求11所记载的LED用外延片,其特征在于,
所述LED用图案晶片的所述发光半导体层侧的表面与所述发光半导体层的所述第一半导体层侧的表面的距离(Hbun)和所述凹凸结构(A)的平均高度(Have)的比率(Hbun/Have)满足2≦Hbun/Have≦300。
13.如权利要求11所记载的LED用外延片,其特征在于,
所述第一半导体层包含自所述LED用图案晶片侧依次层叠的非掺杂第一半导体层以及掺杂第一半导体层,所述LED用图案晶片的所述发光半导体层侧的表面与所述非掺杂第一半导体层的所述掺杂第一半导体层侧的表面的距离(Hbu)和所述凹凸结构(A)的平均高度(Have)的比率(Hbu/Have)满足1.5≦Hbu/Have≦200。
14.一种LED用外延片的制造方法,其特征在于,包括:
准备权利要求1至权利要求10中的任一项所记载的LED用图案晶片的工序;
对准备好的所述LED用图案晶片进行光学检查的工序;以及
使用进行了光学检查的所述LED用图案晶片来制造权利要求11至权利要求13中的任一项所记载的LED用外延片的工序。
15.如权利要求14所记载的LED用外延片的制造方法,其特征在于,
准备所述LED用图案晶片的工序是通过转印法使其满足所述旋转位移角θ而进行的,所述转印法使用了在表面具备微细图案的模具。
CN201480031293.8A 2013-05-31 2014-05-28 Led用图案晶片、led用外延片以及led用外延片的制造方法 Expired - Fee Related CN105247693B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013116025 2013-05-31
JP2013-116025 2013-05-31
JP2013-116024 2013-05-31
JP2013116024 2013-05-31
PCT/JP2014/064153 WO2014192821A1 (ja) 2013-05-31 2014-05-28 Led用パタンウェハ、led用エピタキシャルウェハ及びled用エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
CN105247693A CN105247693A (zh) 2016-01-13
CN105247693B true CN105247693B (zh) 2018-04-20

Family

ID=51988844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480031293.8A Expired - Fee Related CN105247693B (zh) 2013-05-31 2014-05-28 Led用图案晶片、led用外延片以及led用外延片的制造方法

Country Status (8)

Country Link
US (1) US9660141B2 (zh)
EP (1) EP3007237B1 (zh)
JP (1) JP6049875B2 (zh)
KR (1) KR101843627B1 (zh)
CN (1) CN105247693B (zh)
BR (1) BR112015029641A2 (zh)
TW (1) TWI528585B (zh)
WO (1) WO2014192821A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10012769B2 (en) * 2013-03-06 2018-07-03 Element Six Technologies Limited Synthetic diamond optical elements
JP5927543B2 (ja) * 2013-07-24 2016-06-01 パナソニックIpマネジメント株式会社 GaN層の素子分離方法
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JPWO2016185645A1 (ja) * 2015-05-21 2018-03-15 パナソニック株式会社 窒化物半導体装置
KR20180037038A (ko) * 2015-09-30 2018-04-10 아사히 가세이 가부시키가이샤 광학 기재, 반도체 발광 소자용 기판 및 반도체 발광 소자
JP6229707B2 (ja) 2015-11-26 2017-11-15 日亜化学工業株式会社 発光素子及びその製造方法
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
KR102582649B1 (ko) 2018-02-12 2023-09-25 삼성디스플레이 주식회사 표시 장치
US11181668B2 (en) * 2018-07-13 2021-11-23 University Of Notre Dame Du Lac High contrast gradient index lens antennas
WO2020054792A1 (ja) * 2018-09-14 2020-03-19 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子
US11331767B2 (en) * 2019-02-01 2022-05-17 Micron Technology, Inc. Pads for chemical mechanical planarization tools, chemical mechanical planarization tools, and related methods
JP7503975B2 (ja) 2020-09-04 2024-06-21 株式会社小松製作所 作業機械
KR102537068B1 (ko) * 2020-11-27 2023-05-26 서울대학교산학협력단 사파이어 나노 멤브레인 상에서 산화갈륨층을 포함하는 기판의 제조방법
US20220367753A1 (en) * 2021-05-17 2022-11-17 Seoul Viosys Co., Ltd. Uv light emitting diode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238687A (ja) * 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP5800452B2 (ja) 2001-07-24 2015-10-28 日亜化学工業株式会社 半導体発光素子
JP2005064492A (ja) 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
EP1915774B1 (en) 2005-06-02 2015-05-20 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
JP2007281140A (ja) 2006-04-05 2007-10-25 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP2011060917A (ja) * 2009-09-08 2011-03-24 Rohm Co Ltd 半導体発光素子
JP5170051B2 (ja) * 2009-09-30 2013-03-27 豊田合成株式会社 Iii族窒化物半導体の製造方法
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
US8741199B2 (en) * 2010-12-22 2014-06-03 Qingdao Technological University Method and device for full wafer nanoimprint lithography
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
EP2752894A3 (en) 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
JP5885436B2 (ja) 2011-09-06 2016-03-15 ローム株式会社 発光素子および発光素子パッケージ
US8686433B2 (en) * 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP2013084832A (ja) 2011-10-12 2013-05-09 Sharp Corp 窒化物半導体構造の製造方法
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JPWO2014136393A1 (ja) 2013-03-08 2017-02-09 国立大学法人山口大学 加工基板及びそれを用いた半導体装置

Also Published As

Publication number Publication date
EP3007237B1 (en) 2017-08-02
US9660141B2 (en) 2017-05-23
TW201507201A (zh) 2015-02-16
JPWO2014192821A1 (ja) 2017-02-23
EP3007237A4 (en) 2016-04-27
KR20160002973A (ko) 2016-01-08
CN105247693A (zh) 2016-01-13
WO2014192821A1 (ja) 2014-12-04
US20160149079A1 (en) 2016-05-26
TWI528585B (zh) 2016-04-01
JP6049875B2 (ja) 2016-12-21
EP3007237A1 (en) 2016-04-13
BR112015029641A2 (pt) 2017-07-25
KR101843627B1 (ko) 2018-03-29

Similar Documents

Publication Publication Date Title
CN105247693B (zh) Led用图案晶片、led用外延片以及led用外延片的制造方法
KR100682872B1 (ko) 고효율 반도체 발광 소자 및 그 제조방법
KR101862500B1 (ko) 광학 기판, 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
CN104465917B (zh) 图案化光电基板及其制作方法
CN104584243B (zh) 半导体发光元件用基板及半导体发光元件以及该等之制造方法
KR101118268B1 (ko) 요철 패턴 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
CN105453277A (zh) 半导体发光元件及其制造方法
CN104993023A (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
CN106233471A (zh) 蓝宝石衬底上的氮‑极性的半极性GaN层和器件
US20180254380A1 (en) Optical substrate, substrate for semiconductor light emitting device and semiconductor light emitting device
WO2014123193A1 (ja) 凹凸基板及び発光ダイオードの製造方法、並びに凹凸基板、発光ダイオード及び有機薄膜太陽電池
JP2014195069A (ja) 半導体発光素子及びその製造方法並びに光学基材
KR100794121B1 (ko) 발광 다이오드
JP2016111354A (ja) Led用半導体テンプレート基板、及び、それを用いたled素子
CN107078033B (zh) 氮化物半导体模板的制造方法
Sung et al. InGaN/GaN light emitting diodes grown on nanoimprint-based hollow-patterned sapphire substrates
JP2007123446A (ja) 半導体発光素子の製造方法
JP2016012684A (ja) 半導体発光素子
JP2017073511A (ja) 半導体発光素子
CN106030831A (zh) 用于制造半导体层序列的方法和光电子半导体器件
JP2017523599A (ja) 半極性結晶構造の製造
Kao et al. Investigation of GaN-based light-emitting diodes grown on patterned sapphire substrates by contact-transferred and mask-embedded lithography
JP2017069463A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160516

Address after: Japan's Tokyo Chiyoda jimbocho Kanda a chome 105 times

Applicant after: Asahi Kasei Kogyo K. K.

Address before: Japan's Tokyo Chiyoda jimbocho Kanda a chome 105 times

Applicant before: Asahi Chemical Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180420

Termination date: 20200528