CN105244369A - 一种超结vdmosfet制备方法及利用该方法形成的器件 - Google Patents
一种超结vdmosfet制备方法及利用该方法形成的器件 Download PDFInfo
- Publication number
- CN105244369A CN105244369A CN201510589211.8A CN201510589211A CN105244369A CN 105244369 A CN105244369 A CN 105244369A CN 201510589211 A CN201510589211 A CN 201510589211A CN 105244369 A CN105244369 A CN 105244369A
- Authority
- CN
- China
- Prior art keywords
- type
- conduction type
- region
- drift region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000002210 silicon-based material Substances 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种超结VDMOSFET制备方法及利用该方法形成的器件，该制备方法中，在半导体衬底表面外延形成漂移区，在掩膜掩蔽的情况下刻蚀漂移区直至暴露半导体衬底层，从而将漂移区分隔，利用外延填槽工艺在漂移区的间隔空间内插入第二导电类型的柱区，形成P/N柱区相互交错的超结漂移区。本发明通过在N型硅外延层中需要形成P型漂移区的区域刻蚀出沟槽，然后在沟槽中外延P型杂质的硅材料直至沟槽被填满形成P柱区，来代替现有技术中通过在N型外延层与注入P型离子多次相互交替及P型掺杂驱入来形成的P柱区的工艺过程，从而简化了制备超结VDMOSFET的工艺，降低了超结MOSFET的生产成本。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种超结VDMOSFET(垂直双扩散场效应晶体管)制备方法及利用该方法形成的器件。
背景技术
在电力电子应用中，为了降低功耗，要求半导体器件在断开状态下能够承受较高的电压，在导通状态下有较低的导通电阻，常规的功率MOSFET(金属氧化物半导体场效应晶体管)，通常采用VDMOSFET(垂直双扩散MOSFET)结构，为了满足高耐压，需要降低漂移区浓度或增大漂移区厚度，但导通电阻也会随之增大，其导通电阻与击穿电压呈2.5次方的关系。超结MOSFET采用交替的pn柱区结构形成的漂移区来代替VDMOSFET中的N-漂移区，解决了导通电阻与击穿电压之间的矛盾，使其导通电阻与击穿电压承1.32次方的关系。因此，比起常规的功率MOSFET，超结MOSFET在击穿电压和导通电阻方面有很大的优势。
但是，对于超结MOSFET这种结构的器件，其中超结区域P柱区横向尺寸很小，但纵向尺寸相对很深(一般在50um左右)，工艺上很难制作。目前超结MOSFET的P型漂移区的制作时通过在N型衬底上通过生长N型外延层与注入P型离子多次相互交替及P型掺杂注入来完成的。即首先在N型外延层、光刻P区，注入P型离子，然后去除光刻胶，重新生长N型外延层，光刻P区及注入P型离子的步骤直至P区纵向尺寸达到要求，最后再进行P型掺杂即可完成P柱区漂移区的制作。这种方法需要多次外延生长和离子注入，所以工艺繁琐，生产成本较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种超结VDMOSFET制备方法及利用该方法形成的器件。
为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种超结VDMOSFET制备方法，包括以下步骤：
S1，提供第一导电类型的半导体衬底，在所述半导体衬底表面外延形成与所述半导体衬底同掺杂类型的漂移区；
S2，光刻，通过深槽刻蚀，在掩膜掩蔽的情况下刻蚀漂移区直至暴露所述半导体衬底层，从而将漂移区分隔，利用外延填槽工艺在所述漂移区的间隔空间内插入第二导电类型的柱区，形成P/N柱区相互交错的超结漂移区，所述第一导类型为N型或P型中的一种，第二导电类型为N型或P型中的另一种；
S3，在所述超结漂移区表面形成栅氧层及栅极材料，并通过光刻工艺形成栅极结构；
S4，采用自对准工艺在两个栅极结构之间进行第二导电类型的离子注入，并进行高温退火使所述第二导电类型离子于所述栅极结构及第一导电类型耗尽层下方向前推进，形成第二导电类型的阱区；
S5，通过离子注入工艺及退火工艺于所述第二导电类型的阱区中形成与所述第一导电类型耗尽层相连的第一导电类型的源区；
S6，在步骤S5形成的结构表面形成介质层；
S7，光刻，刻蚀介质层，露出所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区，形成电极制备区域；
S8，在步骤S7形成的电极制备区域中及介质层表面沉积金属电极，使所述金属电极同时与所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区连接，形成源极；
S9，在N型硅衬底上生长金属层形成超结VDMOSFET的漏极。
本发明与多步外延与多步离子注入相结合的超结结构制造工艺比较，采用该深槽刻蚀与外延填槽相结合的方法，可以直接控制填充物质的掺杂浓度，更加便于保持N/P柱区的电荷平衡。
在本发明的一种优选实施方式中，所述所述第一导类型为N型，第二导电类型为P型。
以第一导电类型为N型进行说明，本发明通过在N型硅外延层中需要形成P型漂移区的区域刻蚀出沟槽，然后在沟槽中外延P型杂质的硅材料直至沟槽被填满形成P柱区，来代替现有技术中通过在N型外延层与注入P型离子多次相互交替及P型掺杂驱入来形成的P柱区的工艺过程，从而简化了制备超结VDMOSFET的工艺，降低了超结MOSFET的生产成本。
在本发明的一种优选实施方式中，步骤S2中形成超结漂移区的工艺包括以下2个步骤：
S21，通过掩膜层对外延层进行深槽刻蚀，直至穿透N-外延层，刻蚀深度40-60um，宽度6.0-8.0um；
S22，进行外延填槽，形成第二导电类型柱区的掺杂浓度为3-5e1015cm-3。
从而一次工艺就形成足够深的沟槽，简化了制备工艺流程，
在本发明的另一种优选实施方式中，采用自对准工艺于所述栅极结构，在步骤S4中离子注入包括以下2个步骤：
S41，进行硼离子注入，注入剂量为3-5e1015cm-2，注入能量为100-200Kev；
S42，进行硼离子注入，注入剂量为0.5-2e1015cm-2，注入能量为150-200Kev。
在本发明的再一种优选实施方式中，步骤S41中离子注入的角度为5度；步骤S42中离子注入的角度为0度。
为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种利用本发明的方法制备的超结VDMOSFET，其包括如下结构：
第一导电类型的半导体衬底；
第一导电类型柱区与第二导电类型柱区相互交错的超结漂移区，所述超结漂移区位于所述半导体衬底表面；
第二导电类型的阱区，形成于所述超结漂移区表面且覆盖并延伸出所述第二导电类型柱区；
第一导电类型的源区，所述源区形成于所述第二导电类型的阱区中；
第二导电类型的接触区，所述接触区形成于所述第二导电类型阱区及所述第一导电类型型的源区之间；
栅极结构，形成于所述超结漂移区表面并覆盖所述第一导电类型柱区，以及覆盖与所述第一导电类型柱区相邻的第二导电类型的阱区和第一导电类型的源区的一部分，在所述栅极结构上覆盖有介质层；
电极制备区域，贯穿第一导电类型源区、第二导电类型接触区；
源极金属电极，所述源极金属电极覆盖于所述电极制备区域及所述介质层表面，同时连接所述第一导电类型源区、第二导电类型接触区及第二导电类型阱区。
本发明通过在硅外延层中需要形成漂移区的区域刻蚀出沟槽，然后在沟槽中外延硅材料直至沟槽被填满形成柱区，从而简化了制备超结VDMOSFET的工艺，降低了超结MOSFET的生产成本。
在本发明的一种优选实施方式中，所述栅极结构包括：形成于所述漂移区表面的栅氧层及形成于所述栅氧层表面的多晶硅层。
在本发明的另一种优选实施方式中，所述第一导电类型半导体衬底及所述超结漂移区材料均为硅。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明一种优选实施例中在N+型半导体衬底上外延生长出N-型的源漂移区示意图；
图2为本发明一种优选实施例中在N-外延层深槽刻蚀出P柱区的示意图；
图3为本发明一种优选实施例中在超结外延层区域上生长栅极氧化层、多晶硅层、掩膜层的示意图；
图4为本发明一种优选实施例中在掩膜层和多晶硅层中刻蚀出掩膜窗口和离子注入形成P阱区的示意图；
图5为本发明一种优选实施例中离子注入形成N阱区的示意图；
图6为本发明一种优选实施例中在多晶硅层上生长绝缘介质层，并光刻、刻蚀形成接触孔以及生长金属层形成源极漏极的示意图。
附图标记：
101半导体衬底；102外延层；103第一次掩膜层；104P柱区；105N柱区；
106栅极氧化层；107栅极；108第二次掩膜层；109P阱区；
110N+源扩散区；111介质层；112源极；113漏极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本发明提供了一种超结VDMOSFET，如图6所示，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图6中可见，该超结VDMOSFET包括第一导电类型的半导体材料(半导体衬底)，该半导体材料可以是制备MOSFET的任何半导体材料，具体可以是但不限于硅、锗、锗化硅、碳化硅、砷化镓。
在本实施方式中，第一导类型为N型，第二导电类型为P型。或者第一导类型为P型，第二导电类型为N型。
如图6所示，在半导体衬底表面具有超结漂移区，该超结漂移区由第一导电类型柱区与第二导电类型柱区相互交错形成。第二导电类型的阱区形成于超结漂移区表面且覆盖并延伸出第二导电类型柱区。在第二导电类型的阱区中形成有第一导电类型的源区。形成于第二导电类型阱区及第一导电类型型的源区之间的第二导电类型的接触区。以及栅极结构，该栅极结构形成于超结漂移区表面并覆盖所述第一导电类型柱区，以及覆盖于第一导电类型柱区相邻的第二导电类型的阱区和第一导电类型的源区的一部分，在栅极结构上覆盖有介质层，介质层可以是但不限于采用热氧化生长的二氧化硅或其他的high-κ介质。该超结VDMOSFET还包括贯穿第一导电类型源区、第二导电类型接触区形成有电极制备区域，源极金属电极覆盖于电极制备区域及介质层表面，同时连接第一导电类型源区、第二导电类型接触区及第二导电类型阱区。
为了实现本发明的超结VDMOSFET结构，本发明还提供了一种超结VDMOSFET制备方法，包括以下步骤：
S1，提供第一导电类型的半导体衬底，在该半导体衬底表面外延形成与半导体衬底同掺杂类型的外延层(漂移区)；例如在N+衬底外延N型半导体材料，在该衬底下形成N-型漂移区。
S2，光刻，在N-型漂移区形成相应的掩膜层，通过深槽刻蚀，在掩膜掩蔽的情况下刻蚀漂移区，沟槽穿透所述N-外延层区直至暴露半导体衬底层，从而将漂移区分隔，利用外延填槽工艺在所述漂移区的间隔空间内插入第二导电类型的柱区，形成P/N柱区相互交错的超结漂移区，在该沟槽中外延渗入P型杂质的硅材料直至沟槽被填满，恢复被刻蚀掉的P型柱区漂移区，所述第一导类型为N型或P型中的一种，第二导电类型为N型或P型中的另一种。
S3，在超结漂移区表面形成栅氧层及栅极材料，掩膜层，刻蚀出相应掩膜窗口；并通过光刻工艺形成栅极结构；
S4，采用自对准工艺在两个栅极结构之间进行第二导电类型的离子注入，并进行高温退火使所述第二导电类型离子于所述栅极结构及第一导电类型耗尽层下方向前推进，形成第二导电类型的阱区，在本实施方式中，耗尽层的概念和位置为本领域中通用的概念和通常存在的位置。
S5，通过离子注入工艺及退火工艺于所述第二导电类型的阱区中形成与所述第一导电类型耗尽层相连的第一导电类型的源区，去除掩膜层；；
S6，在步骤S5形成的结构表面形成介质层；
S7，光刻，刻蚀介质层，形成接触孔，露出所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区，形成电极制备区域；
S8，在步骤S7形成的电极制备区域中及介质层表面沉积金属电极，使所述金属电极同时与所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区连接，形成源极。
S9，在N型硅衬底上生长金属层形成超结VDMOSFET的漏极。
在本实施方式中，具体的掺杂类型，掺杂物质的选择，以及掺杂工艺均可选择现有的技术，在此不作赘述。以第一导电类型为N型进行说明，本发明通过在N型硅外延层中需要形成P型漂移区的区域刻蚀出沟槽，然后在沟槽中外延P型杂质的硅材料直至沟槽被填满形成P柱区，来代替现有技术中通过在N型外延层与注入P型离子多次相互交替及P型掺杂驱入来形成的P柱区的工艺过程，从而简化了制备超结VDMOSFET的工艺，降低了超结MOSFET的生产成本。
在本发明的一种优选实施方式中，步骤S2中形成超结漂移区的工艺包括以下2个步骤：
S21，通过掩膜层对外延层进行深槽刻蚀，直至穿透N-外延层，进行深槽刻蚀，刻蚀深度40.0-60.0um，宽度6.0-8.0um，刻蚀深度较优值为54.6um，宽度较优值为7.4um；
S22，进行外延填槽，形成第二导电类型柱区的掺杂浓度为3-5e1015cm-3，优选为3.6e1015cm-3。
从而一次工艺就形成足够深的沟槽，简化了制备工艺流程。
在本实施方式中，步骤S4中离子注入包括以下2个步骤：
S41，进行硼离子注入，注入剂量为3-5e1015cm-2，注入能量为100-200Kev；
S42，进行硼离子注入，注入剂量为0.5-2e1015cm-2，注入能量为150-250Kev。
在本发明的再一种优选实施方式中，步骤S41中离子注入的角度为5度；步骤S42中离子注入的角度为0度。
在本发明的一种优选实施方式中，栅极结构包括形成于漂移区表面的栅氧层及形成于栅氧层表面的多晶硅层。第一导电类型半导体衬底及超结漂移区材料均为硅。
在本发明的一个优选实施中，制备超结VDMOSFET的具体实施方法如下：
如图1所示，首先在N+型硅衬底101上生长N-型外延层102，该N型硅外延层102为单晶硅，该N型硅外延层102的掺杂浓度为3.3×1015cm-3，厚度为56um。然后在N型硅外延层102上生长氮化硅作为牺牲氧化层，图1未示出，然后再去除牺牲氧化层，以达到清洁N型外延层102表面的目的。
形成P型柱区的具体过程如下：在外延层102表面生长氮化硅作为第一次掩膜层103，刻蚀出相应刻蚀窗口，如图2所示。通过掩膜层对外延层进行深槽刻蚀，直至穿透N-外延层，然后在沟槽中外延渗入掺杂浓度为3.6×1015cm-3的P型杂质的硅材料直至沟槽被填满，形成P柱区104和N柱区105，采用浓度为86％(重量百分比)、温度为165℃的磷酸腐蚀掉氮化硅层用以去掉掩膜层。
然后，在表面被清洁之后的N/P柱区104、105上采用干法氧化的工艺生长栅极氧化层106，该栅极氧化层104厚度为0.2um，然后在栅极氧化层106上生长多晶硅107，其厚度为0.4um，然后在多晶硅表面生长氮化硅作为第二次掩膜层108，其厚度为0.1um，如图3所示。然后在与需要形成P阱区的所对应的多晶硅层107以及掩膜层108中的相应位置刻蚀出窗口，且不刻蚀栅极氧化层108，如图4所示。
在本实施方式中，P阱区109离子注入具体过程如下：采用自对准工艺于所述栅极结构103层进行硼离子注入，注入剂量为4e1015cm-3，注入能量为150Kev，离子注入的角度为5度。进行第二次硼离子注入，注入剂量为1e1015cm-3，注入剂量为200Kev，离子注入的角度为0度。完成上述离子注入后，最后通过高温退火使硼离子于栅极结构下方推进至一定深度，形成如图4所示P阱109。
N+源扩散区110离子注入具体过程如下：利用硼磷扩散之差，进行磷离子注入，注入剂量为5e1017cm-3，注入能量为100KeV，离子注入角度为0度，形成N+源扩散区，如图5所示。
最后，形成超结VDMOSFET的源极以及在步骤九中形成超结VDMOSFET的漏极的具体做法为：如图5所示，首先在多晶硅层108上以及所述窗口中生长绝缘介质层111，光刻、刻蚀窗口中的绝缘介质层111使多晶硅层107被包裹住并露出两个N型硅源区110以及两个N型硅源区110之间的P柱区104形成接触孔；然后在绝缘介质层111上以及接触空中生长金属层形成源极112，该金属层为铝(98.5％)硅(1％)铜(0.5％)合金(重量百分比)；并在N+型衬底101上生长金属层，形成漏极113，如图6所示。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (8)
1.一种超结VDMOSFET制备方法，其特征在于，包括以下步骤：
S1，提供第一导电类型的半导体衬底，在所述半导体衬底表面外延形成与所述半导体衬底同掺杂类型的漂移区；
S2，光刻，通过深槽刻蚀，在掩膜掩蔽的情况下刻蚀漂移区直至暴露所述半导体衬底层，从而将漂移区分隔，利用外延填槽工艺在所述漂移区的间隔空间内插入第二导电类型的柱区，形成P/N柱区相互交错的超结漂移区，所述第一导类型为N型或P型中的一种，第二导电类型为N型或P型中的另一种；
S3，在所述超结漂移区表面形成栅氧层及栅极材料，并通过光刻工艺形成栅极结构；
S4，采用自对准工艺在两个栅极结构之间进行第二导电类型的离子注入，并进行高温退火使所述第二导电类型离子于所述栅极结构及第一导电类型耗尽层下方向前推进，形成第二导电类型的阱区；
S5，通过离子注入工艺及退火工艺于所述第二导电类型的阱区中形成与所述第一导电类型耗尽层相连的第一导电类型的源区；
S6，在步骤S5形成的结构表面形成介质层；
S7，光刻，刻蚀介质层，露出所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区，形成电极制备区域；
S8，在步骤S7形成的电极制备区域中及介质层表面沉积金属电极，使所述金属电极同时与所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区连接，形成源极；
S9，在N型硅衬底上生长金属层形成超结VDMOSFET的漏极。
2.根据权利要求1所述的超结VDMOSFET制备方法，其特征在于，所述所述第一导类型为N型，第二导电类型为P型。
3.根据权利要求1或2所述的超结VDMOSFET制备方法，其特征在于，步骤S2中形成超结漂移区的工艺包括以下2个步骤：
S21，进行深槽刻蚀，刻蚀深度40.0-60.0um，宽度6.0-8.0um；
S22，进行外延填槽，形成第二导电类型柱区的掺杂浓度为3-5e1015cm-3。
4.根据权利要求1或2所述的超结VDMOSFET制备方法，其特征在于，步骤S4中离子注入包括以下2个步骤：
S41，进行硼离子注入，注入剂量为3-5e1015cm-2，注入能量为100-200Kev；
S42，进行硼离子注入，注入剂量为0.5-2e1015cm-2，注入能量为150-250Kev。
5.根据权利要求4所述的超结VDMOSFET制备方法，其特征在于，步骤S41中离子注入的角度为0-5度；步骤S42中离子注入的角度为0-5度。
6.一种利用权利要求1所述的超结VDMOSFET制备方法制备的超结VDMOSFET，其特征在于，包括如下结构：
第一导电类型的半导体衬底；
第一导电类型柱区与第二导电类型柱区相互交错的超结漂移区，所述超结漂移区位于所述半导体衬底表面；
第二导电类型的阱区，形成于所述超结漂移区表面且覆盖并延伸出所述第二导电类型柱区；
第一导电类型的源区，所述源区形成于所述第二导电类型的阱区中；
第二导电类型的接触区，所述接触区形成于所述第二导电类型阱区及所述第一导电类型型的源区之间；
栅极结构，形成于所述超结漂移区表面并覆盖所述第一导电类型柱区，以及覆盖与所述第一导电类型柱区相邻的第二导电类型的阱区和第一导电类型的源区的一部分，在所述栅极结构上覆盖有介质层；
电极制备区域，贯穿第一导电类型源区、第二导电类型接触区；
源极金属电极，所述源极金属电极覆盖于所述电极制备区域及所述介质层表面，同时连接所述第一导电类型源区、第二导电类型接触区及第二导电类型阱区。
7.根据权利要求6所述的超结VDMOSFET，其特征在于：所述栅极结构包括：形成于所述漂移区表面的栅氧层及形成于所述栅氧层表面的多晶硅层。
8.根据权利要求6所述的超结VDMOSFET，其特征在于：所述第一导电类型半导体衬底及所述超结漂移区材料均为硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510589211.8A CN105244369A (zh) | 2015-09-16 | 2015-09-16 | 一种超结vdmosfet制备方法及利用该方法形成的器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510589211.8A CN105244369A (zh) | 2015-09-16 | 2015-09-16 | 一种超结vdmosfet制备方法及利用该方法形成的器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105244369A true CN105244369A (zh) | 2016-01-13 |
Family
ID=55041941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510589211.8A Pending CN105244369A (zh) | 2015-09-16 | 2015-09-16 | 一种超结vdmosfet制备方法及利用该方法形成的器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105244369A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346738A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 超结功率器件的制作方法 |
| CN108831927A (zh) * | 2018-06-12 | 2018-11-16 | 北京世港晟华科技有限公司 | 超结金属氧化物半导体场效应晶体管及其制造方法 |
| CN109037333A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109509792A (zh) * | 2018-10-12 | 2019-03-22 | 龙腾半导体有限公司 | 优化emi的超结mosfet版图结构及制造方法 |
| CN110176401A (zh) * | 2019-06-13 | 2019-08-27 | 深圳市锐骏半导体股份有限公司 | 一种降低vdmos生产成本的方法 |
| CN117080078A (zh) * | 2023-10-17 | 2023-11-17 | 深圳基本半导体有限公司 | 基于复合膜层自对准工艺制备mos器件的方法及器件 |
| WO2024051282A1 (zh) * | 2022-09-05 | 2024-03-14 | 苏州华太电子技术股份有限公司 | 一种igbt器件的制备方法及igbt器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101969069A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| US20130175607A1 (en) * | 2012-01-05 | 2013-07-11 | Tsung-Hsiung LEE | Semiconductor device and fabricating method thereof |
| CN103227113A (zh) * | 2012-01-25 | 2013-07-31 | 瑞萨电子株式会社 | 制造垂直平面功率mosfet的方法和制造沟槽栅极功率mosfet的方法 |
| CN103681779A (zh) * | 2012-09-11 | 2014-03-26 | 无锡华润上华半导体有限公司 | 一种场效应晶体管结构及其制作方法 |
-
2015
- 2015-09-16 CN CN201510589211.8A patent/CN105244369A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101969069A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
| US20130175607A1 (en) * | 2012-01-05 | 2013-07-11 | Tsung-Hsiung LEE | Semiconductor device and fabricating method thereof |
| CN103227113A (zh) * | 2012-01-25 | 2013-07-31 | 瑞萨电子株式会社 | 制造垂直平面功率mosfet的方法和制造沟槽栅极功率mosfet的方法 |
| CN103681779A (zh) * | 2012-09-11 | 2014-03-26 | 无锡华润上华半导体有限公司 | 一种场效应晶体管结构及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王彩琳编著: "《电力半导体新器件及其制造技术》", 30 June 2015, 机械工业出版社出版社 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346738A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 超结功率器件的制作方法 |
| CN107346738B (zh) * | 2016-05-04 | 2020-03-06 | 北大方正集团有限公司 | 超结功率器件的制作方法 |
| CN109037333A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109037333B (zh) * | 2017-06-12 | 2021-04-30 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN108831927A (zh) * | 2018-06-12 | 2018-11-16 | 北京世港晟华科技有限公司 | 超结金属氧化物半导体场效应晶体管及其制造方法 |
| CN109509792A (zh) * | 2018-10-12 | 2019-03-22 | 龙腾半导体有限公司 | 优化emi的超结mosfet版图结构及制造方法 |
| CN110176401A (zh) * | 2019-06-13 | 2019-08-27 | 深圳市锐骏半导体股份有限公司 | 一种降低vdmos生产成本的方法 |
| CN110176401B (zh) * | 2019-06-13 | 2022-08-30 | 深圳市锐骏半导体股份有限公司 | 一种降低vdmos生产成本的方法 |
| WO2024051282A1 (zh) * | 2022-09-05 | 2024-03-14 | 苏州华太电子技术股份有限公司 | 一种igbt器件的制备方法及igbt器件 |
| CN117080078A (zh) * | 2023-10-17 | 2023-11-17 | 深圳基本半导体有限公司 | 基于复合膜层自对准工艺制备mos器件的方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105244369A (zh) | 一种超结vdmosfet制备方法及利用该方法形成的器件 | |
| US7714383B2 (en) | Semiconductor device | |
| US7608510B2 (en) | Alignment of trench for MOS | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| JP2003533889A (ja) | トレンチゲート半導体装置 | |
| US20080042172A1 (en) | Semiconductor component having a space saving edge structure | |
| US20180358433A1 (en) | Method of manufacturing lv/mv super junction trench power mosfets | |
| US9064952B2 (en) | Semiconductor device | |
| KR20160085707A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| CN111180522B (zh) | 具有超结和嵌氧硅层的半导体器件 | |
| US8981462B2 (en) | Semiconductor device | |
| JP2005285913A (ja) | 半導体装置およびその製造方法 | |
| KR20150084854A (ko) | 개선된 트렌치 보호를 갖는 트렌치 기반 디바이스 | |
| JP2008512866A (ja) | 半導体装置及びその製造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| CN104979213A (zh) | 形成具有包括绝缘区的终止区的电子装置的工艺 | |
| TWI644428B (zh) | Vdmos及其製造方法 | |
| KR20170080510A (ko) | 필드 전극을 갖는 트랜지스터 디바이스 | |
| CN117410347A (zh) | 低终端面积的超结功率器件及制备方法 | |
| EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
| CN113964038B (zh) | 沟槽栅mosfet器件的制造方法 | |
| CN104600119A (zh) | 能实现电流双向流通的功率mosfet器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160113 |