[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105244324B - 电子封装用陶瓷绝缘子及其制作方法 - Google Patents

电子封装用陶瓷绝缘子及其制作方法 Download PDF

Info

Publication number
CN105244324B
CN105244324B CN201510759131.2A CN201510759131A CN105244324B CN 105244324 B CN105244324 B CN 105244324B CN 201510759131 A CN201510759131 A CN 201510759131A CN 105244324 B CN105244324 B CN 105244324B
Authority
CN
China
Prior art keywords
layer
ceramic
metal wire
metal
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510759131.2A
Other languages
English (en)
Other versions
CN105244324A (zh
Inventor
丁飞
刘林杰
张磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hebei Zhongchi Electronic Technology Co., Ltd.
Original Assignee
HEBEI SINOPACK ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HEBEI SINOPACK ELECTRONIC TECHNOLOGY Co Ltd filed Critical HEBEI SINOPACK ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201510759131.2A priority Critical patent/CN105244324B/zh
Publication of CN105244324A publication Critical patent/CN105244324A/zh
Priority to US15/141,997 priority patent/US9713252B2/en
Priority to US15/602,137 priority patent/US9999125B2/en
Application granted granted Critical
Publication of CN105244324B publication Critical patent/CN105244324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种电子封装用陶瓷绝缘子及其制作方法。涉及用于电子器件的封装外壳技术领域。所述方法不采用化学镀和键丝连接电路的情况下，通过陶瓷绝缘子内置电镀线路设计，采用电镀法完成瓷件镍金保护层镀覆，即保证镀覆层质量又能保证外观完整的需求。通过上述方法制备的陶瓷绝缘子所有线路都可与外部电路导通，从而可采用电镀法完成镍金层的镀覆，在完成所有金属镀覆后，将瓷件端面的金属化打磨掉，这样既实现了陶瓷绝缘子电路的外观完整，又保证了其结构和电性能的可靠性，提高了器件的整体性能。

Description

电子封装用陶瓷绝缘子及其制作方法
技术领域
本发明涉及用于电子器件的封装外壳技术领域，尤其涉及一种电子封装用陶瓷绝缘子及其制作方法。
背景技术
陶瓷绝缘子是陶瓷金属封装外壳中最重要的组成部件，大规模应用于光电通信领域。对于台阶状双层焊盘结构的陶瓷绝缘子，其上层线路是控电层，下层线路为射频层，都需要镀覆镍金保护层以提高其结构和电性能的可靠性。
目前对上述结构陶瓷绝缘子金属镀覆采用的方法有两种：（1）瓷件首先通过化学镀覆法实现外露金属部分镍层镀覆后，与金属零件进行钎焊组装，之后通过金丝球焊键丝方法将不连通的线路连接导通后进行电镀镍金，实现镍金层镀覆后再将金属丝铲掉；（2）后续不键丝，通过化学镀金的方法实现镍金层的镀覆。
然而通过键丝连接实现电镀后，需要将金属丝铲掉，这样就必然会在线路上留下铲痕，影响瓷件外观和可靠性能。另外与电镀方法相比，采用化学镀覆法，其镀层密度和结合强度都相对较低，不能满足高性能产品的日益需求。
发明内容
本发明所要解决的技术问题是提供一种电子封装用陶瓷绝缘子及其制作方法，所述方法不采用化学镀和键丝连接电路的情况下，通过陶瓷绝缘子内置电镀线路设计，采用电镀法完成瓷件镍金保护层镀覆，即保证镀覆层质量又能保证外观完整的需求，提高了器件的整体性能。
为解决上述技术问题，本发明所采取的技术方案是：一种电子封装用陶瓷绝缘子，其特征在于：包括从上到下排列的第一陶瓷层、第二陶瓷层、中间陶瓷组件层和第三陶瓷层，所述第一陶瓷层的上表面设有上电控层，上电控层包括与绝缘子的焊盘个数相同的若干条第一金属线条，第一金属线条之间绝缘且不互连，在与绝缘子的焊盘位置相对应的第一陶瓷层上设有若干个第一过孔，第一过孔内设有第一连接金属线，第一连接金属线与第一金属线条一一对应并互连；所述第二陶瓷层的上表面设有上电镀线路层，所述上电镀线路层包括若干条第二金属线条，第二金属线条与第一连接金属线一一对应并互连，第二陶瓷层的左右两侧设有若干个第二过孔，第二过孔内设有第二连接金属线，第二连接金属线与第二金属线条一一对应并互连；所述中间陶瓷组件层的左右两侧设有若干个第三过孔，第三过孔的位置与第二过孔的位置一一对应，第三过孔内设有第三连接金属线，第三连接金属线与第二连接金属线一一对应且互连；第三陶瓷层的上表面设有下电镀线路层，所述下电镀线路层包括若干条第三金属线条，第三金属线条之间绝缘且不互连，第三金属线条与第三连接金属线一一对应且互连，且第三金属线条的一端延伸到第三陶瓷层的边沿，使得所述第三金属线条能够与陶瓷件外部的器件实现电连接。
进一步的技术方案在于：所述中间陶瓷组件层包括第四陶瓷层、第五陶瓷层和第六陶瓷层，所述第四陶瓷层的上表面设有上GND层，所述第五陶瓷层的上表面设有射频层，所述第六陶瓷层的上表面设有下GND层，所述上GND层、射频层以及下GND层与第三连接金属线绝缘且不互连。
进一步的技术方案在于：所述射频层包括若干条第四金属线条，第四金属线条的两端延伸至第五陶瓷层的外侧，使得所述第四金属线条能够与陶瓷件外部的器件实现电连接。
进一步的技术方案在于：所述上GND层和下GND层各包括一片金属电极，所述电极与射频层中的GND金属线条通过层间过孔金属化互连，使得所述上GND层和下GND层能够与射频层的GND线路实现电连接。
进一步的技术方案在于：所述第一陶瓷层的上表面设有结构梁。
本发明还公开了一种电子封装用陶瓷绝缘子制作方法，其特征在于包括如下步骤：
1）在陶瓷绝缘子的第一陶瓷层的焊盘位置上冲孔，并将孔实心金属化，孔实心金属化后印刷上电控层线路，上电控层线路包括若干条金属线条，金属线条之间绝缘且不互连，金属线条与孔内的金属一一对应并互连；
2）第一陶瓷层的下侧为第二陶瓷层，在第二陶瓷层上相应于第一陶瓷层上孔的位置两侧各冲一排孔并实心金属化孔，使两侧的孔数相加等于第一陶瓷层上孔的个数；
3）在第二陶瓷层的上表面印刷上电镀线路层，上电镀线路层包括若干条金属线条，通过印刷的金属线条将第二陶瓷层上两侧孔内的金属与第一陶瓷层上孔内的金属一一对应连接，第二陶瓷层上表面的金属线条彼此间绝缘且不互连；
4）第二陶瓷层的下侧设有中间陶瓷组件层，在中间陶瓷组件层的两侧冲孔并将孔实心金属化，孔位和孔数与第二陶瓷层上的孔相对应；
5）中间陶瓷组件层的下侧设有第三陶瓷层，在第三陶瓷层的上表面印刷下电镀线路层，下电镀线路层包括若干条金属线条，金属线条之间绝缘且不互连，通过印刷的金属线条与中间陶瓷组件层孔内的金属一一对应连接，且第三陶瓷层上的金属线条的一端延伸到第三陶瓷层的边沿形成引出端，使得所述第三金属线条能够与陶瓷件外部的器件实现电连接，通过以上步骤将生瓷件电镀线路内置。
进一步的技术方案在于：所述中间陶瓷组件层包括第四陶瓷层、第五陶瓷层和第六陶瓷层，所述第四陶瓷层的上表面设有上GND层，所述第五陶瓷层的上表面设有射频层，所述第六陶瓷层的上表面设有下GND层，所述上GND层、射频层以及下GND层与中间陶瓷组件层孔内的金属绝缘且不互连。
进一步的技术方案在于：所述射频层包括若干条金属线条，金属线条的两端延伸至第五陶瓷层的外侧形成引出端，使得所述金属线条能够与陶瓷件外部的器件实现电连接；所述上GND层和下GND层各包括一片金属电极，所述电极与射频层中的GND金属线条通过层间过孔金属化互连，使得所述上GND层和下GND层能够与射频层的GND线路实现电连接。
进一步的技术方案在于：所述方法还包括将生瓷件的引出端进行金属化的步骤。
进一步的技术方案在于：所述方法还包括在引出端进行金属化后的烧结步骤，用于将生瓷件烧结成熟瓷件。
采用上述技术方案所产生的有益效果在于：所述方法不采用化学镀和键丝连接电路的情况下，通过陶瓷绝缘子内置电镀线路设计，采用电镀法完成瓷件镍金保护层镀覆，即保证镀覆层质量又能保证外观完整的需求。通过上述方法制备的陶瓷绝缘子所有线路都可与外部电路导通，从而可采用电镀法完成镍金层的镀覆，在完成所有金属镀覆后，将瓷件端面的金属化打磨掉，这样既实现了陶瓷绝缘子电路的外观完整，又保证了其结构和电性能的可靠性，提高了器件的整体性能。
附图说明
图1是本发明所述绝缘子的爆炸透视结构示意图；
图2是本发明所述绝缘子的爆炸结构示意图；
图3-4是本发明所述绝缘子的制作方法流程图；
其中：1、第一陶瓷层 2、第二陶瓷层 3、第三陶瓷层 4、中间陶瓷组件层5、第一金属线条 6、第一连接金属线 7、第二金属线条 8、第二连接金属线 9、第三连接金属线 10、第三金属线条 11、第四金属线条 12、结构梁 41、第四陶瓷层 42、第五陶瓷层 43、第六陶瓷层。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
实施例一
如图1-2所示，本发明公开了一种电子封装用陶瓷绝缘子，包括从上到下排列的第一陶瓷层1、第二陶瓷层2、中间陶瓷组件层4和第三陶瓷层3，所述第一陶瓷层的上表面设有结构梁12，用以增加所述绝缘子整体的强度。所述第一陶瓷层1的上表面设有上电控层，上电控层包括与绝缘子的焊盘个数相同的若干条第一金属线条5，第一金属线条5之间绝缘且不互连，在与绝缘子的焊盘位置相对应的第一陶瓷层1上设有若干个第一过孔，第一过孔内设有第一连接金属线6，第一连接金属线6与第一金属线条5一一对应并互连。
所述第二陶瓷层2的上表面设有上电镀线路层，所述上电镀线路层包括若干条第二金属线条7，第二金属线条7与第一连接金属线6一一对应并互连；第二陶瓷层2的左右两侧设有若干个第二过孔，第二过孔内设有第二连接金属线8，第二连接金属线8与第二金属线条7一一对应并互连。
所述中间陶瓷组件层4的左右两侧设有若干个第三过孔，第三过孔的位置与第二过孔的位置一一对应，第三过孔内设有第三连接金属线9，第三连接金属线9与第二连接金属线8一一对应且互连；所述中间陶瓷组件层4包括第四陶瓷层41、第五陶瓷层42和第六陶瓷层43，所述第四陶瓷层41的上表面设有上GND层，所述第五陶瓷层42的上表面设有射频层，所述第六陶瓷层43的上表面设有下GND层，所述上GND层、射频层以及下GND层与第三连接金属线绝缘且不互连。
所述射频层包括若干条第四金属线条11，第四金属线条11的两端延伸至第五陶瓷层42的外侧，使得所述第四金属线条11能够与陶瓷件外部的器件实现电连接。所述上GND层和下GND层各包括一片金属电极，所述电极与射频层中的GND金属线条通过层间过孔金属化互连（孔数依据射频性能而定），使得所述上GND层和下GND层能够与射频层的GND线路实现电连接。
第三陶瓷层3的上表面设有下电镀线路层，所述下电镀线路层包括若干条第三金属线条10，第三金属线条10之间绝缘且不互连，第三金属线条10与第三连接金属线9一一对应且互连，且第三金属线条10的一端延伸到第三陶瓷层3的边沿，使得所述第三金属线条10能够与陶瓷件外部的器件实现电连接。
实施例二
本发明还公开了一种电子封装用陶瓷绝缘子制作方法，包括如下步骤：
1）在陶瓷绝缘子的第一陶瓷层1的焊盘位置上冲孔，并将孔实心金属化，孔实心金属化后印刷上电控层线路，上电控层线路包括若干条金属线条，金属线条之间绝缘且不互连，金属线条与孔内的金属一一对应并互连；
2）第一陶瓷层1的下侧为第二陶瓷层2，在第二陶瓷层2上相应于第一陶瓷层上孔的位置两侧各冲一排孔并实心金属化孔，使两侧的孔数相加等于第一陶瓷层上孔的个数；
3）在第二陶瓷层2的上表面印刷上电镀线路层，上电镀线路层包括若干条金属线条，通过印刷的金属线条将第二陶瓷层上两侧孔内的金属与第一陶瓷层上孔内的金属一一对应连接，第二陶瓷层上表面的金属线条彼此间绝缘且不互连；
4）第二陶瓷层2的下侧设有中间陶瓷组件层4，在中间陶瓷组件层4的两侧冲孔并将孔实心金属化，孔位和孔数与第二陶瓷层上的孔相对应；
5）中间陶瓷组件层4的下侧设有第三陶瓷层3，在第三陶瓷层3的上表面印刷下电镀线路层，下电镀线路层包括若干条金属线条，金属线条之间绝缘且不互连，通过印刷的金属线条与中间陶瓷组件层4孔内的金属一一对应连接，且第三陶瓷层3上的金属线条的一端延伸到第三陶瓷层3的边沿形成引出端，使得所述第三金属线条能够与陶瓷件外部的器件实现电连接，通过以上步骤将生瓷件电镀线路内置。
本发明实施例中，所述中间陶瓷组件层4包括第四陶瓷层41、第五陶瓷层42和第六陶瓷层43。所述第四陶瓷层41的上表面设有上GND层，所述第五陶瓷层42的上表面设有射频层，所述第六陶瓷层43的上表面设有下GND层，所述上GND层、射频层以及下GND层与中间陶瓷组件层孔内的金属绝缘且不互连。
本发明实施例中，所述射频层包括若干条金属线条，金属线条的两端延伸至第五陶瓷层的外侧形成引出端，使得所述金属线条能够与陶瓷件外部的器件实现电连接；所述上GND层和下GND层各包括一片金属电极，所述电极与射频层中的GND金属线条通过层间过孔金属化互连（孔数依据射频性能而定），使得所述上GND层和下GND层能够与射频层的GND线路实现电连接。
6）将生瓷件的引出端进行金属化。
7）烧结步骤，用于将生瓷件烧结成熟瓷件（所述方法的具体流程请参考图3-4，其中图3中A与图4中的A连接后构成整个流程图）。
所述方法不采用化学镀和键丝连接电路的情况下，通过陶瓷绝缘子内置电镀线路设计，采用电镀法完成瓷件镍金保护层镀覆，即保证镀覆层质量又能保证外观完整的需求。通过上述方法制备的陶瓷绝缘子所有线路都可与外部电路导通，从而可采用电镀法完成镍金层的镀覆，在完成所有金属镀覆后，将瓷件端面的金属化打磨掉，这样既实现了陶瓷绝缘子电路的外观完整，又保证了其结构和电性能的可靠性，提高了器件的整体性能。

Claims (10)

1.一种电子封装用陶瓷绝缘子，其特征在于：包括从上到下排列的第一陶瓷层（1）、第二陶瓷层（2）、中间陶瓷组件层（4）和第三陶瓷层（3），所述第一陶瓷层（1）的上表面设有上电控层，上电控层包括与绝缘子的焊盘个数相同的若干条第一金属线条（5），第一金属线条（5）之间绝缘且不互连，在与绝缘子的焊盘位置相对应的第一陶瓷层（1）上设有若干个第一过孔，第一过孔内设有第一连接金属线（6），第一连接金属线（6）与第一金属线条（5）一一对应并互连；所述第二陶瓷层（2）的上表面设有上电镀线路层，所述上电镀线路层包括若干条第二金属线条（7），第二金属线条（7）与第一连接金属线（6）一一对应并互连，第二陶瓷层（2）的左右两侧设有若干个第二过孔，第二过孔内设有第二连接金属线（8），第二连接金属线（8）与第二金属线条（7）一一对应并互连；所述中间陶瓷组件层（4）的左右两侧设有若干个第三过孔，第三过孔的位置与第二过孔的位置一一对应，第三过孔内设有第三连接金属线（9），第三连接金属线（9）与第二连接金属线（8）一一对应且互连；第三陶瓷层（3）的上表面设有下电镀线路层，所述下电镀线路层包括若干条第三金属线条（10），第三金属线条（10）之间绝缘且不互连，第三金属线条（10）与第三连接金属线（9）一一对应且互连，且第三金属线条（10）的一端延伸到第三陶瓷层（3）的边沿，使得所述第三金属线条（10）能够与陶瓷件外部的器件实现电连接。
2.如权利要求1所述的电子封装用陶瓷绝缘子，其特征在于：所述中间陶瓷组件层（4）包括第四陶瓷层（41）、第五陶瓷层（42）和第六陶瓷层（43），所述第四陶瓷层（41）的上表面设有上GND层，所述第五陶瓷层（42）的上表面设有射频层，所述第六陶瓷层（43）的上表面设有下GND层，所述上GND层、射频层以及下GND层与第三连接金属线绝缘且不互连。
3.如权利要求2所述的电子封装用陶瓷绝缘子，其特征在于：所述射频层包括若干条第四金属线条（11），第四金属线条（11）的两端延伸至第五陶瓷层（42）的外侧，使得所述第四金属线条（11）能够与陶瓷件外部的器件实现电连接。
4.如权利要求2所述的电子封装用陶瓷绝缘子，其特征在于：所述上GND层和下GND层各包括一片金属电极，所述电极与射频层中的GND金属线条通过层间过孔金属化互连，使得所述上GND层和下GND层能够与射频层的GND线路实现电连接。
5.如权利要求1所述的电子封装用陶瓷绝缘子，其特征在于：所述第一陶瓷层的上表面设有结构梁（12）。
6.一种电子封装用陶瓷绝缘子制作方法，其特征在于包括如下步骤：
1）在陶瓷绝缘子的第一陶瓷层（1）的焊盘位置上冲孔，并将孔实心金属化，孔实心金属化后印刷上电控层线路，上电控层线路包括若干条金属线条，金属线条之间绝缘且不互连，金属线条与孔内的金属一一对应并互连；
2）第一陶瓷层（1）的下侧为第二陶瓷层（2），在第二陶瓷层（2）上相应于第一陶瓷层上孔的位置两侧各冲一排孔并实心金属化孔，使两侧的孔数相加等于第一陶瓷层上孔的个数；
3）在第二陶瓷层（2）的上表面印刷上电镀线路层，上电镀线路层包括若干条金属线条，通过印刷的金属线条将第二陶瓷层上两侧孔内的金属与第一陶瓷层上孔内的金属一一对应连接，第二陶瓷层上表面的金属线条彼此间绝缘且不互连；
4）第二陶瓷层（2）的下侧设有中间陶瓷组件层（4），在中间陶瓷组件层（4）的两侧冲孔并将孔实心金属化，孔位和孔数与第二陶瓷层上的孔相对应；
5）中间陶瓷组件层（4）的下侧设有第三陶瓷层（3），在第三陶瓷层（3）的上表面印刷下电镀线路层，下电镀线路层包括若干条金属线条，金属线条之间绝缘且不互连，通过印刷的金属线条与中间陶瓷组件层（4）孔内的金属一一对应连接，且第三陶瓷层（3）上的金属线条的一端延伸到第三陶瓷层（3）的边沿形成引出端，使得第三金属线条能够与陶瓷件外部的器件实现电连接，通过以上步骤将生瓷件电镀线路内置。
7.如权利要求6所述的电子封装用陶瓷绝缘子制作方法，其特征在于：所述中间陶瓷组件层（4）包括第四陶瓷层（41）、第五陶瓷层（42）和第六陶瓷层（43），所述第四陶瓷层（41）的上表面设有上GND层，所述第五陶瓷层（42）的上表面设有射频层，所述第六陶瓷层（43）的上表面设有下GND层，所述上GND层、射频层以及下GND层与中间陶瓷组件层孔内的金属绝缘且不互连。
8.如权利要求7所述的电子封装用陶瓷绝缘子制作方法，其特征在于：所述射频层包括若干条金属线条，金属线条的两端延伸至第五陶瓷层的外侧形成引出端，使得所述金属线条能够与陶瓷件外部的器件实现电连接；所述上GND层和下GND层各包括一片金属电极，所述电极与射频层中的GND金属线条通过层间过孔金属化互连，使得所述上GND层和下GND层能够与射频层的GND线路实现电连接。
9.如权利要求8所述的电子封装用陶瓷绝缘子制作方法，其特征在于：所述方法还包括将生瓷件的引出端进行金属化的步骤。
10.如权利要求9所述的电子封装用陶瓷绝缘子制作方法，其特征在于：所述方法还包括在引出端进行金属化后的烧结步骤，用于将生瓷件烧结成熟瓷件。
CN201510759131.2A 2015-11-10 2015-11-10 电子封装用陶瓷绝缘子及其制作方法 Active CN105244324B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510759131.2A CN105244324B (zh) 2015-11-10 2015-11-10 电子封装用陶瓷绝缘子及其制作方法
US15/141,997 US9713252B2 (en) 2015-11-10 2016-04-29 Ceramic insulator for electronic packaging and method for fabricating the same
US15/602,137 US9999125B2 (en) 2015-11-10 2017-05-23 Method for fabricating ceramic insulator for electronic packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510759131.2A CN105244324B (zh) 2015-11-10 2015-11-10 电子封装用陶瓷绝缘子及其制作方法

Publications (2)

Publication Number Publication Date
CN105244324A CN105244324A (zh) 2016-01-13
CN105244324B true CN105244324B (zh) 2017-09-29

Family

ID=55041912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510759131.2A Active CN105244324B (zh) 2015-11-10 2015-11-10 电子封装用陶瓷绝缘子及其制作方法

Country Status (2)

Country Link
US (2) US9713252B2 (zh)
CN (1) CN105244324B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231745B (zh) * 2017-12-08 2019-12-10 中国电子科技集团公司第五十五研究所 应用于60GHz的气密性金属-陶瓷外壳
CN108399988B (zh) * 2018-05-23 2024-01-05 河北中瓷电子科技股份有限公司 电子封装用陶瓷绝缘子及其制作方法
CN109686514B (zh) * 2018-12-24 2020-06-02 河北中瓷电子科技股份有限公司 陶瓷绝缘子线路镀覆方法
CN110783276B (zh) * 2019-11-12 2021-06-15 中国电子科技集团公司第十三研究所 0.4mm节距的主引线陶瓷小外形外壳及功率器件
CN111063619B (zh) * 2019-12-31 2021-12-24 中国电子科技集团公司第十三研究所 一种电镀方法
CN113640927B (zh) * 2021-07-26 2022-10-21 嘉兴佳利电子有限公司 一种5g光通信模块用多层结构封装陶瓷及其制备方法
CN115872783A (zh) * 2022-12-26 2023-03-31 河北中瓷电子科技股份有限公司 陶瓷管壳的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449630A (zh) * 2006-04-19 2009-06-03 动态细节有限公司 具有堆积微孔的印刷电路板
CN101467246A (zh) * 2006-06-02 2009-06-24 株式会社村田制作所 多层陶瓷电子器件及其制造方法
CN101483417A (zh) * 2009-01-16 2009-07-15 华中科技大学 一种多层布线用黑色氧化铝基片的制备方法
JP2009206233A (ja) * 2008-02-27 2009-09-10 Kyocera Corp セラミック基板の製造方法
JP2009231414A (ja) * 2008-03-21 2009-10-08 Kyocera Corp 多層配線基板およびその製造方法
JP2010251516A (ja) * 2009-04-15 2010-11-04 Hitachi Automotive Systems Ltd 多層セラミック基板の製造方法と、多層セラミック基板を用いた空気流量計
CN103944525A (zh) * 2014-05-13 2014-07-23 苏州博海创业微系统有限公司 一种ltcc高通滤波器
CN205140941U (zh) * 2015-11-10 2016-04-06 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
GB2162167B (en) * 1984-06-01 1988-01-20 Narumi China Corp Ceramic substrate material
US5302219A (en) * 1991-04-03 1994-04-12 Coors Electronic Package Company Method for obtaining via patterns in ceramic sheets
DE69318879T2 (de) * 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
CA2105448A1 (en) * 1992-09-05 1994-03-06 Michio Horiuchi Aluminum nitride circuit board and method of producing same
US5592134A (en) * 1994-02-09 1997-01-07 Mitsubishi Materials Corporation EMI filter with a ceramic material having a chemical reaction inhibiting component
JP3362764B2 (ja) * 1997-02-24 2003-01-07 株式会社村田製作所 積層型チップインダクタの製造方法
US6384477B2 (en) * 1997-04-26 2002-05-07 Glotech Inc. Multiple line grid array package
JPH10308582A (ja) * 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
CN1551720A (zh) * 2000-06-27 2004-12-01 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2006238014A (ja) * 2005-02-24 2006-09-07 Kyocera Corp 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
TW200743246A (en) * 2006-05-15 2007-11-16 Antig Tech Co Ltd Laminated fuel cell
JP2009027044A (ja) * 2007-07-20 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ及びコンデンサ内蔵配線基板
US8056199B2 (en) * 2008-10-21 2011-11-15 Tdk Corporation Methods of producing multilayer capacitor
KR100983125B1 (ko) * 2008-10-28 2010-09-17 삼성전기주식회사 다층 세라믹 기판의 제조방법
KR101565705B1 (ko) * 2014-08-11 2015-11-03 삼성전기주식회사 인덕터

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449630A (zh) * 2006-04-19 2009-06-03 动态细节有限公司 具有堆积微孔的印刷电路板
CN101467246A (zh) * 2006-06-02 2009-06-24 株式会社村田制作所 多层陶瓷电子器件及其制造方法
JP2009206233A (ja) * 2008-02-27 2009-09-10 Kyocera Corp セラミック基板の製造方法
JP2009231414A (ja) * 2008-03-21 2009-10-08 Kyocera Corp 多層配線基板およびその製造方法
CN101483417A (zh) * 2009-01-16 2009-07-15 华中科技大学 一种多层布线用黑色氧化铝基片的制备方法
JP2010251516A (ja) * 2009-04-15 2010-11-04 Hitachi Automotive Systems Ltd 多層セラミック基板の製造方法と、多層セラミック基板を用いた空気流量計
CN103944525A (zh) * 2014-05-13 2014-07-23 苏州博海创业微系统有限公司 一种ltcc高通滤波器
CN205140941U (zh) * 2015-11-10 2016-04-06 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子

Also Published As

Publication number Publication date
US9713252B2 (en) 2017-07-18
US20170135204A1 (en) 2017-05-11
US20170257946A1 (en) 2017-09-07
US9999125B2 (en) 2018-06-12
CN105244324A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
CN105244324B (zh) 电子封装用陶瓷绝缘子及其制作方法
CN103582295B (zh) 电路板及其制造方法
CN104869748B (zh) 印刷电路板及其制造方法
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
CN1925720B (zh) 布线基板、电容器
CN101346039B (zh) 一种可改善信号完整度的创新穿孔结构
TW201411800A (zh) 用於電子整合之三維模組
CN108550566B (zh) 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法
CN102427682B (zh) 金手指电路板制作方法
CN110335859A (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN105957854B (zh) 半导体封装件及其制造方法
CN100576971C (zh) 独立焊垫的无导线电镀方法
CN101534607A (zh) 打线基板及其制作方法
CN104966709B (zh) 封装基板及其制作方法
CN205140941U (zh) 电子封装用陶瓷绝缘子
CN103781292B (zh) 电路板及其制作方法
CN211047360U (zh) 包边线路板
TW200539772A (en) Circuit board with multi circuit layers and method for fabricating the same
CN103458629B (zh) 多层电路板及其制作方法
CN110021831A (zh) 微波垂直过渡连接结构和微波器件
CN205793635U (zh) Pcb板的连接结构
CN103107161A (zh) 用导电胶作为信号返回平面的转接板结构及制备方法
US6348142B1 (en) Electroplating multi-trace circuit board substrates using single tie bar
CN207068837U (zh) 共用电极半导体封装结构
CN204558643U (zh) 一种无线充电天线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 050051 No. 113 Cooperative Road, Xinhua District, Shijiazhuang City, Hebei Province

Patentee after: Hebei Zhongchi Electronic Technology Co., Ltd.

Address before: 050051 No. 113 Cooperative Road, Xinhua District, Shijiazhuang City, Hebei Province

Patentee before: HEBEI SINOPACK ELECTRONIC TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder