[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105093763A - 一种阵列基板、其制作方法、液晶显示面板及显示装置 - Google Patents

一种阵列基板、其制作方法、液晶显示面板及显示装置 Download PDF

Info

Publication number
CN105093763A
CN105093763A CN201510511403.7A CN201510511403A CN105093763A CN 105093763 A CN105093763 A CN 105093763A CN 201510511403 A CN201510511403 A CN 201510511403A CN 105093763 A CN105093763 A CN 105093763A
Authority
CN
China
Prior art keywords
insulating layer
via hole
layer
electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510511403.7A
Other languages
English (en)
Inventor
张斌
舒适
刘聖烈
周婷婷
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510511403.7A priority Critical patent/CN105093763A/zh
Publication of CN105093763A publication Critical patent/CN105093763A/zh
Priority to US15/138,788 priority patent/US20170052418A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)

Abstract

本发明公开了一种阵列基板、其制作方法、液晶显示面板及显示装置，在该阵列基板的制作方法中，在形成第一绝缘层之后，在形成源极之前，无需进行构图工艺形成将源极与有源层电性连接的过孔，而是在形成第二绝缘层之后，在形成像素电极之前，进行一次构图工艺形成第一过孔、第二过孔和第三过孔，露出源极和有源层，利用与像素电极同层设置且相互绝缘的第一连接部将源极和有源层电性连接，利用与像素电极同层设置且电性连接的第二连接部作为漏极，并通过第三过孔与有源层电性连接，这样，与现有的阵列基板的制作方法相比，可以减少一次构图工艺，简化阵列基板的制作工艺；并且，还可以省去漏极的设置，从而可以增大阵列基板的开口率。

Description

一种阵列基板、其制作方法、液晶显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法、液晶显示面板及显示装置。
背景技术
在现有的显示装置中，液晶显示器件(LiquidCrystalDisplay,LCD)具有功耗低、显示质量高、无电磁辐射以及应用范围广等优点，是目前较为重要的显示装置。
在现有的LCD的阵列基板中，一般包括：衬底基板以及位于衬底基板上的薄膜晶体管与像素电极；其中，薄膜晶体管包括栅极、有源层、源极和漏极。薄膜晶体管分为顶栅型和底栅型两种，以具有顶栅型薄膜晶体管的阵列基板为例，其制作过程包括如下步骤：首先，在衬底基板上形成有源层的图形；然后，形成栅绝缘层；接着，在栅绝缘层上形成栅极的图形；之后，沉积第一绝缘层，采用构图工艺形成贯穿第一绝缘层的过孔；接着，形成源极和漏极的图形，源极和漏极通过贯穿第一绝缘层的过孔分别与有源层电性连接；之后，沉积第二绝缘层，采用构图工艺形成贯穿第二绝缘层的过孔；最后，形成像素电极的图形，像素电极通过贯穿第二绝缘层的过孔与漏极电性连接。
在上述阵列基板的制作过程中，总共需要经过六次构图工艺，制作工艺较为复杂。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板、其制作方法、液晶显示面板及显示装置，用以简化阵列基板的制作工艺。
因此，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上的有源层、栅绝缘层和栅极，以及位于所述有源层、栅绝缘层和栅极上依次层叠设置的第一绝缘层、源极、第二绝缘层和像素电极；还包括：
与所述像素电极同层设置的第一连接部和第二连接部；其中，
所述第一连接部通过第一过孔与所述有源层电性连接，所述第一连接部通过第二过孔与所述源极电性连接，所述第二连接部通过第三过孔与所述有源层电性连接；
所述第二连接部与所述像素电极电性连接，所述第二连接部和所述像素电极均与所述第一连接部相互绝缘。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述有源层所在膜层位于所述衬底基板与所述栅绝缘层之间，所述栅绝缘层位于所述有源层所在膜层与所述栅极所在膜层之间；
所述第一过孔贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述源极的区域内；
所述第二过孔贯穿所述第二绝缘层且位于所述源极的正上方；
所述第三过孔贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述像素电极的区域内。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：位于所述源极所在膜层与所述第二绝缘层之间的平坦层；
所述平坦层至少在与所述第一连接部和所述第二连接部对应的区域为镂空区域。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：
贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于与栅线电性连接的第一接线端子的正上方的第四过孔；
贯穿所述第二绝缘层和所述平坦层且位于与数据线电性连接的第二接线端子的正上方的第五过孔。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：位于所述平坦层与所述第二绝缘层之间的公共电极。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，与所述公共电极电性连接的公共电极线与所述栅极同层设置；
还包括：与所述像素电极同层设置且相互绝缘的第三连接部；其中，所述第三连接部通过第六过孔与所述公共电极线电性连接，所述第三连接部通过第七过孔与所述公共电极电性连接，所述第六过孔贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于所述公共电极线的正上方，所述第七过孔贯穿所述第二绝缘层且位于所述公共电极的正上方。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：与所述源极同层设置的漏极，以及贯穿所述第二绝缘层且位于所述漏极的正上方的第八过孔；
所述第二连接部通过所述第八过孔与所述漏极电性连接。
本发明实施例还提供了一种液晶显示面板，包括：本发明实施例提供的上述阵列基板和与所述阵列基板相对而置的对向基板，以及位于所述阵列基板与所述对向基板之间的液晶层。
本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述液晶显示面板。
本发明实施例还提供了一种阵列基板的制作方法，包括：在衬底基板上形成包括有源层、栅绝缘层和栅极的图形；在形成有所述有源层、栅绝缘层和栅极的图形的衬底基板上形成第一绝缘层；还包括：
在所述第一绝缘层上形成包括源极的图形；
在形成有所述源极的图形的衬底基板上形成第二绝缘层；
采用构图工艺形成第一过孔、第二过孔和第三过孔；其中，将要形成的第一连接部通过第一过孔与所述有源层电性连接，所述第一连接部通过第二过孔与所述源极电性连接，将要形成的第二连接部通过第三过孔与所述有源层电性连接；
在形成有所述第一过孔、第二过孔和第三过孔的衬底基板上采用一次构图工艺形成包括像素电极、第一连接部和第二连接部的图形；其中，所述第二连接部与所述像素电极电性连接，所述第二连接部和所述像素电极均与所述第一连接部相互绝缘。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述在衬底基板上形成包括有源层、栅绝缘层和栅极的图形，具体包括：在衬底基板上依次形成包括有源层、栅绝缘层和栅极的图形；
所述形成第一过孔、第二过孔和第三过孔，具体包括：
形成贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述源极的区域内的第一过孔，贯穿所述第二绝缘层且位于所述源极的正上方的第二过孔，以及贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层靠近与所述像素电极的区域内的第三过孔。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，在形成包括源极的图形之后，在形成第二绝缘层之前，还包括：
形成包括平坦层的图形；其中，所述平坦层的图形至少在与所述第一连接部和所述第二连接部对应的区域为镂空区域。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述形成第一过孔、第二过孔和第三过孔的同时，还包括：
形成贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于与栅线电性连接的第一接线端子的正上方的第四过孔，以及贯穿所述第二绝缘层和所述平坦层且位于与数据线电性连接的第二接线端子的正上方的第五过孔。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，在形成包括平坦层的图形之后，在形成第二绝缘层之前，还包括：
形成包括公共电极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，与所述公共电极电性连接的公共电极线与所述栅极同层设置；
在形成第一过孔、第二过孔和第三过孔的同时，还包括：
形成贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于与所述公共电极线的正上方的第六过孔，以及贯穿所述第二绝缘层且位于所述公共电极的正上方的第七过孔；
在形成像素电极的图形的同时，还包括：
形成包括第三连接部的图形；其中，所述第三连接部与所述像素电极相互绝缘，所述第三连接部通过所述第六过孔与所述公共电极线电性连接，所述第三连接部通过所述第七过孔与所述公共电极电性连接。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，在形成源极的图形的同时，还包括：
形成包括漏极的图形；
在形成第一过孔、第二过孔和第三过孔的同时，还包括：
形成贯穿所述第二绝缘层且位于所述漏极的正上方的第八过孔；其中，所述第二连接部通过所述第八过孔与所述漏极电性连接。
本发明实施例提供的上述阵列基板、其制作方法、液晶显示面板及显示装置，在该阵列基板的制作方法中，在形成第一绝缘层之后，在形成源极之前，无需进行构图工艺形成将源极与有源层电性连接的过孔，而是在形成第二绝缘层之后，在形成像素电极之前，进行一次构图工艺形成第一过孔、第二过孔和第三过孔，露出源极和有源层，利用与像素电极同层设置且相互绝缘的第一连接部将源极和有源层电性连接，利用与像素电极同层设置且电性连接的第二连接部作为漏极，并通过第三过孔与有源层电性连接，这样，与现有的阵列基板的制作方法相比，可以减少一次构图工艺，简化阵列基板的制作工艺；并且，还可以省去漏极的设置，从而可以增大阵列基板的开口率。
附图说明
图1-图3分别为本发明实施例提供的阵列基板的结构示意图；
图4-图6分别为本发明实施例提供的阵列基板的制作方法的流程图；
图7a-图7m分别为本发明实例一中的阵列基板的制作方法在执行各步骤之后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板、其制作方法、液晶显示面板及显示装置的具体实施方式进行详细地说明。
附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板，如图1所示，包括：衬底基板1，位于衬底基板1上的有源层2、栅绝缘层3和栅极4，以及位于有源层2、栅绝缘层3和栅极4上依次层叠设置的第一绝缘层5、源极6、第二绝缘层7和像素电极8；还包括：
与像素电极8同层设置的第一连接部9和第二连接部10；其中，
第一连接部9通过第一过孔A与有源层2电性连接，第一连接部9通过第二过孔B与源极6电性连接，第二连接部10通过第三过孔C与有源层2电性连接；
第二连接部10与像素电极8电性连接，第二连接部10和像素电极8均与第一连接部9相互绝缘。
本发明实施例提供的上述阵列基板，在制作方法中，在形成第一绝缘层之后，在形成源极之前，无需进行构图工艺形成将源极与有源层电性连接的过孔，而是在形成第二绝缘层之后，在形成像素电极之前，进行一次构图工艺形成第一过孔、第二过孔和第三过孔，露出源极和有源层，利用与像素电极同层设置且相互绝缘的第一连接部将源极和有源层电性连接，利用与像素电极同层设置且电性连接的第二连接部作为漏极，并通过第三过孔与有源层电性连接，这样，与现有的阵列基板的制作方法相比，可以减少一次构图工艺，简化阵列基板的制作工艺；并且，还可以省去漏极的设置，从而可以增大阵列基板的开口率。
在具体实施时，在本发明实施例提供的上述阵列基板中，薄膜晶体管可以为底栅型结构，即栅极所在膜层位于衬底基板与栅绝缘层之间，栅绝缘层位于栅极所在膜层与有源层所在膜层之间；或者，如图1所示，薄膜晶体管也可以为顶栅型结构，即有源层2所在膜层位于衬底基板1与栅绝缘层3之间，栅绝缘层3位于有源层2所在膜层与栅极4所在膜层之间；在此不做限定。需要说明的是，顶栅型结构薄膜晶体管尤其适用于制作高分辨率的液晶显示面板。本发明给出的以下实施例均以具有顶栅型结构薄膜晶体管的阵列基板为例进行说明。
在具体实施时，在本发明实施例提供的上述阵列基板中，薄膜晶体管为顶栅型结构，即有源层所在膜层位于衬底基板与栅绝缘层之间，栅绝缘层位于有源层所在膜层与栅极所在膜层之间时，如图1所示，第一过孔A贯穿第二绝缘层7、第一绝缘层5和栅绝缘层3且位于有源层2中靠近源极6的区域内；第二过孔B贯穿第二绝缘层7且位于源极6的正上方；第三过孔C贯穿第二绝缘层7、第一绝缘层5和栅绝缘层3且位于有源层2中靠近像素电极8的区域内；这样，与像素电极8同层设置且相互绝缘的第一连接部9可以通过第一过孔A和第二过孔B将源极6与有源层2电性连接，与像素电极8同层设置且电性连接的第二连接部10可以作为漏极，并通过第三过孔C与有源层2电性连接。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2所示，还可以包括：位于源极6所在膜层与第二绝缘层7之间的平坦层11；平坦层11至少在与第一连接部9和第二连接部10对应的区域为镂空区域，以便于第一连接9部将源极6与有源层2电性连接，便于第二连接部10与有源层2电性连接；该平坦层11可以使阵列基板上的各膜层平坦化，为后续形成像素电极8提供平坦的界面。
一般地，阵列基板中的栅线和与栅线电性连接的第一接线端子均与栅极同层设置，阵列基板中的数据线和与数据线电性连接的第二接线端子均与源极和漏极同层设置，因此，在本发明实施例提供的上述阵列基板中，如图2所示，还可以包括：贯穿第二绝缘层7、平坦层11和第一绝缘层5且位于与栅线电性连接的第一接线端子12的正上方的第四过孔D，以及贯穿第二绝缘层和平坦层且位于与数据线电性连接的第二接线端子的正上方的第五过孔；这样，印刷电路板(PrintedCircuitBoard，PCB)可以通过第四过孔D与第一接线端子12绑定，并通过第五过孔与第二接线端子绑定。
在具体实施时，本发明实施例提供的上述阵列基板可以应用于高级超维场开关(AdvancedSuperDimensionSwitch,ADS)型和平面内开关(In-PlaneSwitch,IPS)型液晶显示面板，即本发明实施例提供的上述阵列基板，如图2所示，还可以包括：位于平坦层11与第二绝缘层7之间的公共电极13；或者，本发明实施例提供的上述阵列基板也可以应用于扭转向列(TwistedNematic,TN)型液晶显示面板，即公共电极位于与阵列基板相对而置的对向基板的一侧；在此不做限定。
在具体实施时，在本发明实施例提供的上述阵列基板应用于ADS型和IPS型液晶显示面板时，如图2所示，与公共电极13电性连接的公共电极线14一般与栅极4同层设置；因此，本发明实施例提供的上述阵列基板，如图2所示，还可以包括：与像素电极8同层设置且相互绝缘的第三连接部15；其中，第三连接部15通过第六过孔E与公共电极线14电性连接，第三连接部15通过第七过孔F与公共电极13电性连接，第六过孔E贯穿第二绝缘层7、平坦层11和第一绝缘层5且位于公共电极线14的正上方，第七过孔F贯穿第二绝缘层7且位于公共电极13的正上方；这样，可以利用第三连接部15将公共电极13与公共电极线14电性连接。
当然，与公共电极电性连接的公共电极线还可以与公共电极同层设置，在此不做限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，除上述如图1和图2所示的利用第二连接部10作为漏极分别与有源层2和像素电极8电性连接的结构以外，本发明实施例提供的上述阵列基板，如图3所示，还可以包括：与源极6同层设置的漏极16，以及贯穿第二绝缘层7且位于漏极16的正上方的第八过孔G；其中，第二连接部10通过第八过孔G与漏极16电性连接；这样，利用第二连接部10可以将漏极16分别与有源层2和像素电极8电性连接。
需要说明的是，在本发明实施例提供的上述阵列基板中的薄膜晶体管为顶栅型结构时，如图2和图3所示，还可以在衬底基板1与有源层2所在膜层之间设置遮光层17，该遮光层17至少可以遮挡有源层2且不会影响显示面板的正常显示，该遮光层17可以防止背光源发出的光照射有源层2，从而可以避免薄膜晶体管的漏电流过大的问题；并且，还可以在遮光层17与有源层2所在膜层之间设置缓冲层18，尤其对于有源层2的材料为多晶硅的情况而言，在对采用非晶硅材料形成的有源层薄膜进行准分子激光退火工艺时，该缓冲层18可以避免玻璃材质的衬底基板1对有源层薄膜产生不良的影响。
基于同一发明构思，本发明实施例还提供了一种液晶显示面板，包括：本发明实施例提供的上述阵列基板和与阵列基板相对而置的对向基板，以及位于阵列基板与对向基板之间的液晶层。该液晶显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述液晶显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述液晶显示面板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，如图4所示，包括如下步骤：
S401、在衬底基板上形成包括有源层、栅绝缘层和栅极的图形；
S402、在形成有有源层、栅绝缘层和栅极的图形的衬底基板上形成第一绝缘层；
S403、在第一绝缘层上形成包括源极的图形；
S404、在形成有源极的图形的衬底基板上形成第二绝缘层；
S405、采用构图工艺形成第一过孔、第二过孔和第三过孔；其中，将要形成的第一连接部通过第一过孔与有源层电性连接，第一连接部通过第二过孔与源极电性连接，将要形成的第二连接部通过第三过孔与有源层电性连接；
S406、在形成有第一过孔、第二过孔和第三过孔的衬底基板上采用一次构图工艺形成包括像素电极、第一连接部和第二连接部的图形；其中，第二连接部与像素电极电性连接，第二连接部和像素电极均与第一连接部相互绝缘。
本发明实施例提供的上述阵列基板的制作方法，在形成第一绝缘层之后，在形成源极之前，无需进行构图工艺形成将源极与有源层电性连接的过孔，而是在形成第二绝缘层之后，在形成像素电极之前，进行一次构图工艺形成第一过孔、第二过孔和第三过孔，露出源极和有源层，利用与像素电极同层设置且相互绝缘的第一连接部将源极和有源层电性连接，利用与像素电极同层设置且电性连接的第二连接部作为漏极，并通过第三过孔与有源层电性连接，这样，与现有的阵列基板的制作方法相比，可以减少一次构图工艺，简化阵列基板的制作工艺；并且，还可以省去漏极的设置，从而可以增大阵列基板的开口率。
在具体实施时，本发明实施例提供的上述方法可以用于制作具有顶栅型结构薄膜晶体管的阵列基板，即在执行本发明实施例提供的上述方法中的步骤S401，在衬底基板上形成包括有源层、栅绝缘层和栅极的图形时，具体可以在衬底基板上依次形成包括有源层、栅绝缘层和栅极的图形，具体地，首先，在衬底基板上形成包括有源层的图形，然后，在形成有有源层的图形的衬底基板上形成栅绝缘层，最后，在栅绝缘层上形成包括栅极的图形；或者，本发明实施例提供的上述方法也可以用于制作具有底栅型结构薄膜晶体管的阵列基板，即在执行本发明实施例提供的上述方法中的步骤S401，在衬底基板上形成包括有源层、栅绝缘层和栅极的图形时，具体可以在衬底基板上依次形成包括栅极、栅绝缘层和有源层的图形，具体地，首先，在衬底基板上形成包括栅极的图形，然后，在形成有栅极的图形的衬底基板上形成栅绝缘层，最后，在栅绝缘层上形成包括有源层的图形；在此不做限定。需要说明的是，顶栅型结构薄膜晶体管尤其适用于制作高分辨率的液晶显示面板。本发明给出的以下实施例均以具有顶栅型结构薄膜晶体管的阵列基板的制作方法为例进行说明。
具体地，以有源层的材料为多晶硅为例，本发明实施例提供的上述方法中的步骤S401，形成包括有源层、栅绝缘层和栅极的图形，可以通过以下方式来实现：首先，采用非晶硅材料形成有源层薄膜，对有源层薄膜进行准分子激光退火工艺；然后，对经过准分子激光退火工艺后的有源层薄膜进行构图工艺形成有源层的图形；接着，形成栅绝缘层；之后，在栅绝缘层上形成栅极的图形，并保留栅极的图形的正上方的光刻胶；接着，以该光刻胶为掩模对非晶硅材料进行N型重掺杂；之后，对该光刻胶进行刻蚀处理，以刻蚀后的光刻胶为掩模对非晶硅材料进行N型轻掺杂。对非晶硅材料进行N型重掺杂可以使非晶硅材料导体化，对非晶硅材料进行N型轻掺杂可以降低薄膜晶体管的漏电流。
当然，在本发明实施例提供的上述方法中，有源层的材料还可以为氧化物，其制作过程与现有的采用氧化物材料形成有源层的过程类似，在此不做赘述。
在具体实施时，在本发明实施例提供的上述方法用于制作具有顶栅型结构薄膜晶体管的阵列基板时，即本发明实施例提供的上述方法中的步骤S401，在衬底基板上形成包括有源层、栅绝缘层和栅极的图形，具体采用在衬底基板上依次形成包括有源层、栅绝缘层和栅极的图形的方式实现时，本发明实施例提供的上述方法中的步骤S405，形成第一过孔、第二过孔和第三过孔，具体可以通过以下方式来实现：形成贯穿第二绝缘层、第一绝缘层和栅绝缘层且位于有源层中靠近源极的区域内的第一过孔，贯穿第二绝缘层且位于源极的正上方的第二过孔，以及贯穿第二绝缘层、第一绝缘层和栅绝缘层且位于有源层中靠近像素电极的区域内的第三过孔；这样，后续执行本发明实施例提供的上述方法中的步骤S406，形成包括像素电极、第一连接部和第二连接部的图形后，第一连接部可以通过第一过孔和第二过孔将源极与有源层电性连接，第二连接部作为漏极通过第三过孔与有源层电性连接。
在具体实施时，在执行本发明实施例提供的上述方法中的步骤S403，形成包括源极的图形之后，在执行本发明实施例提供的上述方法中的步骤S404，形成第二绝缘层之前，如图5所示，还可以包括如下步骤：
S407、形成包括平坦层的图形；其中，平坦层的图形至少在与第一连接部和第二连接部对应的区域为镂空区域；这样，便于第一连接部将源极与有源层电性连接，便于第二连接部与有源层电性连接，并且，该平坦层可以使阵列基板上的各膜层平坦化，为后续形成像素电极提供平坦的界面。
一般地，阵列基板中的栅线和与栅线电性连接的第一接线端子均与栅极同层设置，阵列基板中的数据线和与数据线电性连接的第二接线端子均与源极和漏极同层设置，因此，在执行本发明实施例提供的上述方法中的步骤S405，形成第一过孔、第二过孔和第三过孔的同时，如图5所示，还可以包括如下步骤：
S408、形成贯穿第二绝缘层、平坦层和第一绝缘层且位于与栅线电性连接的第一接线端子的正上方的第四过孔，以及贯穿第二绝缘层和平坦层且位于与数据线电性连接的第二接线端子的正上方的第五过孔；这样，PCB可以通过第四过孔与第一接线端子绑定，通过第五过孔与第二接线端子绑定。
在具体实施时，本发明实施例提供的上述方法制作的阵列基板可以应用于ADS型和IPS型液晶显示面板，即在执行本发明实施例提供的上述方法中的步骤S407，形成包括平坦层的图形之后，在执行本发明实施例提供的上述方法中的步骤S404，形成第二绝缘层之前，如图5所示，还可以包括如下步骤：
S409、形成包括公共电极的图形。
当然，本发明实施例提供的上述方法制作的阵列基板可以应用于TN型液晶显示面板，在此不做限定。
在具体实施时，在本发明实施例提供的上述方法制作的阵列基板应用于ADS型和IPS型液晶显示面板时，与公共电极电性连接的公共电极线一般与栅极同层设置；因此，在执行本发明实施例提供的上述方法中的步骤S405，形成第一过孔、第二过孔和第三过孔的同时，如图5所示，还可以包括如下步骤：
S410、形成贯穿第二绝缘层、平坦层和第一绝缘层且位于公共电极线的正上方的第六过孔，以及贯穿第二绝缘层且位于公共电极的正上方的第七过孔；
在执行本发明实施例提供的上述方法中的步骤S406，形成像素电极的图形的同时，如图5所示，还可以包括如下步骤：
S411、形成包括第三连接部的图形；其中，第三连接部与像素电极相互绝缘，第三连接部通过第六过孔与公共电极线电性连接，第三连接部通过第七过孔与公共电极电性连接；这样，可以利用第三连接部将公共电极与公共电极线电性连接。
当然，与公共电极电性连接的公共电极线还可以与公共电极同层设置，在此不做限定。
在具体实施时，在执行本发明实施例提供的上述方法中的步骤S403，形成源极的图形的同时，如图6所示，还可以包括如下步骤：
S412、形成包括漏极的图形；
在执行本发明实施例提供的上述方法中的步骤S405，形成第一过孔、第二过孔和第三过孔的同时，如图6所示，还可以包括如下步骤：
S413、形成贯穿第二绝缘层且位于漏极的正上方的第八过孔；其中，第二连接部通过第八过孔与漏极电性连接；这样，利用第二连接部10可以将漏极16分别与有源层2和像素电极8电性连接。
需要说明的是，在本发明实施例提供的上述方法用于制作具有顶栅型结构薄膜晶体管的阵列基板时，在执行本发明实施例提供的上述方法中的步骤S401，在衬底基板上形成包括有源层、栅绝缘层和栅极的图形之前，还可以在衬底基板上形成包括遮光层的图形，该遮光层的图形至少可以遮挡有源层的图形且不会影响显示面板的正常显示，该遮光层的图形可以防止背光源发出的光照射有源层的图形，从而可以避免薄膜晶体管的漏电流过大的问题；并且，在形成遮光层的图形之后，在形成有源层的图形之前，还可以形成缓冲层，尤其对于有源层的材料为多晶硅的情况而言，在对采用非晶硅材料形成的有源层薄膜进行准分子激光退火工艺时，该缓冲层可以避免玻璃材质的衬底基板对有源层薄膜产生不良的影响。
下面通过一个具体的实例对本发明实施例提供的上述方法应用于制作如图2所示的阵列基板时的具体实现方式进行详细的说明。
实例一：如图2所示的阵列基板的制作方法，如图7a-图7m所示，具体可以包括如下步骤：
1、在衬底基板1上形成包括遮光层17的图形，如图7a所示；
2、在形成有遮光层17的图形的衬底基板1上形成缓冲层18，如图7b所示；
3、在缓冲层18上采用非晶硅材料形成有源层薄膜19，对有源层薄膜19进行准分子激光退火工艺，如图7c所示；
4、对经过准分子激光退火工艺后的有源层薄膜19进行构图工艺，形成包括有源层2的图形，如图7d所示；
5、在形成有有源层2的图形的衬底基板1上形成栅绝缘层3，如图7e所示；
6、在栅绝缘层3上形成包括栅极4、与栅线电性连接的第一接线端子12和公共电极线14的图形，保留栅极4的图形的正上方的光刻胶20，如图7f所示；
7、以光刻胶20为掩模对有源层2的图形进行N型重掺杂工艺；
8、对光刻胶20进行刻蚀处理，以刻蚀后的光刻胶20为掩模对有源层2的图形进行N型轻掺杂工艺，如图7g所示；
9、剥离剩余的光刻胶20后，形成第一绝缘层5，如图7h所示；
10、在第一绝缘层5上形成包括源极6的图形，如图7i所示；
11、在形成有源极6的图形的衬底基板1上形成平坦层11的图形，如图7j所示；
12、在形成有平坦层11的图形的衬底基板上形成包括公共电极13的图形，如图7k所示；
13、在形成有公共电极13的图形的衬底基板1上形成第二绝缘层7，如图7l所示；
14、采用构图工艺形成第一过孔A、第二过孔B、第三过孔C、第四过孔D、第五过孔、第六过孔E和第七过孔F；其中，第一过孔A贯穿第二绝缘层7、第一绝缘层5和栅绝缘层3且位于有源层2中靠近源极6的区域内，第二过孔B贯穿第二绝缘层7且位于源极6的正上方，第三过孔C贯穿第二绝缘层7、第一绝缘层5和栅绝缘层3且位于有源层2中靠近将要形成的像素电极8的区域内，第四过孔D贯穿第二绝缘层7、平坦层11和第一绝缘层5且位于与栅线电性连接的第一接线端子12的正上方，第五过孔贯穿第二绝缘层和平坦层且位于与数据线电性连接的第二接线端子的正上方，第六过孔E贯穿第二绝缘层7、平坦层11和第一绝缘层5且位于公共电极线14的正上方，第七过孔F贯穿第二绝缘层7且位于公共电极13的正上方；如图7m所示；
15、在形成有第一过孔A、第二过孔B、第三过孔C、第四过孔D、第五过孔、第六过孔E和第七过孔F的衬底基板1上采用一次构图工艺形成包括像素电极8、第一连接部9、第二连接部10和第三连接部15的图形；其中，第一连接部9通过第一过孔A与有源层2电性连接，第一连接部9通过第二过孔B与源极6电性连接，第二连接部10通过第三过孔C与有源层2电性连接，PCB通过第四过孔D与第一接线端子12绑定，PCB通过第五过孔与第二接线端子绑定，第三连接部15通过第六过孔E与公共电极线14电性连接，第三连接部15通过第七过孔F与公共电极13电性连接，第二连接部10与像素电极8电性连接，像素电极8、第一连接部9和第三连接部15相互绝缘；如图2所示。
本发明实施例提供的上述阵列基板、其制作方法、液晶显示面板及显示装置，在该阵列基板的制作方法中，在形成第一绝缘层之后，在形成源极之前，无需进行构图工艺形成将源极与有源层电性连接的过孔，而是在形成第二绝缘层之后，在形成像素电极之前，进行一次构图工艺形成第一过孔、第二过孔和第三过孔，露出源极和有源层，利用与像素电极同层设置且相互绝缘的第一连接部将源极和有源层电性连接，利用与像素电极同层设置且电性连接的第二连接部作为漏极，并通过第三过孔与有源层电性连接，这样，与现有的阵列基板的制作方法相比，可以减少一次构图工艺，简化阵列基板的制作工艺；并且，还可以省去漏极的设置，从而可以增大阵列基板的开口率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种阵列基板，包括：衬底基板，位于所述衬底基板上的有源层、栅绝缘层和栅极，以及位于所述有源层、栅绝缘层和栅极上依次层叠设置的第一绝缘层、源极、第二绝缘层和像素电极；其特征在于，还包括：
与所述像素电极同层设置的第一连接部和第二连接部；其中，
所述第一连接部通过第一过孔与所述有源层电性连接，所述第一连接部通过第二过孔与所述源极电性连接，所述第二连接部通过第三过孔与所述有源层电性连接；
所述第二连接部与所述像素电极电性连接，所述第二连接部和所述像素电极均与所述第一连接部相互绝缘。
2.如权利要求1所述的阵列基板，其特征在于，所述有源层所在膜层位于所述衬底基板与所述栅绝缘层之间，所述栅绝缘层位于所述有源层所在膜层与所述栅极所在膜层之间；
所述第一过孔贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述源极的区域内；
所述第二过孔贯穿所述第二绝缘层且位于所述源极的正上方；
所述第三过孔贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述像素电极的区域内。
3.如权利要求2所述的阵列基板，其特征在于，还包括：位于所述源极所在膜层与所述第二绝缘层之间的平坦层；
所述平坦层至少在与所述第一连接部和所述第二连接部对应的区域为镂空区域。
4.如权利要求3所述的阵列基板，其特征在于，还包括：
贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于与栅线电性连接的第一接线端子的正上方的第四过孔；
贯穿所述第二绝缘层和所述平坦层且位于与数据线电性连接的第二接线端子的正上方的第五过孔。
5.如权利要求3所述的阵列基板，其特征在于，还包括：位于所述平坦层与所述第二绝缘层之间的公共电极。
6.如权利要求5所述的阵列基板，其特征在于，与所述公共电极电性连接的公共电极线与所述栅极同层设置；
还包括：与所述像素电极同层设置且相互绝缘的第三连接部；其中，所述第三连接部通过第六过孔与所述公共电极线电性连接，所述第三连接部通过第七过孔与所述公共电极电性连接，所述第六过孔贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于所述公共电极线的正上方，所述第七过孔贯穿所述第二绝缘层且位于所述公共电极的正上方。
7.如权利要求1-6任一项所述的阵列基板，其特征在于，还包括：与所述源极同层设置的漏极，以及贯穿所述第二绝缘层且位于所述漏极的正上方的第八过孔；
所述第二连接部通过所述第八过孔与所述漏极电性连接。
8.一种液晶显示面板，其特征在于，包括：如权利要求1-7任一项所述的阵列基板和与所述阵列基板相对而置的对向基板，以及位于所述阵列基板与所述对向基板之间的液晶层。
9.一种显示装置，其特征在于，包括：如权利要求8所述的液晶显示面板。
10.一种阵列基板的制作方法，包括：在衬底基板上形成包括有源层、栅绝缘层和栅极的图形；在形成有所述有源层、栅绝缘层和栅极的图形的衬底基板上形成第一绝缘层；其特征在于，还包括：
在所述第一绝缘层上形成包括源极的图形；
在形成有所述源极的图形的衬底基板上形成第二绝缘层；
采用构图工艺形成第一过孔、第二过孔和第三过孔；其中，将要形成的第一连接部通过第一过孔与所述有源层电性连接，所述第一连接部通过第二过孔与所述源极电性连接，将要形成的第二连接部通过第三过孔与所述有源层电性连接；
在形成有所述第一过孔、第二过孔和第三过孔的衬底基板上采用一次构图工艺形成包括像素电极、第一连接部和第二连接部的图形；其中，所述第二连接部与所述像素电极电性连接，所述第二连接部和所述像素电极均与所述第一连接部相互绝缘。
11.如权利要求10所述的方法，其特征在于，所述在衬底基板上形成包括有源层、栅绝缘层和栅极的图形，具体包括：在衬底基板上依次形成包括有源层、栅绝缘层和栅极的图形；
所述形成第一过孔、第二过孔和第三过孔，具体包括：
形成贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述源极的区域内的第一过孔，贯穿所述第二绝缘层且位于所述源极的正上方的第二过孔，以及贯穿所述第二绝缘层、所述第一绝缘层和所述栅绝缘层且位于所述有源层中靠近所述像素电极的区域内的第三过孔。
12.如权利要求11所述的方法，其特征在于，在形成包括源极的图形之后，在形成第二绝缘层之前，还包括：
形成包括平坦层的图形；其中，所述平坦层的图形至少在与所述第一连接部和所述第二连接部对应的区域为镂空区域。
13.如权利要求12所述的方法，其特征在于，所述形成第一过孔、第二过孔和第三过孔的同时，还包括：
形成贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于与栅线电性连接的第一接线端子的正上方的第四过孔，以及贯穿所述第二绝缘层和所述平坦层且位于与数据线电性连接的第二接线端子的正上方的第五过孔。
14.如权利要求12所述的方法，其特征在于，在形成包括平坦层的图形之后，在形成第二绝缘层之前，还包括：
形成包括公共电极的图形。
15.如权利要求14所述的方法，其特征在于，与所述公共电极电性连接的公共电极线与所述栅极同层设置；
在形成第一过孔、第二过孔和第三过孔的同时，还包括：
形成贯穿所述第二绝缘层、所述平坦层和所述第一绝缘层且位于与所述公共电极线的正上方的第六过孔，以及贯穿所述第二绝缘层且位于所述公共电极的正上方的第七过孔；
在形成像素电极的图形的同时，还包括：
形成包括第三连接部的图形；其中，所述第三连接部与所述像素电极相互绝缘，所述第三连接部通过所述第六过孔与所述公共电极线电性连接，所述第三连接部通过所述第七过孔与所述公共电极电性连接。
16.如权利要求10-15任一项所述的方法，其特征在于，在形成源极的图形的同时，还包括：
形成包括漏极的图形；
在形成第一过孔、第二过孔和第三过孔的同时，还包括：
形成贯穿所述第二绝缘层且位于所述漏极的正上方的第八过孔；其中，所述第二连接部通过所述第八过孔与所述漏极电性连接。
CN201510511403.7A 2015-08-19 2015-08-19 一种阵列基板、其制作方法、液晶显示面板及显示装置 Pending CN105093763A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510511403.7A CN105093763A (zh) 2015-08-19 2015-08-19 一种阵列基板、其制作方法、液晶显示面板及显示装置
US15/138,788 US20170052418A1 (en) 2015-08-19 2016-04-26 Array substrate, manufacturing method thereof, liquid crystal display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510511403.7A CN105093763A (zh) 2015-08-19 2015-08-19 一种阵列基板、其制作方法、液晶显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN105093763A true CN105093763A (zh) 2015-11-25

Family

ID=54574525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510511403.7A Pending CN105093763A (zh) 2015-08-19 2015-08-19 一种阵列基板、其制作方法、液晶显示面板及显示装置

Country Status (2)

Country Link
US (1) US20170052418A1 (zh)
CN (1) CN105093763A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974699A (zh) * 2016-06-29 2016-09-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN107272276A (zh) * 2016-04-08 2017-10-20 三星显示有限公司 显示装置
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN108962967A (zh) * 2018-08-03 2018-12-07 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置及显示控制方法
CN111584520A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111584523A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN114442389A (zh) * 2022-02-17 2022-05-06 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及液晶显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
KR102596176B1 (ko) * 2016-11-25 2023-10-31 엘지디스플레이 주식회사 액정표시패널
CN106887424B (zh) * 2017-03-17 2020-11-24 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
US11222904B2 (en) * 2019-01-07 2022-01-11 Chongqing Boe Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126323A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに液晶表示装置
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103201843A (zh) * 2010-11-04 2013-07-10 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103489876A (zh) * 2013-09-27 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103531593A (zh) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
CN104218070A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN104600030A (zh) * 2015-02-02 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263605B2 (en) * 2002-12-09 2007-08-28 Intel Corporation Decoupled hardware configuration manager that generates a user interface prior to booting using hardware configuration option data read from plurality of hardware devices
JP4326307B2 (ja) * 2003-11-19 2009-09-02 株式会社 日立ディスプレイズ 液晶表示装置
KR100595454B1 (ko) * 2003-12-23 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101394938B1 (ko) * 2011-05-03 2014-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9135900B2 (en) * 2012-07-13 2015-09-15 Daniel Lance Carpenter Holder for musical instruments and/or accessories
CN104345805A (zh) * 2013-07-31 2015-02-11 鸿富锦精密工业(武汉)有限公司 扩充卡定位装置
TWI553837B (zh) * 2014-06-17 2016-10-11 友達光電股份有限公司 製作顯示面板之方法
DE102015110416B4 (de) * 2014-07-02 2022-12-08 Denso Corporation Zündkerze für eine interne Verbrennungsmaschine

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126323A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに液晶表示装置
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法
CN103201843A (zh) * 2010-11-04 2013-07-10 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103489876A (zh) * 2013-09-27 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103531593A (zh) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
CN104218070A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN104600030A (zh) * 2015-02-02 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272276B (zh) * 2016-04-08 2021-09-17 三星显示有限公司 显示装置
CN107272276A (zh) * 2016-04-08 2017-10-20 三星显示有限公司 显示装置
CN105974699A (zh) * 2016-06-29 2016-09-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105974699B (zh) * 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
US11244990B2 (en) 2018-08-03 2022-02-08 Beijing Boe Display Technology Co., Ltd. Display control circuit and driving method thereof, display panel and manufacturing and controlling methods thereof
CN108962967B (zh) * 2018-08-03 2020-06-30 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置及显示控制方法
CN108962967A (zh) * 2018-08-03 2018-12-07 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置及显示控制方法
CN111584520A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111584523A (zh) * 2020-05-25 2020-08-25 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111584523B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111584520B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN114442389A (zh) * 2022-02-17 2022-05-06 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及液晶显示装置
CN114442389B (zh) * 2022-02-17 2023-12-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及液晶显示装置

Also Published As

Publication number Publication date
US20170052418A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
CN203894515U (zh) 一种阵列基板及显示装置
US10254876B2 (en) Array substrate, fabricating method thereof and display device
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US10466557B2 (en) Array substrate, manufacturing method thereof, and display device
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
US11049889B2 (en) Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
US9673229B2 (en) Array substrate, method for manufacturing the same and display apparatus
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN203422543U (zh) 一种阵列基板和显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN105097840A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105097826A (zh) Goa单元及其制作方法、显示基板、显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN108535925B (zh) 显示面板和显示装置
CN203277383U (zh) 一种阵列基板及显示装置
US20080251791A1 (en) Thin film transistor substrate and method for fabricating same
EP3588562A1 (en) Array substrate and display device
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN107919321A (zh) Ffs型薄膜晶体管阵列基板及其制作方法
CN110010698B (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN108831895B (zh) 显示面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination