[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104934292A - 一种提高晶圆间键合强度的方法 - Google Patents

一种提高晶圆间键合强度的方法 Download PDF

Info

Publication number
CN104934292A
CN104934292A CN201410097889.XA CN201410097889A CN104934292A CN 104934292 A CN104934292 A CN 104934292A CN 201410097889 A CN201410097889 A CN 201410097889A CN 104934292 A CN104934292 A CN 104934292A
Authority
CN
China
Prior art keywords
bonding
oxide layer
silicon oxide
device wafers
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410097889.XA
Other languages
English (en)
Inventor
张先明
丁敬秀
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410097889.XA priority Critical patent/CN104934292A/zh
Publication of CN104934292A publication Critical patent/CN104934292A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种提高晶圆间键合强度的方法，包括：提供器件晶圆和支撑晶圆；在所述器件晶圆表面上依次形成等离子沉积氧化硅层和无定形硅层；执行激光退火步骤；进行化学机械平坦化步骤；执行热键合步骤。根据本发明的制造工艺在BSI器件晶圆键合面上采用激光退火方法对等离子沉积氧化硅层进行致密化处理，能有效避免器件晶圆热损伤缺陷的产生，生成氧化物层的致密性高，可提高晶圆间键合强度。

Description

一种提高晶圆间键合强度的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种提高晶圆间键合强度的方法。
背景技术
热键合（Fusion Bonding）技术被普遍应用于互补式金属氧化物影像感测器（CMOS image sensor，CIS）及微机电系统（Micro-Electro-MechanicalSystems，MEMS）的3D封装制程中，其基本原理是通过Si-O键实现两片晶圆的互连。由于热氧生长氧化硅的致密性比等离子体增强正硅酸乙酯(PE-TEOS)层的致密性更高，Si-O键的数量更多，因此键合强度更大，更适合作为键合的介质。
对于晶圆背后感光技术(Backside Illumination,BSI)来说，支撑晶圆是裸硅系，介质使用的是热氧生长氧化硅，其键合强度好；而器件晶圆由于是采用的CMOS-PST制程，故最多可承受的温度是400℃，因此器件晶圆经常使用PE-TEOS作为键合的介质，键合强度较差。
图1示出了现有技术BSI热键合的工艺步骤，具体为：在步骤101中，提供器件晶圆和支撑晶圆，在器件晶圆上形成对准标记。所述支撑晶圆的键合面已经形成有热氧化生长的氧化硅层。在器件晶圆上形成对准标记，以为后续晶圆键合工艺中支撑晶圆（晶圆背面）和器件晶圆（晶圆正面）进行对准。在步骤102中，在器件晶圆表面沉积PE-TEOS层。在步骤103中，执行化学机械抛光平坦化步骤，以去除部分PE-TEOS层。在步骤104中，进行等离子体活化步骤，以提高键合强度。在步骤105中，对器件晶圆进行去离子水浸润清洗，清洗后进行旋干。在步骤106中，进行热键合工艺，以将所述器件晶圆和所述支撑晶圆互连。如图2A所示为器件晶圆和支撑晶圆键合示意图，由图可以看出器件晶圆200表面沉积有PE-TEOS层201，支撑晶圆202键合面沉积有热生长氧化硅层203，器件晶圆（正面）和支撑晶圆（背面）相结合，通过Si-O键实现互连。如图2B所示为键合界面的放大示意图。所以目前面临的是如何提高器件晶圆键合面沉积氧化物的质量，以进一步提高键合强度的问题。
因此，急需一种新的制造方法，以克服现有技术中的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种提高晶圆间键合强度的方法，包括下列步骤：提供器件晶圆和支撑晶圆；在所述器件晶圆表面上依次形成等离子沉积氧化硅层和无定形硅层；执行激光退火步骤；进行化学机械平坦化步骤；执行热键合步骤。
可选地，所述激光退火能量密度大于2J/cm2。
可选地，所述等离子沉积氧化硅层厚度为
可选地，所述无定形硅层厚度为
可选地，所述热键合工艺参数为：施加的键合压力为1～10N，键合时间为10～60s。
可选地，在执行所述热键合工艺之前还包括依次执行等离子活化和湿法清洗及旋干的步骤。
可选地，所述等离子活化步骤采用氮气为气体源，功率为100～600W，活化时间为10～60s。
可选地，所述湿法清洗及旋干步骤采用去离子水清洗，所述旋干步骤转速为1000～3500rpm，时间为1～5min。
可选地，在沉积所述等离子沉积氧化硅层之前还包括在所述器件晶圆上形成对准标记的步骤。
综上所示，根据本发明的制造工艺在BSI器件晶圆键合面上采用激光退火方法对等离子沉积氧化硅层进行致密化处理，能有效避免器件晶圆热损伤缺陷的产生，生成氧化物层的致密性高，可提高晶圆间键合强度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术BSI热键合工艺依次实施的步骤的流程图；
图2A为现有技术BSI热键合步骤示意图；
图2B为键合界面的局部放大示意图；
图3A-3C为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图4为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的本发明的制造工艺通过在BSI器件晶圆键合面上采用激光退火方法对等离子沉积氧化硅层进行致密化处理。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面将结合剖面示意图对本发明进行更详细的描述，其中标示了本发明的优选实施例，应该理解本领域技术人员可以进行修改在此描述的本发明，而仍然实现本发明的有利效果。
首先，提供器件晶圆和支撑晶圆，在器件晶圆上形成对准标记。
所述器件晶圆是由半导体衬底和器件组成，半导体衬底的材料是单晶硅，也可以是绝缘体上的硅或者应力硅等其他衬底。所述器件是由若干个金属-氧化物-半导体场效应晶体管（MOSFETs）以及电容、电阻等其他器件通过合金互联形成的集成电路，也可以是其他集成电路领域内常见的半导体器件，例如双极器件或者功率器件等。所述支撑晶圆为硅晶圆，起支撑作用。
在器件晶圆上形成对准标记，以为后续晶圆键合工艺中支撑晶圆（晶圆背面）和器件晶圆（晶圆正面）进行对准。对准标记的形成技术为现有技术，在此不做赘述。
接着，如图3A所示，在器件晶圆300表面上依次形成等离子沉积氧化硅层301和无定形硅层302。
所述等离子沉积氧化硅层301材料为由等离子体增强型化学气相沉积工艺制备的TEOS(PE-TEOS)或者高密度等离子体增强型化学气相沉积工艺制备的氧化硅层（HDP）,优选为PE-TEOS。由于沉积PE-TEOS/HDP氧化硅层的等离子体增强沉积工艺是现有技术中常用的工艺，在此不再赘述。所述等离子沉积氧化硅层301的厚度为
所述无定形硅层302的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。优选地，所述无定形硅层302的厚度为主要作为紫外激光的吸收层。
接着，如图3B所示，执行激光退火步骤，以使PE-TEOS层更加致密。
所述激光退火步骤，是采用激光对PE-TEOS层进行退火，在高温作用下，PE-TEOS层内的H得以释放，使部分PE-TEOS层转变为更加致密的氧化硅层303。所述激光能量密度大于2J/cm2。
接着，如图3C所示，执行化学机械抛光平坦化（CMP）步骤，以去除全部无定形硅（A-Si）层和PE-TEOS层的表层。所述化学机械抛光平坦化步骤采用现有技术，在此不再赘述。由于在激光退火过程中H的释放，导致PE-TEOS层的表层残留了大量的“H”，致密性差，因此通过CMP方式将所述表层去除，保留下层更加致密的氧化硅层303，作为一个实例，去除表层的厚度为
接着，进行等离子体活化步骤，以提高键合强度。
用等离子体对器件晶圆表面进行活化，能大大的提高键合强度，产生极少的空洞或空隙，得到一个较好的键合效果。作为一个实例，采用N2作为源气体对化学机械抛光平坦化后的PE-TEOS层表面进行等离子体活化，功率为100～600W，活化时间为10～60s。
接着，执行湿法清洗及旋干步骤。
在键合两晶圆片之前，将欲键合之晶圆片进行湿法清洗处理，使晶圆片表面附着之颗粒﹑杂质﹑化学污染物等等，能尽量除去，以获得较佳之纯净键合界面，满足键合条件对表面的严苛要求。所述清洗步骤采用去离子水(DI water)对器件晶圆进行浸润清洗，然后进行旋干。作为一个实例，所述旋干步骤，转速为1000～3500rpm，时间为1～5min。
接着，进行热键合工艺，以将器件晶圆和支撑晶圆互连。
所述支撑晶圆在进行热键合工艺前，已在表面形成有热氧化氧化硅层。且在热氧化氧化硅层形成前，在支撑晶圆上形成有对准标记，以保证热键合过程中器件晶圆和支撑晶圆的对准精度。并且对热氧化氧化硅层依次进行了等离子体活化步骤和湿法清洗及旋干步骤。以上步骤均为现有技术，在此不作赘述。
执行热键合工艺，以将所述器件晶圆和所述支撑晶圆互连。作为一个实例，所述热键合过程中，施加的键合压力为1～10N，键合时间为10～60s。
参照图4，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤401中，提供器件晶圆和支撑晶圆，在器件晶圆上形成对准标记。
在步骤402中，在器件晶圆表面上依次形成等离子沉积氧化硅层和无定形硅层。
在步骤403中，执行激光退火步骤。
在步骤404中，执行化学机械抛光平坦化步骤。
在步骤405中，进行等离子体活化步骤。
在步骤406中，执行湿法清洗及旋干步骤。
在步骤407中，进行热键合工艺。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种提高晶圆间键合强度的方法，包括：
提供器件晶圆和支撑晶圆；
在所述器件晶圆表面上依次形成等离子沉积氧化硅层和无定形硅层；
执行激光退火步骤；
进行化学机械平坦化步骤；
执行热键合步骤。
2.如权利要求1所述的方法，其特征在于，所述激光退火能量密度大于2J/cm2。
3.如权利要求1所述的方法，其特征在于，所述等离子沉积氧化硅层厚度为
4.如权利要求1所述的方法，其特征在于，所述无定形硅层厚度为
5.如权利要求1所述的方法，其特征在于，所述热键合工艺参数为：施加的键合压力为1～10N，键合时间为10～60s。
6.如权利要求1所述的方法，其特征在于，在执行所述热键合工艺之前还包括依次执行等离子活化和湿法清洗及旋干的步骤。
7.如权利要求6所述的方法，其特征在于，所述等离子活化步骤采用氮气为气体源，功率为100～600W，活化时间为10～60s。
8.如权利要求6所述的方法，其特征在于，所述湿法清洗及旋干步骤采用去离子水清洗，所述旋干步骤转速为1000～3500rpm，时间为1～5min。
9.如权利要求1所述的方法，其特征在于，在沉积所述等离子沉积氧化硅层之前还包括在所述器件晶圆上形成对准标记的步骤。
CN201410097889.XA 2014-03-17 2014-03-17 一种提高晶圆间键合强度的方法 Pending CN104934292A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410097889.XA CN104934292A (zh) 2014-03-17 2014-03-17 一种提高晶圆间键合强度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410097889.XA CN104934292A (zh) 2014-03-17 2014-03-17 一种提高晶圆间键合强度的方法

Publications (1)

Publication Number Publication Date
CN104934292A true CN104934292A (zh) 2015-09-23

Family

ID=54121409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410097889.XA Pending CN104934292A (zh) 2014-03-17 2014-03-17 一种提高晶圆间键合强度的方法

Country Status (1)

Country Link
CN (1) CN104934292A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370321A (zh) * 2020-02-07 2020-07-03 中国科学院微电子研究所 衬底键合方法、三维集成基板及电路、电子设备和芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
CN101419911A (zh) * 2007-10-26 2009-04-29 硅绝缘体技术有限公司 具有精细隐埋绝缘层的soi衬底
US20120043647A1 (en) * 2010-08-20 2012-02-23 Gaudin Gweltaz M Low-temperature bonding process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
CN101419911A (zh) * 2007-10-26 2009-04-29 硅绝缘体技术有限公司 具有精细隐埋绝缘层的soi衬底
US20120043647A1 (en) * 2010-08-20 2012-02-23 Gaudin Gweltaz M Low-temperature bonding process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. S. TAN,ET AL: "Low-temperature thermal oxide to plasma-enhanced chemical vapor deposition oxide wafer bonding for thin-film transfer application", 《 APPLIED PHYSICS LETTERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370321A (zh) * 2020-02-07 2020-07-03 中国科学院微电子研究所 衬底键合方法、三维集成基板及电路、电子设备和芯片

Similar Documents

Publication Publication Date Title
CN104925748B (zh) 一种提高晶圆间键合强度的方法
JP3762144B2 (ja) Ｓｏｉ基板の作製方法
JP6803901B2 (ja) 半導体製品用絶縁層構造及びその作製方法
CN104157744B (zh) 一种基于外延层转移实现金刚石基GaN的方法
US20090233079A1 (en) Techniques for Layer Transfer Processing
CN101325154B (zh) 混合图形化单晶硅的绝缘层上锗结构、方法及应用
JP2011086828A (ja) 半導体装置およびその製造方法
TW200924073A (en) Ultra thin single crystalline semiconductor TFT and process for making same
TW201546875A (zh) 貼合式晶圓的製造方法
CN103531522A (zh) 浅沟槽隔离结构制备方法
JP2017520936A (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
CN104916535B (zh) 一种激光诱导热生长氧化硅的方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
CN105118804B (zh) 超薄硅薄膜钝化制备绝缘体上锗的方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
JP5518205B2 (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法
CN104952896A (zh) 采用深沟槽隔离的图像传感器的制作方法
CN104934292A (zh) 一种提高晶圆间键合强度的方法
KR20140005948A (ko) Soi 웨이퍼의 제조 방법
JP2008263025A (ja) 半導体基板の製造方法
CN108447772A (zh) 一种coolmos用硅外延片的制造方法
CN104925740B (zh) 一种利用激光退火改善热键合质量的方法
CN109742012B (zh) 一种用于改善硅超晶格薄膜光电特性的低温微波退火方法
CN106098869A (zh) 一种垂直结构led的衬底剥离方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150923

RJ01 Rejection of invention patent application after publication