[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104882489B - 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置 - Google Patents

薄膜晶体管及制作方法、阵列基板及制作方法、显示装置 Download PDF

Info

Publication number
CN104882489B
CN104882489B CN201510364377.XA CN201510364377A CN104882489B CN 104882489 B CN104882489 B CN 104882489B CN 201510364377 A CN201510364377 A CN 201510364377A CN 104882489 B CN104882489 B CN 104882489B
Authority
CN
China
Prior art keywords
pattern
layer pattern
source
metal level
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510364377.XA
Other languages
English (en)
Other versions
CN104882489A (zh
Inventor
刘晓娣
孔祥永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510364377.XA priority Critical patent/CN104882489B/zh
Publication of CN104882489A publication Critical patent/CN104882489A/zh
Application granted granted Critical
Publication of CN104882489B publication Critical patent/CN104882489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及制作方法、阵列基板及制作方法、显示装置，涉及显示技术领域，该薄膜晶体管的源极和漏极不易被氧化，导电性能稳定。一种薄膜晶体管，包括：源漏金属层图案，还包括：位于所述源漏金属层图案之上的金属保护层图案，所述金属保护层图案与所述源漏金属层图案相接触、位于所述源漏金属层图案所在区域内，且所述金属保护层图案的材料的金属活泼性大于所述源漏金属层图案的材料的金属活泼性。本发明适用于薄膜晶体管、包括该薄膜晶体管的阵列基板和显示装置的制作。

Description

薄膜晶体管及制作方法、阵列基板及制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制作方法、阵列基板及制作方法、显示装置。
背景技术
金属铜(Cu)具有低电阻、导电性好的特点，在高分辨率的TFT-LCD(Thin FilmTransistor-Liquid Crystal Display，薄膜晶体管液晶显示器)中有着广泛的应用。
TFT-LCD一般包括对盒的彩膜基板和阵列基板，如图1所示，阵列基板包括栅极10、栅绝缘层20、有源层30、源极40和漏极50。其中，铜作为电极材料形成源极40和漏极50。但是铜容易被氧化，从而影响其导电性能，进而影响TFT-LCD的性能。
发明内容
本发明的实施例提供一种薄膜晶体管及制作方法、阵列基板及制作方法、显示装置，该薄膜晶体管的源极和漏极不易被氧化，导电性能稳定。
为达到上述目的，本发明的实施例采用如下技术方案；
一方面，提供了一种薄膜晶体管，包括：源漏金属层图案，还包括：位于所述源漏金属层图案之上的金属保护层图案，所述金属保护层图案与所述源漏金属层图案相接触、位于所述源漏金属层图案所在区域内，且所述金属保护层图案的材料的金属活泼性大于所述源漏金属层图案的材料的金属活泼性。
可选的，所述金属保护层图案的边界与所述源漏金属层图案的边界重合。
可选的，所述源漏金属层图案的材料为铜或铜合金，所述金属保护层图案的材料为铝。
可选的，所述薄膜晶体管还包括：
位于所述源漏金属层图案之下的有源层图案；
刻蚀阻挡层图案；所述刻蚀阻挡层图案位于所述有源层图案与所述源漏金属层图案之间，且与所述有源层图案相接触。
可选的，所述有源层图案的材料为铟镓锌氧化物、铟锡锌氧化物、锌锡氧化物或氮氧化锌。
本发明的实施例提供了一种薄膜晶体管，该薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，进而使得该薄膜晶体管具有稳定的导电性能。
另一方面，提供了一种阵列基板，包括上述任一项所述的薄膜晶体管。
可选的，所述阵列基板还包括位于所述薄膜晶体管之上的钝化层，所述钝化层与所述金属保护层图案相接触，且所述钝化层与所述金属保护层图案设置有过孔。
本发明的实施例提供了一种阵列基板，该阵列基板的薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该阵列基板的薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，进而使得该阵列基板的薄膜晶体管具有稳定的导电性能。
再一方面，提供了一种显示装置，包括上述所述的阵列基板。
本发明的实施例提供了一种显示装置，该显示装置可以为液晶显示器、电子纸、OLED(Organic Light-Emitting Diode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
另一方面，提供了一种薄膜晶体管的制作方法，所述方法包括：
形成源漏金属层图案；
在所述源漏金属层图案之上形成金属保护层图案；所述金属保护层图案与所述源漏金属层图案相接触、位于所述源漏金属层图案所在区域内，且所述金属保护层图案的材料的金属活泼性大于所述源漏金属层图案的材料的金属活泼性。
可选的，若所述薄膜晶体管包括有源层图案和刻蚀阻挡层图案，则在形成源漏金属层图案之前，所述方法还包括：
形成有源层图案；其中，所述有源层图案位于所述源漏金属层图案之下；
在所述有源层图案之上形成刻蚀阻挡层图案；其中，所述刻蚀阻挡层图案位于所述有源层图案与所述源漏金属层图案之间，且与所述有源层图案相接触。
本发明的实施例提供了一种薄膜晶体管的制作方法，通过该制作方法得到的薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，通过该制作方法得到的薄膜晶体管具有稳定的导电性能。
另一方面，提供了一种阵列基板的制作方法，所述方法包括上述所述的薄膜晶体管的制作方法。
可选的，所述方法还包括：
在所述薄膜晶体管之上形成钝化层，其中，所述钝化层与所述金属保护层图案相接触；
所述钝化层与所述金属保护层图案形成过孔。
可选的，若所述金属保护层图案的材料为铝，则所述钝化层与所述金属保护层图案形成过孔具体为：
采用干刻法刻蚀所述钝化层，接着采用湿刻法刻蚀所述金属保护层图案以形成所述过孔。
本发明的实施例提供了一种阵列基板的制作方法，通过该阵列基板的制作方法得到的阵列基板的薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该阵列基板的薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，通过该制作方法得到的阵列基板的薄膜晶体管具有稳定的导电性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的一种阵列基板的结构示意图；
图4为本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图。
附图标记：
1-阵列基板；2-薄膜晶体管；10-栅极；20-栅绝缘层；30-有源层；40-源极；50-漏极；100-衬底；101-源漏金属层图案；102-金属保护层图案；103-栅极图案；104-栅绝缘层图案；105-有源层图案；106-刻蚀阻挡层图案；107-钝化层；108-过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。进一步需要理解的是，术语“图案”指的是经过构图工艺后形成的薄膜或者层结构。构图工艺是指将薄膜形成包含至少一个图案的层的工艺，包括掩膜、曝光、显影、刻蚀和剥离等工艺。
实施例一
本发明实施例提供了一种薄膜晶体管，参考图2所示，包括：源漏金属层图案101，还包括：位于源漏金属层图案101之上的金属保护层图案102，金属保护层图案102与源漏金属层图案101相接触、位于源漏金属层图案101所在区域内，且金属保护层图案102的材料的金属活泼性大于源漏金属层图案101的材料的金属活泼性。
需要说明的是，本发明实施例中仅详细介绍薄膜晶体管中与发明点相关的结构，本领域技术人员能够根据公知常识以及现有技术获知，薄膜晶体管还可以包含其他的部件，例如：还可以包含栅极、栅绝缘层等。示例的，参考图2所示，上述薄膜晶体管还可以包括栅极图案103、栅绝缘层图案104和有源层图案105，以形成完整的薄膜晶体管，其中，栅极图案包括栅极。本发明实施例对于该薄膜晶体管包括的其他图案的结构不作限定。
上述薄膜晶体管中，参考图2所示，源漏金属层图案101是指对金属薄膜构图后形成的图案，该源漏金属层图案101包括源极40和漏极50。
这里需要说明的是，薄膜晶体管包括栅极、源极和漏极，一般源极、漏极是对称结构，所以其源极、漏极是没有区别的。在本发明实施例中，为区分薄膜晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。此外，按照薄膜晶体管的特性可以将薄膜晶体管分为N型和P型，本发明实施例对此不作限定。
一般的，根据电极的位置关系可以将薄膜晶体管分为两类：一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。上述薄膜晶体管可以是底栅型薄膜晶体管，也可以是顶栅型薄膜晶体管，本发明实施例对此不做限定。本发明实施例以及附图均以底栅型薄膜晶体管为例进行说明。
上述薄膜晶体管中，本发明实施例对于源漏金属层图案和金属保护层图案的材料均不作限定，只要满足金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性即可。示例的，由于铜具有极强的导电性和较小的电阻，经常用于形成源漏金属层图案，但是铜容易被氧化，从而会降低源漏金属层图案的导电性；铝的金属活泼性比铜的金属活泼性强，因而可以用于形成金属保护层图案，以保护铜形成的源漏金属层图案。
本发明的实施例提供了一种薄膜晶体管，该薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，进而使得该薄膜晶体管具有稳定的导电性能。
可选的，金属保护层图案的边界与源漏金属层图案的边界重合，这样，金属保护层图案可以完全保护源漏金属层图案，最大程度上避免源漏金属层图案被氧化。
可选的，为了提高源漏金属层图案的导电性同时降低其电阻，源漏金属层图案的材料为铜或铜合金；若源漏金属层图案的材料为铜或铜合金，金属保护层图案的材料可以为铝，铝的金属活泼性比铜的金属活泼性强；当上述薄膜晶体管处于有氧环境中，铝会先与氧发生反应，从而尽可能避免铜或铜合金被氧化。
可选的，如图2所示，上述薄膜晶体管还可以包括：位于源漏金属层图案101之下的有源层图案105；刻蚀阻挡层图案106，刻蚀阻挡层图案106位于有源层图案105与源漏金属层图案101之间，且与有源层图案105相接触。刻蚀阻挡层图案可以保护有源层图案，避免形成源漏金属层图案的过程中，对有源层图案造成影响。
这里需要说明的是，本发明实施例对于有源层图案和刻蚀阻挡层图案的材料均不作限定。示例的，有源层图案的材料可以是非晶硅、多晶硅或金属氧化物等材料，刻蚀阻挡层图案的材料可以是氮化硅、氧化硅或氮氧化硅等材料。另外，本发明实施例对于刻蚀阻挡层图案的层数不作限定，示例的，上述薄膜晶体管可以是包括单层刻蚀阻挡层图案，还可以是包括两层或多层刻蚀阻挡层图案，这里不作具体限定，具体可以根据实际情况而定。本发明实施例以及附图均以薄膜晶体管包括单层刻蚀阻挡层图案为例进行说明。
进一步可选的，上述有源层图案的材料可以为铟镓锌氧化物、铟锡锌氧化物、锌锡氧化物或氮氧化锌。包括该有源层图案的薄膜晶体管具有电子迁移率高、导电性能好、反应速度快等特点。
实施例二
本发明实施例提供了一种阵列基板，包括上述任一项所述的薄膜晶体管。
本发明的实施例提供了一种阵列基板，该阵列基板的薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该阵列基板的薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，进而使得该阵列基板的薄膜晶体管具有稳定的导电性能。
可选的，参考图3所示，阵列基板1还包括位于薄膜晶体管2之上的钝化层107，钝化层107与金属保护层图案102相接触，且钝化层107与金属保护层图案102设置有过孔108。结合图2和图3所示，该过孔108用于将源漏金属层图案101中的漏极50与像素电极(图中未示出)电连接。
这里需要说明的是，阵列基板还可以包括像素电极、平坦层等层结构，这里不作具体限定。另外，本发明实施例对于阵列基板包括的钝化层的层数不作限定，示例的，阵列基板可以包括单层钝化层、两层或多层钝化层，本发明实施例以及附图均以阵列基板包括三层钝化层为例进行说明。
在薄膜晶体管之上形成钝化层，有利于后续形成其他的薄膜或者层结构，并且对薄膜晶体管起到绝缘和保护作用。
实施例三
本发明实施例提供了一种显示装置，包括上述任一项所述的阵列基板。该显示装置可以为液晶显示器、电子纸、OLED(Organic Light-Emitting Diode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
实施例四
本发明实施例提供了一种薄膜晶体管的制作方法，该制作方法包括：
形成源漏金属层图案。
在源漏金属层图案之上形成金属保护层图案；金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内，且金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性。
本发明的实施例提供了一种薄膜晶体管的制作方法，通过该制作方法得到的薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，通过该制作方法得到的薄膜晶体管具有稳定的导电性能。
可选的，若薄膜晶体管包括有源层图案和刻蚀阻挡层图案，则在形成源漏金属层图案之前，该方法还包括：
形成有源层图案；其中，有源层图案位于源漏金属层图案之下。
在有源层图案之上形成刻蚀阻挡层图案；其中，刻蚀阻挡层图案位于有源层图案与源漏金属层图案之间，且与有源层图案相接触。
下面以图2所示的薄膜晶体管为例，说明该薄膜晶体管的具体制备方法，参考图4所示，该方法包括：
S01、在衬底100上依次形成栅极图案103、栅绝缘层图案104。
具体的，可以是在玻璃、塑料(聚酰亚胺)或者涂敷绝缘层的衬底上，使用溅射方法沉积金属或金属合金层，并通过一次构图工艺形成栅极图案，其中，栅极图案的材料可以是金属、ITO(Indium Tin Oxide，氧化铟锡)或者掺杂硅的有机导电物，厚度可以为20-200nm，示例的，厚度可以是20nm、50nm、100nm、150nm或200nm。
栅绝缘层图案可以是采用常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积或溅射等方法沉积SiOx(氧化硅)、SiNx(氮化硅)、金属氧化物、金属氮化物等，并通过一次构图工艺形成，其中，栅绝缘层图案覆盖栅极图案，厚度可以为30-1000nm，示例的，厚度可以是30nm、100nm、500nm、700nm或1000nm。
进一步需要说明的是，本发明实施例对于形成的栅绝缘层图案的层数不作限定。示例的，可以是形成单层的栅绝缘层图案，还可以是形成两层或多层栅绝缘层图案，这里不作限定，本发明实施例以及附图均以形成单层栅绝缘层图案为例进行说明。
S02、在衬底100上依次形成有源层图案105、刻蚀阻挡层图案106。
具体的，可以采用溅射、溶胶-凝胶、真空蒸镀、喷涂、喷墨打印等方法沉积有源层材料，并通过一次构图工艺在栅绝缘层图案之上形成有源层图案，其中，有源层图案的材料可以为铟镓锌氧化物、铟锡锌氧化物、锌锡氧化物或氮氧化锌。
这里需要说明的是，溶胶-凝胶法是用含高化学活性组分的化合物作前驱体，在液相下将这些原料均匀混合，并进行水解、缩合化学反应，在溶液中形成稳定的透明溶胶体系，溶胶经陈化胶粒间缓慢聚合，形成三维空间网络结构的凝胶。凝胶经过干燥、烧结固化制备出所需要的材料。
刻蚀阻挡层图案可以是采用原子层沉积、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等方法沉积SiOx、SiNx、金属氧化物、金属氮化物等，并通过一次构图工艺形成。这里需要说明的是，本发明实施例对于刻蚀阻挡层图案的层数不作限定，示例的，可以形成单层刻蚀阻挡层图案，还可以形成两层或多层刻蚀阻挡层图案，这里不作具体限定，具体可以根据实际情况而定。本发明实施例以及附图均以形成单层刻蚀阻挡层图案为例进行说明。
S03、在衬底100上形成源漏金属层图案101、金属保护层图案102。金属保护层图案102与源漏金属层图案101相接触、位于源漏金属层图案101所在区域内，且金属保护层图案102的材料的金属活泼性大于源漏金属层图案101的材料的金属活泼性。
具体的，可以采用溅射方法沉积源漏金属层图案的材料，并通过一次构图工艺形成源漏金属层图案，接着在源漏金属层图案之上可以采用溅射方法沉积金属保护层图案的材料，并通过一次构图工艺形成金属保护层图案。其中，源漏金属层图案的材料可以是金属或者金属合金，示例的，源漏金属层图案的材料可以是铜；金属保护层图案的材料可以是比源漏金属层图案的材料的金属活泼性强的材料，示例的，若源漏金属层图案的材料是铜，金属保护层图案的材料可以是铝。
这里需要说明的是，上述形成源漏金属层图案和金属保护层图案采用了两次构图工艺形成，当然，还可以采用一次构图工艺形成。具体的，可以采用溅射方法依次沉积源漏金属层图案的材料和金属保护层图案的材料，接着再通过一次构图工艺形成源漏金属层图案和金属保护层图案。
进一步需要说明的是，上述制备方法可以形成包括多个薄膜晶体管的显示面板，应用于显示技术领域。当然，薄膜晶体管还可以是直接在衬底上依次形成栅极图案、栅绝缘层图案、有源层图案、刻蚀阻挡层图案、源漏金属层图案和金属保护层图案，这样可以直接形成单独的薄膜晶体管，作为单独的元器件使用。
实施例五
本发明实施例提供了一种阵列基板的制作方法，该方法包括上述任一项所述的薄膜晶体管的制作方法。
本发明的实施例提供了一种阵列基板的制作方法，通过该阵列基板的制作方法得到的阵列基板的薄膜晶体管包括位于源漏金属层图案之上的金属保护层图案，金属保护层图案与源漏金属层图案相接触、位于源漏金属层图案所在区域内；当该阵列基板的薄膜晶体管置于有氧环境中，由于金属保护层图案的材料的金属活泼性大于源漏金属层图案的材料的金属活泼性，则金属保护层图案会先于源漏金属层图案与氧发生反应，从而保护位于其下方且相接触的源漏金属层图案，尽可能避免源漏金属层图案被氧化，通过该制作方法得到的阵列基板的薄膜晶体管具有稳定的导电性能。
进一步的，上述方法还包括：参考图3所示，在薄膜晶体管2之上形成钝化层107，其中，钝化层107与金属保护层图案102相接触；钝化层107与金属保护层图案102形成过孔108。
这里需要说明的是，在钝化层之上还可以形成像素电极、平坦化层等层结构，这里不作具体限定。另外，本发明实施例对于形成的钝化层的层数不作限定，示例的，可以形成单层钝化层、两层或多层钝化层，本发明实施例以及附图均以形成三层钝化层为例进行说明。
在薄膜晶体管之上形成钝化层，有利于后续形成其他的薄膜或者层结构，并且对薄膜晶体管起到绝缘和保护作用。
进一步可选的，若金属保护层图案的材料为铝，则钝化层与金属保护层图案形成过孔具体为：采用干刻法刻蚀钝化层，接着采用湿刻法刻蚀金属保护层图案以形成过孔。
由于铝容易被氧化形成致密的氧化铝，被氧化的铝通过干刻法刻蚀难度大。采用湿刻法可以很容易地将其刻蚀，形成过孔。若阵列基板还包括像素电极，则像素电极可以通过该过孔与源漏金属层图案电连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种薄膜晶体管，包括：源漏金属层图案，其特征在于，还包括：
位于所述源漏金属层图案之上的金属保护层图案，所述金属保护层图案与所述源漏金属层图案相接触、位于所述源漏金属层图案所在区域内，且所述金属保护层图案的材料的金属活泼性大于所述源漏金属层图案的材料的金属活泼性；
所述源漏金属层图案的材料为铜或铜合金，所述金属保护层图案的材料为铝；
所述金属保护层图案的边界与所述源漏金属层图案的边界重合。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
位于所述源漏金属层图案之下的有源层图案；
刻蚀阻挡层图案；所述刻蚀阻挡层图案位于所述有源层图案与所述源漏金属层图案之间，且与所述有源层图案相接触。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层图案的材料为铟镓锌氧化物、铟锡锌氧化物、锌锡氧化物或氮氧化锌。
4.一种阵列基板，其特征在于，包括权利要求1-3任一项所述的薄膜晶体管。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括位于所述薄膜晶体管之上的钝化层，所述钝化层与所述金属保护层图案相接触，且所述钝化层与所述金属保护层图案设置有过孔。
6.一种显示装置，其特征在于，包括权利要求4或5所述的阵列基板。
7.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
形成源漏金属层图案；
在所述源漏金属层图案之上形成金属保护层图案；所述金属保护层图案与所述源漏金属层图案相接触、位于所述源漏金属层图案所在区域内，且所述金属保护层图案的材料的金属活泼性大于所述源漏金属层图案的材料的金属活泼性；
所述源漏金属层图案的材料为铜或铜合金，所述金属保护层图案的材料为铝；
形成所述金属保护层图案的边界与所述源漏金属层图案的边界重合。
8.根据权利要求7所述的制作方法，其特征在于，若所述薄膜晶体管包括有源层图案和刻蚀阻挡层图案，则在形成源漏金属层图案之前，所述方法还包括：
形成有源层图案；其中，所述有源层图案位于所述源漏金属层图案之下；
在所述有源层图案之上形成刻蚀阻挡层图案；其中，所述刻蚀阻挡层图案位于所述有源层图案与所述源漏金属层图案之间，且与所述有源层图案相接触。
9.一种阵列基板的制作方法，其特征在于，所述方法包括权利要求7或8所述的薄膜晶体管的制作方法。
10.根据权利要求9所述的制作方法，其特征在于，所述方法还包括：
在所述薄膜晶体管之上形成钝化层，其中，所述钝化层与所述金属保护层图案相接触；
所述钝化层与所述金属保护层图案形成过孔。
11.根据权利要求10所述的制作方法，其特征在于，若所述金属保护层图案的材料为铝，则所述钝化层与所述金属保护层图案形成过孔具体为：
采用干刻法刻蚀所述钝化层，接着采用湿刻法刻蚀所述金属保护层图案以形成所述过孔。
CN201510364377.XA 2015-06-26 2015-06-26 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置 Active CN104882489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510364377.XA CN104882489B (zh) 2015-06-26 2015-06-26 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510364377.XA CN104882489B (zh) 2015-06-26 2015-06-26 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104882489A CN104882489A (zh) 2015-09-02
CN104882489B true CN104882489B (zh) 2018-07-06

Family

ID=53949903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510364377.XA Active CN104882489B (zh) 2015-06-26 2015-06-26 薄膜晶体管及制作方法、阵列基板及制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN104882489B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766803B (zh) 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593184A (zh) * 2010-06-10 2012-07-18 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN104698661A (zh) * 2015-01-12 2015-06-10 友达光电股份有限公司 显示面板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043162A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593184A (zh) * 2010-06-10 2012-07-18 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN104698661A (zh) * 2015-01-12 2015-06-10 友达光电股份有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
CN104882489A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
CN104170069B (zh) 半导体器件及其制造方法
CN202601619U (zh) 一种薄膜晶体管、阵列基板和显示器
CN103700707B (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN206628470U (zh) 一种阵列基板及显示装置
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN102646684B (zh) 一种阵列基板及其制造方法和显示设备
CN109449182A (zh) 显示基板及其制造方法、显示装置
CN105097941B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN104701328B (zh) 一种阵列基板及其制造方法、显示装置
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN104681624A (zh) 单晶硅基底tft器件
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN102664154A (zh) 一种用于金属氧化物半导体薄膜晶体管的封装方法
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN108493216A (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104078468B (zh) 薄膜晶体管阵列面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant