CN104851820B - 半导体器件的针孔类缺陷检测方法 - Google Patents
半导体器件的针孔类缺陷检测方法 Download PDFInfo
- Publication number
- CN104851820B CN104851820B CN201410055552.2A CN201410055552A CN104851820B CN 104851820 B CN104851820 B CN 104851820B CN 201410055552 A CN201410055552 A CN 201410055552A CN 104851820 B CN104851820 B CN 104851820B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor devices
- photoresist
- pin hole
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种半导体器件的缺陷检测方法，包括：在形成有氧化层的衬底表面生长金属层，所述金属层位于所述氧化层的上方；在所述金属层的表面涂覆光刻胶，以形成对所述金属层中无缺陷区域的保护层；依次对涂覆有所述光刻胶的衬底进行金属层蚀刻和氧化层蚀刻；去除所述衬底表面的光刻胶；刻蚀掉所述金属层；检测所述氧化层是否存在缺陷，以确定半导体器件是否存在缺陷。本发明的技术方案能够方便地检测到半导体器件中的针孔类缺陷，避免针孔类缺陷的存在影响半导体器件的使用寿命和可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体器件的针孔类缺陷检测方法。
背景技术
半导体行业内对IC(Integrated Circuit，集成电路)的检测分析方式主要有OM(Optical Microscopy，光学显微镜)、SEM(Scanning electron microscopy，扫描式电子显微镜)、纵切与染色、RIE刻蚀(Reactive Ion Etching，反应离子刻蚀)、CMP(ChemicalMechanical Polishing，化学机械平坦化)、湿法腐蚀、EMMI(Emission Microscope，微光显微镜)、元素成分分析等。针对环境颗粒异物类的缺陷还可以做KLA扫描(KLA设备是一种表面缺陷检测设备)，KLA设备是针对半导体的表面缺陷进行检查分析的仪器，该设备利用激光扫描样品的整个表面，通过探测器收集到的信号，快速地将缺陷(包括微粒、划伤、坑点、污染、痕迹等)进行分类，统计每一种缺陷的数量并且测量出相应的缺陷尺寸，最后给出整个表面的缺陷分布图以及检测报告，并能够根据预先设定的标准，给出检测样品合格与否的判断与元素成分的分析等。
在上述的多种检测方式中，OM和SEM主要用于观察形貌并采集图像，是使用最为广泛的基础观察分析工具；纵切与染色主要用于观察剖面和确认有无注入及注入结深等；RIE刻蚀与AIE刻蚀主要用于在分析过程中去除表面不需要的图形层，以便于对缺陷图形层进行下一步深入分析；CMP主要用于精确样品制备；湿法腐蚀主要用于解封及去层等；EMMI主要用于漏电类失效的定点分析；KLA扫描主要针对颗粒异物凹坑之类缺陷，确认其尺寸分布和影响面积；元素成分分析主要用于确定缺陷物质的化学成分及含量等。
随着技术的发展，分析手段越来越先进，但仍有一些特殊缺陷不容易被发现和检测。比如在DMOS(Double-Diffused Metal-Oxide Semiconductor，双重扩散金属氧化半导体)产品的制造过程中，有一类被称为“Pin-hole(针孔)”类的缺陷。这种缺陷主要存在于金属层中，此类缺陷最大的特点是特征尺寸小(一般最长方向的长度约在微米数量级)，形状为不规则的孔洞(如同针孔一般)。同时又因为金属层颜色浅，反射率高，所以直接对金属层采用常规的显微镜检查及KLA扫描等手段很难检测出缺陷来。但是此类缺陷的存在会影响产品的寿命和可靠性，是实际产品制造过程中必须要解决的难题。
因此，如何方便地对半导体器件中的针孔类缺陷进行检测成为亟待解决的技术问题。
发明内容
本发明正是基于上述问题，提出了一种新的半导体器件的缺陷检测技术，可以方便地检测到半导体器件中的针孔类缺陷，避免针孔类缺陷的存在影响半导体器件的使用寿命和可靠性。
有鉴于此，本发明提出了一种半导体器件的针孔类缺陷检测方法，包括：在形成有氧化层的衬底表面生长金属层，所述金属层位于所述氧化层的上方；在所述金属层的表面涂覆光刻胶，以形成对所述金属层中无针孔类缺陷的区域的保护层；依次对涂覆有所述光刻胶的衬底进行金属层蚀刻和氧化层蚀刻；去除所述衬底表面的光刻胶；刻蚀掉所述金属层；检测所述氧化层是否存在缺陷，以确定半导体器件是否存在针孔类缺陷。
在该技术方案中，由于金属层中的针孔类缺陷尺寸较小、形状不规则，且金属层颜色较浅导致金属层中的针孔类缺陷不易检测，而本申请中通过形成对金属层中无缺陷区域的保护层，使得在对涂覆有光刻胶的衬底进行金属层蚀刻时，只能蚀刻掉金属层中有缺陷的区域，从而使得在进行氧化层蚀刻时，也只能蚀刻掉对应于金属层中有缺陷区域的氧化层(即金属层中有缺陷区域下方的氧化层)，进而可以将金属层中针孔类缺陷放大转移到氧化层中，在需要检测金属层中是否存在针孔类缺陷时，只需检测氧化层中是否存在缺陷即可，使得能够容易地检测到半导体器件中的针孔类缺陷，避免此类缺陷的存在影响半导体器件的使用寿命和可靠性。同时，由于检测工艺简单，因此也可以降低对半导体器件的检测成本。
在上述技术方案中，优选地，所述在形成有氧化层的衬底表面生长金属层的步骤具体为：在形成有所述氧化层的衬底表面生长第一层金属层；在所述第一层金属层的表面生长第二层金属层。
在该技术方案中，第一层金属层作为氧化层和第二层金属层之间的缓冲连接层，可以减小接触电阻。
在上述技术方案中，优选地，所述对涂覆有所述光刻胶的衬底进行金属层蚀刻的步骤具体为：依次对涂覆有所述光刻胶的衬底进行所述第二层金属层的蚀刻和所述第一层金属层的蚀刻。
在上述技术方案中，优选地，所述第一层金属层为钛层，所述第二层金属层为铝层。
在该技术方案中，对第二层金属层和第一层金属层进行蚀刻所使用的蚀刻液是不同的，因此需要依次对第二层金属层和第一层金属层进行蚀刻，即对第一层金属层(钛层)进行蚀刻时，使用钛腐蚀液，对第二层金属层(铝层)进行蚀刻时，使用铝腐蚀液。
在上述技术方案中，优选地，所述第一层金属层的厚度为4500埃至5500埃，所述第二层金属层的厚度为23000埃至33000埃。
在该技术方案中，第一层金属层的厚度优选为5000埃，第二层金属层的厚度优选为28000埃。
在上述技术方案中，优选地，在所述金属层的表面涂覆光刻胶之后，以及在形成对所述金属层中无缺陷区域的保护层之前，还包括：对所述金属层表面的光刻胶进行显影处理；对经过显影处理的光刻胶进行固化处理。
在该技术方案中，由于只需检测出金属层中是否存在缺陷，因此无需在涂覆光刻胶之后进行曝光形成图形，只需进行显影处理即可。
在上述技术方案中，优选地，在所述去除所述衬底表面的光刻胶之后，以及刻蚀掉所述金属层之前，还包括：对去除所述光刻胶之后的衬底表面进行清洗。
通过对去除光刻胶之后的衬底表面进行清洗，可以避免在衬底表面残留有机和脏污而影响对金属层的刻蚀效果。
在上述技术方案中，优选地，所述氧化层的厚度为900埃至1100埃。
在该技术方案中，氧化层的厚度优选为1000埃。
在上述技术方案中，优选地，所述光刻胶的厚度为28000埃至38000埃。
在该技术方案中，光刻胶的厚度优选为33000埃，以确保金属层中无缺陷区域能够不被蚀刻掉。
在上述技术方案中，优选地，通过对所述氧化层的表面进行扫描，以检测所述氧化层是否存在缺陷。
通过以上技术方案，可以方便地检测到半导体器件中的针孔类缺陷，避免针孔类缺陷的存在影响半导体器件的使用寿命和可靠性
附图说明
图1示出了根据本发明的实施例的半导体器件的针孔类缺陷检测方法的示意流程图；
图2A至图2F示出了根据本发明的实施例的半导体器件的缺陷检测流程示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的半导体器件的针孔类缺陷检测方法的示意流程图。
如图1所示，根据本发明的实施例的半导体器件的针孔类缺陷检测方法，包括：步骤102，在形成有氧化层的衬底表面生长金属层，所述金属层位于所述氧化层的上方；步骤104，在所述金属层的表面涂覆光刻胶，以形成对所述金属层中无针孔类缺陷的区域的保护层；步骤106，依次对涂覆有所述光刻胶的衬底进行金属层蚀刻和氧化层蚀刻；步骤108，去除所述衬底表面的光刻胶；步骤110，刻蚀掉所述金属层；步骤112，检测所述氧化层是否存在缺陷，以确定半导体器件是否存在针孔类缺陷。
在该技术方案中，由于金属层中的针孔类缺陷尺寸较小、形状不规则，且金属层颜色较浅导致金属层中的针孔类缺陷不易检测，而本申请中通过形成对金属层中无缺陷区域的保护层，使得在对涂覆有光刻胶的衬底进行金属层蚀刻时，只能蚀刻掉金属层中有缺陷的区域，从而使得在进行氧化层蚀刻时，也只能蚀刻掉对应于金属层中有缺陷区域的氧化层(即金属层中有缺陷区域下方的氧化层)，进而可以将金属层中针孔类缺陷放大转移到氧化层中，在需要检测金属层中是否存在针孔类缺陷时，只需检测氧化层中是否存在缺陷即可，使得能够容易地检测到半导体器件中的针孔类缺陷，避免此类缺陷的存在影响半导体器件的使用寿命和可靠性。同时，由于检测工艺简单，因此也可以降低对半导体器件的检测成本。
在上述技术方案中，优选地，所述在形成有氧化层的衬底表面生长金属层的步骤具体为：在形成有所述氧化层的衬底表面生长第一层金属层；在所述第一层金属层的表面生长第二层金属层。
在该技术方案中，第一层金属层作为氧化层和第二层金属层之间的缓冲连接层，可以减小接触电阻。
在上述技术方案中，优选地，所述对涂覆有所述光刻胶的衬底进行金属层蚀刻的步骤具体为：依次对涂覆有所述光刻胶的衬底进行所述第二层金属层的蚀刻和所述第一层金属层的蚀刻。
在上述技术方案中，优选地，所述第一层金属层为钛层，所述第二层金属层为铝层。
在该技术方案中，对第二层金属层和第一层金属层进行蚀刻所使用的蚀刻液是不同的，因此需要依次对第二层金属层和第一层金属层进行蚀刻，即对第一层金属层(钛层)进行蚀刻时，使用钛腐蚀液，对第二层金属层(铝层)进行蚀刻时，使用铝腐蚀液。
在上述技术方案中，优选地，所述第一层金属层的厚度为4500埃至5500埃，所述第二层金属层的厚度为23000埃至33000埃。
在该技术方案中，第一层金属层的厚度优选为5000埃，第二层金属层的厚度优选为28000埃。
在上述技术方案中，优选地，在所述金属层的表面涂覆光刻胶之后，以及在形成对所述金属层中无缺陷区域的保护层之前，还包括：对所述金属层表面的光刻胶进行显影处理；对经过显影处理的光刻胶进行固化处理。
在该技术方案中，由于只需检测出金属层中是否存在缺陷，因此无需在涂覆光刻胶之后进行曝光形成图形，只需进行显影处理即可。
在上述技术方案中，优选地，在所述去除所述衬底表面的光刻胶之后，以及刻蚀掉所述金属层之前，还包括：对去除所述光刻胶之后的衬底表面进行清洗。
通过对去除光刻胶之后的衬底表面进行清洗，可以避免在衬底表面残留有机和脏污而影响对金属层的刻蚀效果。
在上述技术方案中，优选地，所述氧化层的厚度为900埃至1100埃。
在该技术方案中，氧化层的厚度优选为1000埃。
在上述技术方案中，优选地，所述光刻胶的厚度为28000埃至38000埃。
在该技术方案中，光刻胶的厚度优选为33000埃，以确保金属层中无缺陷区域能够不被蚀刻掉。
在上述技术方案中，优选地，通过对所述氧化层的表面进行扫描，以检测所述氧化层是否存在缺陷。
下面结合图2A至图2F详细说明根据本发明的实施例的半导体器件的缺陷检测流程。
图2A至图2F示出了根据本发明的实施例的半导体器件的缺陷检测流程示意图。
为便于将无缺陷的半导体器件于有缺陷的半导体器件进行对比，图2A至图2F中的(a)图均为无缺陷的半导体器件的示意图，图2A至图2F中的(b)图均为有缺陷的半导体器件的示意图。
如图2A所示，在衬底202的表面生长氧化层204，便于后续将金属层中的缺陷转移到氧化层204上，以进行KLA扫描分析。其中氧化层204的厚度可以为1000埃，在生长氧化层204之前，可以先对衬底202进行预清洗处理，以去除衬底202表面的自然氧化层，其中衬底202可以是硅片。
如图2B所示，在氧化层204的表面生长厚度为5000埃的钛层206，并在钛层206的表面生长一层厚度为28000埃的铝层208。其中，钛层206主要作为氧化层204和铝层208之间的缓冲连接层，以减小接触电阻。如图2B中(b)图所示，在铝层208中出现针孔类缺陷2082。
如图2C所示，在铝层208的表面涂覆光刻胶210，为确保光刻胶210的覆盖区域不被蚀刻掉，光刻胶210的厚度需较厚，可以是33000埃。由于只需对铝层208中的针孔类缺陷进行检测，不用形成图形，因此在涂覆光刻胶210之后，无需进行曝光处理，只需进行显影，并对光刻胶210进行紫外光固化处理。若铝层208有缺陷，则在光刻胶210的相应位置也会形成缺陷(如图2C中(b)图所示)，从而无法保护光刻胶210下的金属层(铝层208和钛层206)被蚀刻液腐蚀。
如图2D所示，对形成有光刻胶的衬底202依次进行铝层208蚀刻、钛层206蚀刻和氧化层204蚀刻，以分别蚀刻掉缺陷区域的铝层、钛层和氧化层。若铝层208中有缺陷，会导致缺陷位置的光刻胶缺失或崩塌，造成缺陷位置的铝层和钛层被蚀刻掉，而钛层底部的氧化层也会被蚀刻掉，如图2D中(b)图所示。若铝层208中没有针孔类缺陷，则铝层208表面因受光刻胶210保护不会被蚀刻，如图2D中(a)图所示。其中，在对氧化层进行蚀刻时，可以采用缓氧蚀刻的方法进行蚀刻，即采用BOE(buffer oxide etch，缓氧蚀刻液)进行蚀刻。
如图2E所示，去除光刻胶210，并对铝层208的表面进行清洗，以去除残留在铝层208表面的有机物及脏污等。其中，在去除光刻胶210时，可以采用等离子去胶的方法。
如图2F所示，在去除光刻胶210之后，分别刻蚀掉铝层208和钛层206，若铝层208中存在针孔类缺陷，则在氧化层204上也会出现缺陷(如图2F中(b)图所示的2042)，然后可以在氧化层204的表面进行缺陷扫描。
通过上述的检测流程，可以将金属层(如铝层208)中不易检测的缺陷转移放大到氧化层204上进行间接检测，以准确检测半导体器件是否存在，以及缺陷的位置，还可以间接反映缺陷尺寸，为进一步查找缺陷根源和改善控制提供了依据。本申请中可以抽选已制造出的半导体器件成品或制造过程中的半导体器件半成品作为检测片，以进行上述检测流程，从而对整批次的半导体器件进行检测。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中无法准确地对半导体器件中的针孔类缺陷进行检测，因此，本发明提出了一种新的半导体器件的缺陷检测技术，可以方便地检测到半导体器件中的针孔类缺陷，避免针孔类缺陷的存在影响半导体器件的使用寿命和可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件的针孔类缺陷检测方法，其特征在于，包括：
在形成有氧化层的衬底表面生长金属层，所述金属层位于所述氧化层的上方；
在所述金属层的表面涂覆光刻胶，以形成对所述金属层中无针孔类缺陷的区域的保护层；
依次对涂覆有所述光刻胶的衬底进行金属层蚀刻和氧化层蚀刻；
去除所述衬底表面的光刻胶；
刻蚀掉所述金属层；
检测所述氧化层是否存在缺陷，以确定半导体器件是否存在针孔类缺陷。
2.根据权利要求1所述的半导体器件的针孔类缺陷检测方法，其特征在于，所述在形成有氧化层的衬底表面生长金属层的步骤具体为：
在形成有所述氧化层的衬底表面生长第一层金属层；
在所述第一层金属层的表面生长第二层金属层。
3.根据权利要求2所述的半导体器件的针孔类缺陷检测方法，其特征在于，所述对涂覆有所述光刻胶的衬底进行金属层蚀刻的步骤具体为：
依次对涂覆有所述光刻胶的衬底进行所述第二层金属层的蚀刻和所述第一层金属层的蚀刻。
4.根据权利要求2所述的半导体器件的针孔类缺陷检测方法，其特征在于，所述第一层金属层为钛层，所述第二层金属层为铝层。
5.根据权利要求2所述的半导体器件的针孔类缺陷检测方法，其特征在于，所述第一层金属层的厚度为4500埃至5500埃，所述第二层金属层的厚度为23000埃至33000埃。
6.根据权利要求1所述的半导体器件的针孔类缺陷检测方法，其特征在于，在所述金属层的表面涂覆光刻胶之后，以及在形成对所述金属层中无缺陷区域的保护层之前，还包括：
对所述金属层表面的光刻胶进行显影处理；
对经过显影处理的光刻胶进行固化处理。
7.根据权利要求1所述的半导体器件的针孔类缺陷检测方法，其特征在于，在所述去除所述衬底表面的光刻胶之后，以及刻蚀掉所述金属层之前，还包括：
对去除所述光刻胶之后的衬底表面进行清洗。
8.根据权利要求1所述的半导体器件的针孔类缺陷检测方法，其特征在于，所述氧化层的厚度为900埃至1100埃。
9.根据权利要求1所述的半导体器件的针孔类缺陷检测方法，其特征在于，所述光刻胶的厚度为28000埃至38000埃。
10.根据权利要求1至9中任一项所述的半导体器件的针孔类缺陷检测方法，其特征在于，通过对所述氧化层的表面进行扫描，以检测所述氧化层是否存在缺陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410055552.2A CN104851820B (zh) | 2014-02-19 | 2014-02-19 | 半导体器件的针孔类缺陷检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410055552.2A CN104851820B (zh) | 2014-02-19 | 2014-02-19 | 半导体器件的针孔类缺陷检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104851820A CN104851820A (zh) | 2015-08-19 |
| CN104851820B true CN104851820B (zh) | 2017-11-24 |
Family
ID=53851367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410055552.2A Active CN104851820B (zh) | 2014-02-19 | 2014-02-19 | 半导体器件的针孔类缺陷检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851820B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010863B (zh) * | 2017-12-07 | 2021-10-01 | 武汉新芯集成电路制造有限公司 | 凹陷缺陷的检测方法以及用于检测凹陷缺陷的晶圆 |
| CN111336792B (zh) * | 2018-12-19 | 2022-03-11 | 江苏鲁汶仪器有限公司 | 一种干燥微水珠的腔体 |
| CN110473798B (zh) | 2019-08-19 | 2021-10-19 | 上海华力微电子有限公司 | 一种晶圆表面超小尺寸缺陷检测方法 |
| CN111524824B (zh) * | 2020-04-28 | 2023-04-07 | 上海华力集成电路制造有限公司 | 原子层沉积薄膜的针孔缺陷的检测方法 |
| CN111681968A (zh) * | 2020-06-19 | 2020-09-18 | 西安微电子技术研究所 | 一种验证金属后腐蚀缺陷的方法 |
| CN113097088A (zh) * | 2021-03-29 | 2021-07-09 | 工业和信息化部电子第五研究所华东分所 | 一种芯片针孔缺陷的检测方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225137B1 (en) * | 2000-03-21 | 2001-05-01 | Oki Electric Industry Co., Ltd. | Semiconductor wafer evaluation method |
| US6596553B1 (en) * | 2002-06-26 | 2003-07-22 | Advanced Micro Devices, Inc. | Method of pinhole decoration and detection |
| CN102110625A (zh) * | 2009-12-24 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种针孔类生长缺陷的检测方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5554438A (en) * | 1978-10-17 | 1980-04-21 | Matsushita Electronics Corp | Pinhole detecting method for chemical vapor-deposition film |
| JPS60140729A (ja) * | 1983-12-28 | 1985-07-25 | Oki Electric Ind Co Ltd | 半導体素子膜の欠陥検査方法 |
| JPH104129A (ja) * | 1996-06-17 | 1998-01-06 | Matsushita Electron Corp | アルミニウムヒロック評価方法 |
| JP2004327595A (ja) * | 2003-04-23 | 2004-11-18 | Sumitomo Mitsubishi Silicon Corp | ピンホール欠陥の評価方法 |
-
2014
- 2014-02-19 CN CN201410055552.2A patent/CN104851820B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225137B1 (en) * | 2000-03-21 | 2001-05-01 | Oki Electric Industry Co., Ltd. | Semiconductor wafer evaluation method |
| US6596553B1 (en) * | 2002-06-26 | 2003-07-22 | Advanced Micro Devices, Inc. | Method of pinhole decoration and detection |
| CN102110625A (zh) * | 2009-12-24 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种针孔类生长缺陷的检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104851820A (zh) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104851820B (zh) | 半导体器件的针孔类缺陷检测方法 | |
| CN102646566B (zh) | 用于在线sem观察的sem样品夹具及sem样品观察方法 | |
| US10795270B2 (en) | Methods of defect inspection | |
| US8817251B2 (en) | Defect inspection method | |
| TW201708811A (zh) | 半導體晶圓的評價方法 | |
| JP2008185392A (ja) | ウェハ外観検査装置 | |
| CN109216220B (zh) | 半导体器件的缺陷结构定位方法 | |
| US20080311283A1 (en) | Method of Inspecting and Manufacturing an Integrated Circuit | |
| JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
| JP4679299B2 (ja) | 検査方法、検査装置および半導体装置の製造方法 | |
| US7799655B2 (en) | Method for evaluation of bonded wafer | |
| JP3903901B2 (ja) | 薄膜デバイスの膜厚検査方法 | |
| JP2000510290A (ja) | 表面インスペクション機器の較正及びチェックのための標準及びこの標準の製造のための方法 | |
| KR100817082B1 (ko) | 표면 균일도 평가 시스템 및 그 평가 방법 | |
| TWI480543B (zh) | 半導體裝置之檢測圖案設計及其利用方法 | |
| JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
| Bearda et al. | Post-dicing particle control for 3D stacked IC integration flows | |
| JP4800596B2 (ja) | 欠陥解析システム、記録媒体、欠陥解析方法、及び工程管理方法 | |
| Liebens et al. | What’s in Space–Exploration and Improvement of Line/Space Defect Inspection of Fine-Pitch Redistribution Layer for Fan-Out Wafer Level Packaging | |
| CN100514058C (zh) | 酸槽与反应槽稳定度的侦测方法 | |
| KR100664857B1 (ko) | 웨이퍼 결함 분석 방법 | |
| KR20080088747A (ko) | 화학적 기계적 연마공정의 결함 검출 방법 | |
| Ming et al. | A review of the technology and process on integrated circuits failure analysis applied in communications products | |
| Miura et al. | Electrical characteristics of non-visual defects detected by e-beam inspection | |
| KR20080082696A (ko) | 반도체 장치의 콘택 오픈 결함 검사 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |