CN104752185B - 金属栅极的形成方法 - Google Patents
金属栅极的形成方法 Download PDFInfo
- Publication number
- CN104752185B CN104752185B CN201310754250.XA CN201310754250A CN104752185B CN 104752185 B CN104752185 B CN 104752185B CN 201310754250 A CN201310754250 A CN 201310754250A CN 104752185 B CN104752185 B CN 104752185B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial layer
- sacrificial
- dummy grid
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 51
- 239000002184 metal Substances 0.000 title claims abstract description 51
- 239000010410 layer Substances 0.000 claims abstract description 311
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 229920000642 polymer Polymers 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052794 bromium Inorganic materials 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000004215 Carbon black (E152) Substances 0.000 claims description 3
- 229930195733 hydrocarbon Natural products 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 208000027418 Wounds and injury Diseases 0.000 abstract description 6
- 208000014674 injury Diseases 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 239000007789 gas Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种金属栅极的形成方法，包括：提供半导体衬底，在衬底表面形成伪栅极，在衬底上形成层间介质层，层间介质层顶部与伪栅极顶部相平；利用外延生长形成至少覆盖伪栅极顶部的第一牺牲层；在层间介质层上形成第二牺牲层，第二牺牲层顶部与第一牺牲层顶部相平；去除第一牺牲层，在第二牺牲层内形成开口，开口底部露出伪栅极顶部；去除第一牺牲层后，去除伪栅极，在层间介质层内形成栅极凹槽；去除第二牺牲层，在栅极凹槽内填充金属层形成金属栅极。采用本发明的方法能够很好的保护层间介质层去除伪栅极的过程中不受损伤，从而使栅极凹槽的深度不会减小，进而使后续形成的金属栅极的高度不会减小，提高了后续形成的器件的性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及金属栅极的形成方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到MOS晶体管中。
图1至图4是现有技术中金属栅极的形成方法的剖面结构示意图。
参考图1，提供半导体衬底100，在所述衬底100上形成伪栅极101，所述伪栅极的材料为多晶硅。接着，形成覆盖衬底100和伪栅极101的氧化硅层102，氧化硅层102的顶部与伪栅极101的顶部相平。
参考图2，采用干法刻蚀的方法去除伪栅极101（参考图1），在氧化硅层102的内部形成栅极凹槽103。
参考图3，形成铝材料层104’，所述铝材料层104’填满栅极凹槽103并覆盖氧化硅层102的顶部。
参考图4，采用化学机械研磨的方法，使得铝材料层104’（参考图3）的顶部与氧化硅层102的顶部相平，形成铝栅极104。
采用现有技术的方法形成的金属栅极性能不好，严重时，金属栅极无法正常工作。
发明内容
本发明解决的问题是采用现有技术的方法形成的金属栅极性能不好，严重时，金属栅极无法正常工作。
为解决上述问题，本发明提供一种金属栅极的形成方法，包括：
提供半导体衬底，在所述衬底表面形成伪栅极，在衬底上形成层间介质层，所述层间介质层顶部与所述伪栅极顶部相平；
利用外延生长形成至少覆盖所述伪栅极顶部的第一牺牲层；
在层间介质层上形成第二牺牲层，所述第二牺牲层顶部与所述第一牺牲层顶部相平；
去除所述第一牺牲层，在所述第二牺牲层内形成开口，所述开口底部露出所述伪栅极顶部；
去除所述第一牺牲层后，去除所述伪栅极，在所述层间介质层内形成栅极凹槽；
去除第二牺牲层，在所述栅极凹槽内填充金属层形成金属栅极。
可选的，在层间介质层上形成第二牺牲层的方法包括：
形成第二牺牲材料层，覆盖所述层间介质层和第一牺牲层；
去除高于第一牺牲层顶部的第二牺牲材料层。
可选的，所述第二牺牲层的材料为非晶碳、第一聚合物或底部抗反射层，所述第一聚合物包括碳元素或者氟、溴、氯元素中的一种或它们的任意组合。
可选的，形成所述第二牺牲材料层的方法为沉积或涂抹；
去除高于第一牺牲层顶部的第二牺牲材料层的方法为化学机械研磨或刻蚀。
可选的，去除第二牺牲层的方法为灰化。
可选的，所述第一牺牲层还覆盖部分层间介质层，去除第一牺牲层后，去除所述伪栅极的步骤之前，还包括步骤：在所述开口侧壁形成牺牲侧墙；
去除所述伪栅极的步骤之后，去除第二牺牲层的步骤之前，还包括步骤：去除所述牺牲侧墙。
可选的，所述牺牲侧墙的形成方法包括：
形成牺牲侧墙材料层，填充所述开口并覆盖所述第二牺牲层；
刻蚀所述牺牲侧墙材料层，在所述开口侧壁形成牺牲侧墙。
可选的，所述牺牲侧墙的材料为第二聚合物，所述第二聚合物由烃类气体制备。
可选的，去除所述牺牲侧墙的方法为灰化。
可选的，所述第一牺牲层的材料与所述伪栅极的材料相同。
可选的，所述伪栅极的材料为多晶硅，所述第一牺牲层的材料为多晶硅。
可选的，去除第一牺牲层的方法为湿法腐蚀或者干法刻蚀。
可选的，在所述衬底表面形成伪栅极的步骤之后，在衬底上形成层间介质层的步骤之前，还包括：
在所述伪栅极周围形成侧墙。
可选的，所述层间介质层的材料为氧化硅。
可选的，在所述衬底和所述伪栅极之间还包括栅介质层，所述栅极凹槽底部露出所述栅介质层，所述栅介质层为高k栅介质层。
可选的，在所述衬底和所述伪栅极之间还包括栅介质层，所述栅极凹槽底部露出所述栅介质层，所述栅介质层为氧化硅层，去除第二牺牲层之后，在所述栅极凹槽内填充金属层的步骤之前，还包括：去除所述氧化硅层，在所述栅极凹槽的底部和侧壁形成高k栅介质层。
与现有技术相比，本发明的技术方案具有以下优点：
采用外延生长的方法形成至少覆盖伪栅极顶部的第一牺牲层，第一牺牲层能够将伪栅极全部覆盖，而且，第一牺牲层的位置决定了第二牺牲层内的开口的位置，从而使得第二牺牲层能够准确的将伪栅极顶部露出。此时，第二牺牲层将伪栅极周围的层间介质层进行覆盖，从而在去除伪栅极的过程中，第二牺牲层会对层间介质层进行保护，防止层间介质层也被刻蚀到，防止层间介质层的高度减小。这个过程是自对准过程，在刻蚀去除伪栅极前，形成的第二牺牲层能够精确的将伪栅极露出。与在层间介质层上形成只露出伪栅极顶部的光刻胶方法相比，能够避免对准精度差的问题。因此采用自对准的方法可以很好的保护层间介质层在去除伪栅极的过程中不受损伤，从而使栅极凹槽的深度不会减小，进而使后续形成的金属栅极的高度不会减小。保证了后续在该栅极凹槽内形成的金属栅极的高度，提高了金属栅极的性能。
附图说明
图1至图4是现有技术中金属栅极的形成方法的剖面结构示意图；
图5至图12是本发明具体实施例中的金属栅极的形成方法的剖面结构示意图。
具体实施方式
采用现有技术的方法形成的金属栅极性能不好，严重时，金属栅极无法正常工作的原因如下：
参考图2，采用刻蚀的方法去除伪栅极101（参考图1）时，即使氧化硅层102与伪栅极101之间的刻蚀选择比相差很大，也会造成氧化硅层102的损失，使得氧化硅层102的厚度有所减小，相应的使栅极凹槽103的深度也有所减小。
参考图4，采用化学机械研磨的方法，使得铝材料层104’（参考图3）的顶部与氧化硅层102的顶部相平时，受化学研磨设备条件限制，为了确保不在氧化硅层102表面残留铝材料，会多研磨一些氧化硅层102，从而使得氧化硅层102的高度继续降低，相应的使后续形成的铝栅极104的高度也进一步降低。
铝栅极104的高度如果太低，影响栅极阻值，进而影响栅极控制沟道电流的能力，因此，铝栅极104的性能不好，严重时，无法正常工作。
为了避免上述技术问题，发明人做过以下尝试来解决该技术问题，第一种尝试具体为：参考图1，在形成氧化硅层102时，采用增加氧化硅层102厚度的方法，但是，参考图2，在形成栅极凹槽103后，栅极凹槽103的深度会增加，从而在栅极凹槽103内填充铝材料层104’的步骤中，由于栅极凹槽103的深宽比太大，从而会使填充在栅极凹槽103内的铝材料层104’（参考图3）内部具有缝隙，从而影响后续形成的铝栅极的性能。因此，在形成氧化硅层102时，可以采用增加氧化硅层102厚度的方法不适用。
第二种尝试具体为：参考图1和图2，在刻蚀去除伪栅极101的过程中，为了减小氧化硅层102的损失，可以在氧化硅层102的上面形成图案化的光刻胶层（图未示），所述图案化的光刻胶覆盖氧化硅层102，同时露出伪栅极101。然后以图案化的光刻胶为掩膜对伪栅极101进行刻蚀，在氧化硅层102内形成栅极凹槽103。这种方法也很难减小氧化硅层102的损失，原因如下：伪栅极101的CD尺寸太小，再加上光刻工艺的对准精度的限制，很难将图案化的光刻胶正好露出伪栅极101，同时也会或多或少的露出氧化硅层102，因此，没有被图案化的光刻胶覆盖的氧化硅层102也会被刻蚀，接着，形成铝材料层104’（参考图3）的过程中，被刻蚀的氧化硅层102处也会填充铝材料层104’，然后，参考图4，采用化学机械抛光工艺将高于氧化硅层102上的铝材料层104’去除的过程中，为了去除被刻蚀的氧化硅层102处填充的铝材料层104’，会使氧化硅层102的整体高度大幅度下降，从而使栅极凹槽103的深度下降，进而使形成金属栅极高度减小。因此，采用图案化的光刻胶覆盖氧化硅层102的方法不适用。
因此，为了解决本发明的技术问题，本发明提供了一种金属栅极的形成方法，采用本发明的方法形成的金属栅极，可以提高后续形成的金属栅极的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
首先，参考图5，执行步骤S11，提供半导体衬底200，在所述衬底200表面形成伪栅极201，在衬底上形成层间介质层204，所述层间介质层204顶部与所述伪栅极201顶部相平。
半导体衬底200材料可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底200为硅衬底，其中还形成有隔离结构，所述隔离结构可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。
在所述衬底200表面形成栅介质层和覆盖该栅介质层的伪栅极材料层，在伪栅极材料层上形成图形化的光刻胶，以图形化的光刻胶为模板，刻蚀伪栅极材料层和栅介质层，形成伪栅极201、位于衬底200和伪栅极201之间的栅介质层（图未示）。本实施例中，栅介质层为高k栅介质层。所述高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。其他实施例中，栅介质层也可以为氧化硅层。
本实施例中，伪栅极201周围形成有侧墙202。侧墙202的材料可以为氧化硅、氮化硅或者氧化硅-氮化硅-氧化硅等多层材料。其他实施例中，伪栅极周围不形成侧墙，也属于本发明的保护范围。
形成刻蚀停止层203，刻蚀停止层203覆盖衬底200表面和侧墙202侧壁。刻蚀停止层203的作用为：后续刻蚀形成源极导电插塞通孔或漏极导电插塞通孔时，一方面使得源极导电插塞通孔和漏极导电插塞通孔都停止在刻蚀停止层203上，刻蚀停止层203可以保护刻蚀停止层203下面的衬底200不受损伤，另一方面，源极导电插塞通孔和漏极导电插塞通孔都停止在刻蚀停止层203上，都不会对刻蚀停止层203形成过刻蚀，从而能够形成深度相同的源极导电插塞通孔或漏极导电插塞通孔。本实施例中，刻蚀停止层203的材料为氮化硅。形成刻蚀停止层的方法为沉积。其他实施例中，不形成刻蚀停止层，也属于本发明的保护范围。
本实施例中，形成层间介质材料层，覆盖刻蚀停止层203、侧墙202和伪栅极201。然后采用化学机械研磨或刻蚀的方法去除高于伪栅极201的层间介质材料层，形成层间介质层204。层间介质层204顶部与伪栅极201顶部相平。其中，形成层间介质材料层的方法为化学气相沉积或高纵深比填沟工艺（HARP,High Aspect Ratio Process）。
接着，参考图6，执行步骤S12，利用外延生长形成至少覆盖所述伪栅极201顶部的第一牺牲层205。
本实施例中，第一牺牲层205的材料为多晶硅。第一牺牲层205不仅覆盖伪栅极201的顶部，还覆盖侧墙202顶部、刻蚀停止层203顶部和部分层间介质层204。所述外延生长为减压外延，具体形成工艺如下：硅源气体为硅烷或二氯二氢硅烷，外延压力为20～100Torr。当硅源气体为硅烷时，外延生长温度为600～950℃；当硅源气体为二氯二氢硅烷时，外延生长温度为1000～1100℃。其他实施例中，所述外延生长也可以为常压外延（压力为760Torr左右）生长或者选择性外延生长。
接着，参考图7，执行步骤S13，在层间介质层204上形成第二牺牲层206，所述第二牺牲层206顶部与所述第一牺牲层205顶部相平。
本实施例中，第二牺牲层206的材料为非晶碳。其他实施例中，第二牺牲层206的材料也可以为第一聚合物或底部抗反射涂层（BARC，Bottom Anti-Reflective Coating）。所述第一聚合物包括碳元素或者氟、溴、氯元素中的一种或它们的任意组合。形成第二牺牲层206的方法具体为：采用沉积或者涂抹的方法形成第二牺牲材料层，所述第二牺牲材料层覆盖层间介质层204和第一牺牲层205。接着，采用刻蚀或者化学机械研磨或刻蚀的方法去除高于第一牺牲层205顶部的第二牺牲材料层，形成第二牺牲层206。第二牺牲层206顶部与第一牺牲层205顶部相平。
其中，当第二牺牲层206为第一聚合物时，形成第二牺牲材料层的具体工艺为：为沉积气体的流量为100sccm～1000sccm，沉积压强为3mTorr～30mTorr，激发功率为300W～1500W，偏置功率为2MHz～60MHz，处理时间为8s～60s。所述沉积气体包括碳元素和氟、溴、氯元素中的一种或它们的任意组合。
接着，参考图8，执行步骤S14，去除所述第一牺牲层205（参考图7），在所述第二牺牲层206内形成开口207，所述开口207底部露出所述伪栅极201顶部。
本实施例中，去除第一牺牲层205的方法为干法刻蚀或湿法腐蚀。其中干法刻蚀的具体工艺如下：刻蚀气体包括HBr和Cl2中的一种或两种，以O2作为稀释气体，其中刻蚀气体与稀释气体的比例为100:1～1:100。湿法腐蚀剂为浓度是10～50%四甲基氢氧化铵（TMAH）溶液，湿法腐蚀的温度为10～100℃。
本实施例中，由于第一牺牲层205不仅覆盖了伪栅极201的顶部，还覆盖侧墙202顶部、刻蚀停止层203顶部和部分层间介质层204，因此，去除第一牺牲层205后，开口207的底部还露出了侧墙202顶部、刻蚀停止层203顶部和部分层间介质层204。
需要说明的是，刻蚀第一牺牲层205时，虽然对开口207底部的伪栅极201顶部、侧墙202顶部、刻蚀停止层203顶部和露出的层间介质层204都会有略小的损伤，与现有技术相比，该略小的损伤可以忽略不计。
接着，参考图9，在所述开口207的侧壁形成牺牲侧墙208。
本实施例中，牺牲侧墙208的材料为第二聚合物，由烃类气体制备。形成牺牲侧墙208的方法具体如下：在开口207的底部、侧壁和第二牺牲层206上沉积牺牲侧墙材料层，然后采用回刻的方法在开口207的侧壁形成牺牲侧墙208。相邻的两个牺牲侧墙208之间露出伪栅极201的顶部。采用化学式为CxHyFx的沉积气体沉积形成牺牲侧墙材料层，具体工艺如下：化学式为CH3F,CH2F2，C3HF3的沉积气体中的一种、两种或三种，沉积气体的总流量100～2000sccm。本实施例中，回刻形成牺牲侧墙208的激发功率100～2000W，偏置功率0～50W。
接着，参考图10，执行步骤S15，去除所述伪栅极201（参考图9），在所述层间介质层204内形成栅极凹槽209。
形成牺牲侧墙208后，以牺牲侧墙208为掩膜，去除伪栅极201。去除伪栅极201的方法为干法刻蚀或者是湿法腐蚀。属于本领域技术人员熟知工艺，在此不再赘述。去除伪栅极201的过程中，由于牺牲侧墙208和第二牺牲层206对层间介质层204、侧墙202和刻蚀停止层203的保护，使层间介质层204、侧墙202和刻蚀停止层203没有损伤，从而不会引起层间介质层204、侧墙202、刻蚀停止层203的高度下降，进而不会引起形成的栅极凹槽209的深度减小，保证了后续在栅极凹槽209内形成的金属栅极的高度。
需要说明的是：形成牺牲侧墙208与刻蚀去除伪栅极201的工艺是在同一个腔室进行的。之所以在同一个腔室进行，理由如下：（1）如果在第一反应腔室内形成牺牲侧墙208，在第二反应腔室进行刻蚀去除伪栅极201的工艺，那么将衬底移出第一反应腔室的过程中，衬底表面会在空气中发生氧化，不利于后续工艺的进行或者后续形成器件的性能不佳。（2）可以节省工艺步骤和工艺设备。
需要再次说明的是：刻蚀去除伪栅极201的过程中，在牺牲侧墙208的外侧壁会覆盖刻蚀副产物，该刻蚀副产物也为第二聚合物，以便在刻蚀去除伪栅极201的过程中，牺牲侧墙208和刻蚀副产物可以更好的保护侧墙202顶部、刻蚀停止层203顶部和部分层间介质层204不受损伤。
本实施例中，形成栅极凹槽209后，栅极凹槽209的底部会露出高k栅介质层。其他实施例中，如果栅介质层的材料为氧化硅，栅极凹槽209底部露出氧化硅栅介质层。
接着，参考图11，去除牺牲侧墙208（参考图10）。
本实施例中，去除牺牲侧墙208的方法为灰化或湿法腐蚀。
需要说明的是：牺牲侧墙208的材料之所以不能使用氧化硅或氮化硅。是因为，后续去除牺牲侧墙208时，同样会将层间介质层204、侧墙202和刻蚀停止层203部分去除。
接着，继续参考图11和图12，执行步骤S16，去除第二牺牲层206，在所述栅极凹槽209内填充金属材料层210’形成金属栅极210。
本实施例中，第二牺牲层206的材料为非晶碳时，可以采用灰化的方法去除。当第二牺牲层206的材料为第一聚合物时，可以采用灰化或湿法腐蚀的方法去除。所述湿法腐蚀剂为含氢氟酸溶液。
本实施例中，为了节省工艺步骤，同时去除第二牺牲层206和牺牲侧墙208。其他实施例中也可以分步骤去除第二牺牲层206和牺牲侧墙208。
在去除第二牺牲层206和牺牲侧墙208后，形成金属材料层，填充栅极凹槽209并且覆盖侧墙202顶部、刻蚀停止层203顶部和层间介质层204。然后，参考图12，去除高于层间介质层204顶部的金属材料层，形成金属栅极210。
在其他实施例中，如果栅极凹槽底部为氧化硅栅介质层，去除第二牺牲层和牺牲侧墙的步骤之后，形成金属材料层的步骤之前，需要去除氧化硅栅介质层，然后在栅极凹槽的底部和侧壁形成高k栅介质层。
本实施例中，外延生长形成的第一牺牲层不仅覆盖了伪栅极的顶部，还覆盖侧墙顶部、刻蚀停止层顶部和部分层间介质层。接着，在层间介质层上形成第二牺牲层，所述第二牺牲层顶部与所述第一牺牲层顶部相平。去除第一牺牲层后，在第二牺牲层内形成的开口底部不仅露出了伪栅极的顶部，还露出了侧墙顶部、刻蚀停止层顶部和部分层间介质层。因此，需要在开口的侧壁形成牺牲侧墙，相邻的两个牺牲侧墙之间只露出伪栅极。这样，刻蚀去除伪栅极的过程中，牺牲侧墙和第二牺牲层共同保护侧墙顶部、刻蚀停止层顶部和部分层间介质层不受损伤，因此，刻蚀去除伪栅极的过程中，不会引起层间介质层、侧墙和刻蚀停止层的高度下降。从而使形成的栅极凹槽的深度不会减小，保证了后续在栅极凹槽内形成的金属栅极的高度，提高了金属栅极的性能。
之所以采用外延生长的方法形成至少覆盖伪栅极顶部的第一牺牲层，理由如下：采用外延生长的方法形成第一牺牲层，第一牺牲层能够将伪栅极全部覆盖，而且，第一牺牲层的位置决定了第二牺牲层内的开口的位置，从而使得第二牺牲层和开口侧壁的牺牲侧墙能够准确的将伪栅极的顶部露出。进而能够准确的将伪栅极去除，同时，避免侧墙、刻蚀停止层和层间介质层受损伤。这个过程是自对准过程，在刻蚀去除伪栅极前，形成的第二牺牲层和牺牲侧墙能够精确的将伪栅极露出。
而背景技术中的第二种尝试中提到：如果直接在层间介质层顶部形成图案化的光刻胶，理想情况下希望该图案化的光刻胶只露出伪栅极的顶部。然而，伪栅极的CD尺寸和光刻工艺的对准精度的限制，使得图案化的光刻胶无法准确的只露出伪栅极，同时也会或多或少的露出侧墙、刻蚀停止层和层间介质层中一种、两种或三种。因此，在刻蚀去除伪栅极的过程中，会使侧墙、刻蚀停止层和层间介质层受损。
因此，采用本实施例的方法能够避免所述第二种尝试遇到的对准精度差的问题，采用自对准的方法可以很好的保护层间介质层、侧墙顶部和刻蚀停止层顶部在去除伪栅极的过程中不受损伤，从而使栅极凹槽的深度不会减小，进而使后续形成的金属栅极的高度不会减小。
其他实施例中，利用外延生长形成的第一牺牲层只覆盖伪栅极顶部和侧墙顶部也属于本发明的保护范围之内。
其他实施例中，第一牺牲层只覆盖伪栅极顶部、侧墙顶部和刻蚀停止层顶部也属于本发明的保护范围之内。
其他实施例中，第一牺牲层只覆盖伪栅极顶部，也属于本发明的保护范围之内。需要说明的是，去除第一牺牲层后，在第二牺牲层形成的开口底部只露出了伪栅极顶部，因此，不需要在第二牺牲层的开口侧壁形成牺牲侧墙的步骤。去除第一牺牲层后，可以直接去除伪栅极。接着去除第二牺牲层形成栅极凹槽。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种金属栅极的形成方法，其特征在于，包括：
提供半导体衬底，在所述衬底表面形成伪栅极，在衬底上形成层间介质层，所述层间介质层顶部与所述伪栅极顶部相平；
利用外延生长形成至少覆盖所述伪栅极顶部的第一牺牲层；
在层间介质层上形成第二牺牲层，所述第二牺牲层顶部与所述第一牺牲层顶部相平；
去除所述第一牺牲层，在所述第二牺牲层内形成开口，所述开口底部露出所述伪栅极顶部；
去除所述第一牺牲层后，去除所述伪栅极，在所述层间介质层内形成栅极凹槽；
去除第二牺牲层，在所述栅极凹槽内填充金属层形成金属栅极；
所述第一牺牲层还覆盖部分层间介质层，去除第一牺牲层后，去除所述伪栅极的步骤之前，还包括步骤：在所述开口侧壁形成牺牲侧墙；
去除所述伪栅极的步骤之后，去除第二牺牲层的步骤之前，还包括步骤：去除所述牺牲侧墙。
2.如权利要求1所述的金属栅极的形成方法，其特征在于，在层间介质层上形成第二牺牲层的方法包括：
形成第二牺牲材料层，覆盖所述层间介质层和第一牺牲层；
去除高于第一牺牲层顶部的第二牺牲材料层。
3.如权利要求2所述的金属栅极的形成方法，其特征在于，所述第二牺牲层的材料为非晶碳或第一聚合物，所述第一聚合物包括碳元素或者氟、溴、氯元素中的一种。
4.如权利要求2所述的金属栅极的形成方法，其特征在于，所述第二牺牲层的材料为底部抗反射层。
5.如权利要求3或4所述的金属栅极的形成方法，其特征在于，形成所述第二牺牲材料层的方法为沉积或涂抹；
去除高于第一牺牲层顶部的第二牺牲材料层的方法为化学机械研磨或刻蚀。
6.如权利要求3或4所述的金属栅极的形成方法，其特征在于，去除第二牺牲层的方法为灰化。
7.如权利要求1所述的金属栅极的形成方法，其特征在于，所述牺牲侧墙的形成方法包括：
形成牺牲侧墙材料层，填充所述开口并覆盖所述第二牺牲层；
刻蚀所述牺牲侧墙材料层，在所述开口侧壁形成牺牲侧墙。
8.如权利要求7所述的金属栅极的形成方法，其特征在于，所述牺牲侧墙的材料为第二聚合物，所述第二聚合物由烃类气体制备。
9.如权利要求8所述的金属栅极的形成方法，其特征在于，去除所述牺牲侧墙的方法为灰化。
10.如权利要求1所述的金属栅极的形成方法，其特征在于，所述第一牺牲层的材料与所述伪栅极的材料相同。
11.如权利要求10所述的金属栅极的形成方法，其特征在于，所述伪栅极的材料为多晶硅，所述第一牺牲层的材料为多晶硅。
12.如权利要求11所述的金属栅极的形成方法，其特征在于，去除第一牺牲层的方法为湿法腐蚀或者干法刻蚀。
13.如权利要求1所述的金属栅极的形成方法，其特征在于，在所述衬底表面形成伪栅极的步骤之后，在衬底上形成层间介质层的步骤之前，还包括：在所述伪栅极周围形成侧墙。
14.如权利要求1所述的金属栅极的形成方法，其特征在于，所述层间介质层的材料为氧化硅。
15.如权利要求1所述的金属栅极的形成方法，其特征在于，在所述衬底和所述伪栅极之间还包括栅介质层，所述栅极凹槽底部露出所述栅介质层，所述栅介质层为高k栅介质层。
16.如权利要求1所述的金属栅极的形成方法，其特征在于，在所述衬底和所述伪栅极之间还包括栅介质层，所述栅极凹槽底部露出所述栅介质层，所述栅介质层为氧化硅层，去除第二牺牲层之后，在所述栅极凹槽内填充金属层的步骤之前，还包括：去除所述氧化硅层，在所述栅极凹槽的底部和侧壁形成高k栅介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754250.XA CN104752185B (zh) | 2013-12-31 | 2013-12-31 | 金属栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754250.XA CN104752185B (zh) | 2013-12-31 | 2013-12-31 | 金属栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752185A CN104752185A (zh) | 2015-07-01 |
| CN104752185B true CN104752185B (zh) | 2018-06-01 |
Family
ID=53591700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310754250.XA Active CN104752185B (zh) | 2013-12-31 | 2013-12-31 | 金属栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752185B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161408A (zh) * | 2015-09-22 | 2015-12-16 | 上海华力微电子有限公司 | 高k金属栅极结构的制造方法 |
| CN109917503B (zh) * | 2019-03-18 | 2021-04-23 | 京东方科技集团股份有限公司 | 一种光栅器件及其制造方法、显示装置 |
| CN112951760B (zh) * | 2019-11-26 | 2022-06-24 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN112151386B (zh) * | 2020-09-27 | 2023-01-06 | 中国科学院微电子研究所 | 堆叠纳米线环栅器件及其制作方法 |
| CN112141999B (zh) * | 2020-09-27 | 2024-01-02 | 地球山(苏州)微电子科技有限公司 | 一种mems器件的制造方法及mems器件 |
| CN112670172A (zh) * | 2020-12-29 | 2021-04-16 | 上海集成电路装备材料产业创新中心有限公司 | 一种金属栅器件的制备方法 |
| CN115332061B (zh) * | 2022-10-13 | 2022-12-16 | 合肥晶合集成电路股份有限公司 | 栅极结构的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101203947A (zh) * | 2005-06-21 | 2008-06-18 | 英特尔公司 | 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路 |
| CN102737974A (zh) * | 2011-04-12 | 2012-10-17 | 台湾积体电路制造股份有限公司 | 制造多个栅极结构的方法 |
| CN103035712A (zh) * | 2011-10-09 | 2013-04-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103187257A (zh) * | 2011-12-29 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103325826A (zh) * | 2012-03-20 | 2013-09-25 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013120831A (ja) * | 2011-12-07 | 2013-06-17 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2013
- 2013-12-31 CN CN201310754250.XA patent/CN104752185B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101203947A (zh) * | 2005-06-21 | 2008-06-18 | 英特尔公司 | 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路 |
| CN102737974A (zh) * | 2011-04-12 | 2012-10-17 | 台湾积体电路制造股份有限公司 | 制造多个栅极结构的方法 |
| CN103035712A (zh) * | 2011-10-09 | 2013-04-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103187257A (zh) * | 2011-12-29 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103325826A (zh) * | 2012-03-20 | 2013-09-25 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752185A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752185B (zh) | 金属栅极的形成方法 | |
| CN104795331B (zh) | 晶体管的形成方法 | |
| TWI601290B (zh) | 金屬閘極結構及其製造方法 | |
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| CN110648919B (zh) | 带有凹口的栅极结构制造 | |
| CN104821277B (zh) | 晶体管的形成方法 | |
| US11114347B2 (en) | Self-protective layer formed on high-k dielectric layers with different materials | |
| US11923201B2 (en) | Self-protective layer formed on high-K dielectric layer | |
| US11469145B2 (en) | Method for forming semiconductor device structure with gate and resulting structures | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| KR102058222B1 (ko) | 상이한 물질을 가진 하이 k 유전체 층 상에 형성된 자기 보호 층 | |
| US12087638B2 (en) | Multi-channel devices and methods of manufacture | |
| CN111180513A (zh) | 半导体器件及其形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN107039335A (zh) | 半导体结构的形成方法 | |
| CN107039272B (zh) | 鳍式晶体管的形成方法 | |
| CN104681424B (zh) | 晶体管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| CN107785314A (zh) | 半导体器件的形成方法 | |
| CN112117192B (zh) | 半导体结构的形成方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN103390547B (zh) | 具有金属栅电极层的半导体结构形成方法 | |
| CN108933132B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |