CN104731710A - 存储器管理方法、存储器控制电路单元与存储器储存装置 - Google Patents

Abstract

本发明提供一种存储器管理方法、存储器控制电路单元与存储器储存装置。此方法包括：配置多个超实体抹除单元，其中每一个超实体抹除单元包括至少两个实体抹除单元。第一超实体抹除单元包括了属于不同操作单元的第一实体抹除单元与第二实体抹除单元。第一实体抹除单元与第二实体抹除单元储存了第一数据的不同部分。从每个操作单元中选取储存最少有效数据的实体抹除单元来执行垃圾收集程序。藉此，可以增加垃圾收集程序的效率。

Description

存储器管理方法、存储器控制电路单元与存储器储存装置

技术领域

本发明是有关于一种存储器管理方法，且特别是有关于一种可复写式非挥发性存储器模块的存储器管理方法、存储器控制电路单元与存储器储存装置。

背景技术

数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非挥发性存储器模块（例如，快闪存储器）具有数据非挥发性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种便携式多媒体装置中。

一般来说，可复写式非挥发性存储器模块是由一个存储器控制电路单元所控制。存储器控制电路单元可接收来自主机系统的数据，并把这些数据写入至可复写式非挥发性存储器模块中。在一些设置中，存储器控制电路单元会将多个实体抹除单元分为同一个超实体抹除单元，而存储器控制电路单元会交错地或是同时地程序同一个超实体抹除单元内的实体抹除单元。藉此，当主机系统所下达的是连续数据时，把数据写入至可复写式非挥发性存储器模块的速度会增加。然而，如何在将多个实体抹除单元分为同一个超实体抹除单元时有效地完成垃圾收集(garbage collection)程序，为此领域技术人员所关心的议题。

发明内容

本发明提供一种存储器管理方法、存储器控制电路单元与存储器储存装置，可以有效地执行垃圾收集程序。

本发明一范例实施例提出一种存储器管理方法，用于一可复写式非挥发性存储器模块。此可复写式非挥发性存储器模块包括多个实体抹除单元，每一个实体抹除单元属于多个操作单元的其中之一。此存储器管理方法包括：配置多个超实体抹除单元，其中每一个超实体抹除单元包括至少两个实体抹除单元。上述多个超实体抹除单元包括第一超实体抹除单元。第一超实体抹除单元包括第一实体抹除单元与第二实体抹除单元，第一实体抹除单元属于第一操作单元，并且第二实体抹除单元属于第二操作单元。第一实体抹除单元储存了第一数据第一部份，而第二实体抹除单元储存第一数据的第二部份。此方法还包括：从第一操作单元中储存了有效数据的实体抹除单元中，选取储存最少有效数据的第三实体抹除单元；从第二操作单元中选取第二实体抹除单元；将第三实体抹除单元中的有效数据与第二实体抹除单元中的有效数据搬移至至少一个第四实体抹除单元；以及抹除第三实体抹除单元与第二实体抹除单元。

在一范例实施例中，上述的第三实体抹除单元是属于第二超实体抹除单元，并且第二超实体抹除单元不同于第一超实体抹除单元。

在一范例实施例中，超实体抹除单元中的各个实体抹除单元分别是属于不同的操作单元。

在一范例实施例中，上述的每一个操作单元为通道、芯片或是平面。

在一范例实施例中，上述的存储器管理方法还包括：配置多个逻辑地址。上述第一数据的第一部分属于至少一个第一逻辑地址，第一数据的第二部分属于至少一个第二逻辑地址。所述第二逻辑地址是接续在所述第一逻辑地址之后。

在一范例实施例中，上述的逻辑地址组成多个逻辑程序单元。逻辑程序单元组成多个逻辑抹除单元。并且，第一超实体抹除单元是映射至其中一个逻辑抹除单元。

在一范例实施例中，第二实体抹除单元是在第二操作单元中储存了有效数据的实体抹除单元中，储存最少有效数据的实体抹除单元。

本发明一范例实施例提出一种存储器储存装置，包括连接接口单元、上述的可复写式非挥发性存储器模块与存储器控制电路单元。连接接口单元是用以电性连接至主机系统。存储器控制电路单元是电性连接至连接接口单元与可复写式非挥发性存储器模块，用以配置多个超实体抹除单元，其中每一个超实体抹除单元包括至少两个实体抹除单元。上述的多个超实体抹除单元包括第一超实体抹除单元。第一超实体抹除单元包括第一实体抹除单元与第二实体抹除单元，第一实体抹除单元属于第一操作单元，并且第二实体抹除单元属于第二操作单元。第一实体抹除单元储存了第一数据的第一部份，并且第二实体抹除单元储存了第一数据的第二部份。存储器控制电路单元也用以从第一操作单元中储存了有效数据的实体抹除单元中，选取储存最少有效数据的第三实体抹除单元，并且从第二操作单元中选取第二实体抹除单元。存储器控制电路单元还用以将第三实体抹除单元中的有效数据与第二实体抹除单元中的有效数据搬移至至少一个第四实体抹除单元，以及抹除第三实体抹除单元与第二实体抹除单元。

在一范例实施例中，上述的存储器控制电路单元还用以配置上述的逻辑地址。

本发明一范例实施例提出一种存储器控制电路单元，用于控制上述的可复写式非挥发性存储器模块。存储器控制电路单元包括：主机接口、存储器接口与存储器管理电路。主机接口是用以电性连接至主机系统。存储器接口是用以电性连接至可复写式非挥发性存储器模块。存储器管理电路是电性连接至主机接口与存储器接口，用以配置多个超实体抹除单元。每一个超实体抹除单元包括至少两个实体抹除单元。上述的多个超实体抹除单元包括第一超实体抹除单元。第一超实体抹除单元包括第一实体抹除单元与第二实体抹除单元。第一实体抹除单元属于第一操作单元，并且第二实体抹除单元属于第二操作单元。第一实体抹除单元储存了第一数据的第一部份，并且第二实体抹除单元储存了第一数据的第二部份。存储器管理电路也用以从第一操作单元中储存了有效数据的实体抹除单元中，选取储存最少有效数据的第三实体抹除单元，并且从第二操作单元中选取第二实体抹除单元。存储器管理电路还用以将第三实体抹除单元中的有效数据与第二实体抹除单元中的有效数据搬移至至少一个第四实体抹除单元，以及抹除第三实体抹除单元与第二实体抹除单元。

在一范例实施例中，上述的存储器管理电路还用以配置上述的逻辑地址。

基于上述，本发明范例实施例提出的存储器管理方法、存储器控制电路单元与存储器储存装置，可以对不同超实体抹除单元的实体抹除单元执行垃圾收集程序，藉此可以搬移较少的有效数据。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据一范例实施例所示出的主机系统与存储器储存装置；

图1B是根据一范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图；

图1C是根据一范例实施例所示出的主机系统与存储器储存装置的示意图；

图2是示出图1A所示的存储器储存装置的概要方块图；

图3是根据一范例实施例所示出的存储器控制电路单元的概要方块图；

图4是根据一范例实施例所示出的管理可复写式非挥发性存储器模块的范例示意图；

图5是根据一范例实施例示出写入数据的示意图；

图6A与图6B是根据一范例实施例示出垃圾收集程序的示意图；

图7A与图7B是根据一范例实施例示出存储器管理方法的流程图；

图8A是根据一范例实施例示出超实体抹除单元的示意图；

图8B是根据一范例实施例示出垃圾收集的示意图。

附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存取存储器；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：打印机；

1212：随身碟；

1214：记忆卡；

1216：固态硬盘；

1310：数字相机；

1312：SD卡；

1314：MMC卡；

1316：记忆棒；

1318：CF卡；

1320：嵌入式储存装置；

100：存储器储存装置；

102：连接接口单元；

104：存储器控制电路单元；

106：可复写式非挥发性存储器模块；

304(0)～304(A)、304(A+1)～304(B)、304(B+1)～304(R)：实体抹除单元；

202：存储器管理电路；

204：主机接口；

206：存储器接口；

252：缓冲存储器；

254：电源管理电路；

256：错误检查与校正电路；

410(0)～410(D)：逻辑地址；

402：数据区；

404：闲置区；

406：系统区；

510、520、610、620、810、820：超实体抹除单元；

530、540：逻辑抹除单元；

532(0)～532(E)、542(0)～542(E)：逻辑程序单元；

550：第一数据；

560：第二数据；

S701～S708：步骤。

具体实施方式

[第一范例实施例]

一般而言，存储器储存装置(也称，存储器储存系统)包括可复写式非挥发性存储器模块与控制器(也称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。

图1A是根据一范例实施例所示出的主机系统与存储器储存装置。图1B是根据一范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图。图1C是根据一范例实施例所示出的主机系统与存储器储存装置的示意图。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output,I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory,RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。藉由微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身碟1212、记忆卡1214或固态硬盘(Solid State Drive,SSD)1216等的可复写式非挥发性存储器储存装置。

一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数字相机1310、摄影机、通信装置、音讯播放器或视讯播放器等系统。例如，在主机系统1000为数字相机(摄影机)1310时，可复写式非挥发性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统1000的基板上。

图2是示出图1A所示的存储器储存装置的概要方块图。

请参照图2，存储器储存装置100包括连接接口单元102、存储器控制电路单元104与可复写式非挥发性存储器模块106。

在本范例实施例中，连接接口单元102是相容于序列先进附件(SerialAdvanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并列先进附件(Parallel AdvancedTechnology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用序列总线(Universal Serial Bus,USB)标准、安全数字(Secure Digital,SD)接口标准、超高速一代(Ultra High Speed-I，UHS-I)接口标准、超高速二代(Ultra HighSpeed-II，UHS-II)接口标准、记忆棒(Memory Stick,MS)接口标准、多媒体储存卡(Multi Media Card,MMC)接口标准、崁入式多媒体储存卡(EmbeddedMultimedia Card，eMMC)接口标准、通用快闪存储器(Universal FlashStorage，UFS)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元102可与存储器控制电路单元104封装在一个芯片中，或者连接接口单元102是布设于一包含存储器控制电路单元104芯片外。

存储器控制电路单元104用以执行以硬体型式或韧体型式实作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非挥发性存储器模块106中进行数据的写入、读取与抹除等运作。

可复写式非挥发性存储器模块106是电性连接至存储器控制电路单元104，并且用以储存主机系统1000所写入的数据。可复写式非挥发性存储器模块106具有实体抹除单元304(0)～304(R)。例如，实体抹除单元304(0)～304(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序单元，并且属于同一个实体抹除单元的实体程序单元可被独立地写入且被同时地抹除。例如，每一实体抹除单元是由128个实体程序单元所组成。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序单元、256个实体程序单元或其他任意个实体程序单元所组成。

更具体来说，每一个实体抹除单元包括多条字元线与多条位元线，每一条字元线与每一位元线交叉处配置有一个记忆胞。每一个记忆胞可储存一或多个位元。在同一个实体抹除单元中，所有的记忆胞会一起被抹除。在此范例实施例中，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目的一并被抹除的记忆胞。例如，实体抹除单元为实体区块。另一方面，同一个字元线上的记忆胞会组成一或多个实体程序单元。若每一个记忆胞可储存2个以上的位元，则同一个字元线上的实体程序单元可被分类为下实体程序单元与上实体程序单元。一般来说，下实体程序单元的写入速度会大于上实体程序单元的写入速度。在此范例实施例中，实体程序单元为程序的最小单元。即，实体程序单元为写入数据的最小单元。例如，实体程序单元为实体页面或是实体扇(sector)。若实体程序单元为实体页面，则每一个实体程序单元通常包括数据位元区与冗余位元区。数据位元区包含多个实体扇，用以储存使用者的数据，而冗余位元区用以储存系统的数据（例如，错误更正码）。在本范例实施例中，每一个数据位元区包含8个实体扇，且一个实体扇的大小为512位元组(byte,B)。然而，在其他范例实施例中，数据位元区中也可包含16个、32个或数目更多或更少的实体扇，本发明并不限制实体扇的大小以及个数。

每一个实体抹除单元304(0)～304(R)是属于多个操作单元的其中之一。属于不同操作单元的实体抹除单元可以同时或是交错地被程序。例如，操作单元可以是通道、芯片或是平面。具体来说，在一范例实施例中存储器储存装置100具有有多个通道，存储器控制电路单元104是通过不同的通道来存取不同部份的实体抹除单元304(0)～304(R)。不同通道上的实体抹除单元可以独立的运作。例如，存储器控制电路单元104对一个通道上的实体抹除单元执行写入操作时，存储器控制电路单元104可以同时地对另一个通道上的实体抹除单元执行读取操作或其他操作。在存储器储存装置100中，同一个通道中的实体抹除单元可以属于不同的芯片。在一范例实施例中，属于不同芯片的实体抹除单元也属于不同的交错(interleave)。存储器控制电路单元104在程序某一个芯片中的实体抹除单元以后，不需要等此芯片回复准备好(ready)讯号，便可以继续程序下一个芯片中的实体抹除单元。在可复写式非挥发性存储器模块106中，同一个交错中的实体抹除单元还可以属于不同的平面(plane)。同一个交错中属于不同平面的实体抹除单元可以根据同一个写入指令而同时被程序。

在此范例实施例中，存储器储存装置100中配置了一个通道与两个芯片，而每一个芯片包括两个平面，但本发明并不在此限。在另一范例实施例中，存储器储存装置100也可以包括n个通道、m个交错、以及k个平面。n、m与k为正整数，并且其中一个正整数会大于1(即，存储器储存装置100包括多个操作单元)。然而，本发明并不限制正整数n、m与k的数值。

在本范例实施例中，可复写式非挥发性存储器模块106为多阶记忆胞(Multi Level Cell,MLC)NAND型快闪存储器模块，即一个记忆胞中可储存至少2个位元。然而，本发明不限于此，可复写式非挥发性存储器模块106也可是单阶记忆胞(Single Level Cell,SLC)NAND型快闪存储器模块、复数阶记忆胞（Trinary Level Cell,TLC）NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。

图3是根据一范例实施例所示出的存储器控制电路单元的概要方块图。

请参照图3，存储器控制电路单元104包括存储器管理电路202、主机接口204与存储器接口206。

存储器管理电路202用以控制存储器控制电路单元104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路202的操作时，等同于说明存储器控制电路单元104的操作，以下并不再赘述。

在本范例实施例中，存储器管理电路202的控制指令是以韧体型式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与唯读存储器(未示出)，并且此些控制指令是被烧录至此唯读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在本发明另一范例实施例中，存储器管理电路202的控制指令也可以程序码型式储存于可复写式非挥发性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、唯读存储器(未示出)及随机存取存储器(未示出)。特别是，此唯读存储器具有开机码(boot code)，并且当存储器控制电路单元104被致能时，微处理器单元会先执行此开机码来将储存于可复写式非挥发性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器1104中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

此外，在本发明另一范例实施例中，存储器管理电路202的控制指令也可以一硬体型式来实作。例如，存储器管理电路202包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器抹除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器抹除单元与数据处理单元是电性连接至微控制器。其中，存储器管理单元用以管理可复写式非挥发性存储器模块106的实体抹除单元；存储器写入单元用以对可复写式非挥发性存储器模块106下达写入指令以将数据写入至可复写式非挥发性存储器模块106中；存储器读取单元用以对可复写式非挥发性存储器模块106下达读取指令以从可复写式非挥发性存储器模块106中读取数据；存储器抹除单元用以对可复写式非挥发性存储器模块106下达抹除指令以将数据从可复写式非挥发性存储器模块106中抹除；而数据处理单元用以处理欲写入至可复写式非挥发性存储器模块106的数据以及从可复写式非挥发性存储器模块106中读取的数据。

主机接口204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204也可以是相容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非挥发性存储器模块106。也就是说，欲写入至可复写式非挥发性存储器模块106的数据会经由存储器接口206转换为可复写式非挥发性存储器模块106所能接受的格式。

在本发明一范例实施例中，存储器控制电路单元104还包括缓冲存储器252、电源管理电路254与错误检查与校正电路256。

缓冲存储器252是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非挥发性存储器模块106的数据。

电源管理电路254是电性连接至存储器管理电路202并且用以控制存储器储存装置100的电源。

错误检查与校正电路256是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误更正码(error correcting code,ECC)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误更正码写入至可复写式非挥发性存储器模块106中。之后，当存储器管理电路202从可复写式非挥发性存储器模块106中读取数据时会同时读取此数据对应的错误更正码，并且错误检查与校正电路256会依据此错误更正码对所读取的数据执行错误检查与校正程序。

图4是根据一范例实施例所示出的管理可复写式非挥发性存储器模块的范例示意图。

必须了解的是，在此描述可复写式非挥发性存储器模块106的实体抹除单元的运作时，以“提取”、“划分”、“关联”等词来操作实体抹除单元是逻辑上的概念。也就是说，可复写式非挥发性存储器模块106的实体抹除单元304(0)～304(R)的实际位置并未更动，而是逻辑上对可复写式非挥发性存储器模块106的实体抹除单元进行操作。

请参照图4，存储器管理电路202可将可复写式非挥发性存储器模块106的实体抹除单元304(0)～304(R)逻辑地划分为多个区域，例如为数据区402、闲置区404与系统区406。

数据区402的实体抹除单元是用以储存来自主机系统1000的数据。闲置区404包括了闲置的实体抹除单元，其是用以作为数据区402的暂存区。举例来说，若主机系统1000要更新数据区402中的数据，则此数据会先被写入至闲置区404中的闲置实体抹除单元，之后这些数据会被搬移至数据区402中或与数据区402中的数据合并。或者，闲置区404的实体抹除单元也可用来替换数据区402与系统区406的实体抹除单元。也就是说，当数据区402与系统区406中的实体抹除单元损毁(即，成为坏实体抹除单元(bad physicalerasing unit))时，闲置区404的实体抹除单元可用来替换此坏实体抹除单元。倘若闲置区404中无正常的实体抹除单元且有实体抹除单元损毁时，则存储器控制电路单元104会将整个存储器储存装置100宣告为写入保护(writeprotect)状态，而无法再写入数据。在另一范例实施例中，存储器管理电路202也可以将数据区402与闲置区404合并使用，本发明并不在此限。

系统区406的实体抹除单元是用以记录系统数据，其中此系统数据包括关于存储器芯片的制造商与型号、存储器芯片的实体抹除单元数、每一实体抹除单元的实体程序单元数等。

数据区402、闲置区404与系统区406的实体抹除单元的数量会依据不同的存储器规格而有所不同。此外，必须了解的是，在存储器储存装置100的运作中，实体抹除单元关联至数据区402、闲置区404与系统区406的分组关系会动态地变动。例如，当数据区402中的实体抹除单元损坏而被闲置区404的实体抹除单元取代时，则原本闲置区404的实体抹除单元会被关联至数据区402。

存储器管理电路202会配置逻辑地址410(0)～410(D)以映射至数据区402中的实体抹除单元304(0)～304(A)。主机系统1000是通过逻辑地址410(0)～410(D)来存取数据区402中的数据。在此范例实施例中，一个逻辑地址是映射至一个实体扇，多个逻辑地址会组成一个逻辑程序单元，并且多个逻辑程序单元会组成一个逻辑抹除单元。

在此范例实施例中，存储器管理电路202是以逻辑程序单元来管理可复写式非挥发性存储器模块106，因此存储器管理电路202会建立一个映射表以记录逻辑程序单元与实体程序单元之间的映射关系。在另一范例实施例中，存储器管理电路202是以逻辑抹除单元来管理可复写式非挥发性存储器模块106，因此存储器管理电路202会建立一个映射表以记录逻辑抹除单元与实体抹除单元之间的映射关系。

图5是根据一范例实施例示出写入数据的示意图。

在此范例实施例中，存储器管理电路202会配置多个超实体抹除单元，并且每一个超实体抹除单元包括至少两个实体抹除单元。同一个超实体抹除单元中至少两个实体抹除单元是属于不同的操作单元，使得可以同时或交错地被程序。请参照图5，在图5的范例实施例中，超实体抹除单元510(也称第一超实体抹除单元)包括了实体抹除单元304(A+1)～304(A+4)，超实体抹除单元520(也称第二超实体抹除单元)包括了实体抹除单元304(A+5)～304(A+8)。实体抹除单元304(A+1)(也称第一实体抹除单元)与实体抹除单元304(A+5)(也称第三实体抹除单元)属于第一芯片的第一平面；实体抹除单元304(A+2)(也称第二实体抹除单元)与实体抹除单元304(A+6)(也称第五实体抹除单元)属于第一芯片的第二平面；实体抹除单元304(A+3)与实体抹除单元304(A+7)属于第二芯片的第一平面；实体抹除单元304(A+4)与实体抹除单元304(A+8)属于第二芯片的第二平面。在此，第一芯片或是第一平面也被称为第一操作单元，而第二芯片或是第二平面也被称为第二操作单元。然而，若存储器储存装置100具有两个以上的通道，则第一操作单元也可以是第一通道，并且第二操作单元也可以是第二通道，本发明并不在此限。

一个逻辑抹除单元是映射至一个超实体抹除单元，即一个逻辑抹除单元是映射至多个实体抹除单元。在一范例实施例中，上述正整数n、m与k的乘积代表一个超实体抹除单元中有几个实体抹除单元，即代表一个逻辑抹除单元是映射至几个实体抹除单元。在图5的范例实施例中，正整数n为1、正整数m为2、并且正整数k为2。因此，一个逻辑抹除单元是映射至四个不同的实体抹除单元，并且一个逻辑程序单元是映射至四个不同的实体抹除单元中的一个实体程序单元，藉此可以增加写入速度。举例来说，逻辑抹除单元530是映射至超实体抹除单元510，并且逻辑抹除单元530包括了逻辑程序单元532(0)～532(E)。若一个实体程序单元的容量为4KB(kilobyte)，则一个逻辑程序单元的容量是16KB。主机系统1000下达了一个写入指令(也称第一写入指令)，其指示将第一数据550写入至逻辑程序单元532(0)。在此假设第一数据550的大小为16KB，存储器管理电路202会将第一数据550分为四个部份(从第一部份到第四部份)，并且每一个部份的大小都是4KB。其中第二部份所属的逻辑地址(也称第二逻辑地址)是接续在第一部分所属的逻辑地址(也称第一逻辑地址)之后，第三部份所属的逻辑地址是接续在第二部分所属的逻辑地址之后，并且第四部份所属的逻辑地址是接续在第三部分所属的逻辑地址之后。在接收到第一写入指令以后，存储器管理电路202会将第一数据550的第一部分写入至实体抹除单元304(A+1)，并且同时将第一数据550的第二部分写入至实体抹除单元304(A+2)。存储器管理电路202也同时将第一数据550的第三部份与第四部份分别写入至实体抹除单元304(A+3)与实体抹除单元304(A+4)。

在此范例实施例中，若主机系统1000还下达了其他的写入指令，存储器管理电路202会将这些写入指令所指示的数据写入至实体抹除单元304(A+1)～304(A+4)，直到实体抹除单元304(A+1)～304(A+4)中没有闲置的实体程序单元。接下来，若存储器管理电路202再接收到一个写入指令(也称第二写入指令)，其指示写入第二数据560，存储器管理电路202会将第二数据560写入至超实体抹除单元520中。举例来说，逻辑抹除单元540是映射至超实体抹除单元520，逻辑抹除单元540包括了逻辑程序单元542(0)～542(E)。第二数据560是要写入至逻辑程序单元542(E)，并且第二数据560的大小为16KB。相同于将第一数据550分为四个部份，存储器管理电路202也会将第二数据560分为四个部分，并且每一个部份的大小都为4KB。存储器管理电路202会将第二数据560的第一部分写入至实体抹除单元304(A+5)，并同时将第二数据560的第二部分写入至实体抹除单元304(A+6)。存储器管理电路202也会同时将第二数据560的第三部份与第四部份分别写入至实体抹除单元304(A+7)与实体抹除单元304(A+8)。

对于每一个芯片的每一个平面，存储器管理电路202都会建立一个闲置表以记录对应的平面中闲置的实体抹除单元。当实体抹除单元304(A+5)～304(A+8)中没有闲置实体程序单元时，存储器管理电路202会根据这些闲置表从每一个芯片的每一个平面中提取一个闲置实体抹除单元(共4个实体抹除单元)，藉此写入数据。当闲置区404中闲置实体抹除单元的个数少于一个临界值时，存储器管理电路202会执行一个垃圾收集程序。

图6A与图6B是根据一范例实施例示出垃圾收集程序的示意图。

请参照图6A，超实体抹除单元610包括了实体抹除单元304(0)～304(3)，超实体抹除单元620包括了实体抹除单元304(4)～304(7)。实体抹除单元304(0)与304(4)都属于第一芯片的第一平面。实体抹除单元304(1)与304(5)都属于第一芯片的第二平面。实体抹除单元304(2)与304(6)都属于第二芯片的第一平面。实体抹除单元304(3)与304(7)都属于第二芯片的第二平面。在图6A中，每一个实体抹除单元中斜线的部份代表有效数据，而空白的部份代表无效数据，若斜面部份的面积越大，表示有效数据越多。

存储器管理电路202会从每一个平面中选取一个实体抹除单元，并且搬移此实体抹除单元中的有效数据至另一个实体抹除单元。特别的是，所选取的实体抹除单元可以是属于不同的超实体抹除单元。举例来说，存储器管理电路202会从第一芯片的第一平面中选取实体抹除单元304(A+5)，从第一芯片的第二平面中选取实体抹除单元304(A+2)，从第二芯片的第一平面中选取实体抹除单元304(2)，并且从第二芯片的第二平面选取实体抹除单元304(7)。值得注意的是，这些被选取的实体抹除单元304(A+2)、304(A+5)、304(A)与304(7)都属于不同的超实体抹除单元。请参照图6B，存储器管理电路202会将所选取的实体抹除单元中的有效数据搬移至至少一个实体抹除单元(也称第四实体抹除单元)。例如，存储器管理电路202会将实体抹除单元304(A+5)、304(A+2)、304(2)与304(7)中的有效数据搬移至超实体抹除单元630中的实体抹除单元304(8)～304(11)。并且，存储器管理电路202会抹除实体抹除单元304(A+5)、304(A+2)、304(2)与304(7)以成为闲置实体抹除单元。存储器管理电路202也会在对应的闲置表中记录这些被抹除的实体抹除单元。值得注意的是，一个平面中的有效数据可以搬移至同一个平面的实体抹除单元，或是不同平面的实体抹除单元。也就是说，实体抹除单元304(A+5)中的有效数据可以搬移至实体抹除单元304(8)或实体抹除单元304(9)～304(11)、或是分散在实体抹除单元304(8)～304(11)，本发明并不在此限。此外，在图6A的范例实施例中，所选取的实体抹除单元是属于不同的超实体抹除单元，但在另一范例实施例中所选取的实体抹除单元也可以属于同一个超实体抹除单元，本发明并不在此限。

在一范例实施例中，实体抹除单元304(A+5)是在属于第一芯片的第一平面且储存了有效数据的实体抹除单元中，储存最少有效数据的实体抹除单元。例如，相较于实体抹除单元304(A+1)、304(0)与304(4)，实体抹除单元304(A+5)储存较少的有效数据。此外，实体抹除单元304(A+2)是在属于第一芯片的第二平面且储存了有效数据的实体抹除单元中，储存最少有效数据的实体抹除单元。类似地，实体抹除单元304(2)与304(7)也是在对应的平面中，储存最少有效数据的实体抹除单元。藉此，在进行垃圾收集程序时存储器管理电路202会搬移较少的有效数据。

图7A与图7B是根据一范例实施例示出存储器管理方法的流程图。

请参照图7A，在步骤S701中，配置多个超实体抹除单元，其中每一个超实体抹除单元包括至少两个实体抹除单元。在步骤S702中，接收来自主机系统的第一写入指令，其中第一写入指令指示写入第一数据。在步骤S703中，提取第一超实体抹除单元，其中第一超实体抹除单元包括第一实体抹除单元与第二实体抹除单元，第一实体抹除单元属于第一操作单元，并且第二实体抹除单元属于第二操作单元。在步骤S704中，将第一数据的第一部份写入至第一实体抹除单元，并将第一数据的第二部份写入至第二实体抹除单元。

请参照图7B，在步骤S705中，从第一操作单元中选取储存最少有效数据的第三实体抹除单元。在步骤S706中，从第二操作单元中选取储存最少有效数据的第二实体抹除单元。在步骤S707中，将第三实体抹除单元中的有效数据与第二实体抹除单元中的有效数据搬移至至少一个第四实体抹除单元。在步骤S708中，抹除第三实体抹除单元与第二实体抹除单元。

步骤S705～S708也可被称为垃圾收集程序。然而，图7A与图7B中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图7A与图7B中各步骤可以实作为多个程序码或是电路，本发明并不在此限。此外，图7A与图7B的方法可以搭配以上实施例使用，也可以单独使用，本发明并不在此限。

[第二范例实施例]

图8A是根据一范例实施例示出超实体抹除单元的示意图。

在此仅说明第二范例实施例与第一范例实施例不同之处。在第二范例实施例中，存储器储存装置100包括了两个通道、每一个通道是连接至一个芯片，并且每一个芯片中只有一个平面。请参照图8A，超实体抹除单元810包括实体抹除单元304(A+1)与304(A+2)，其中实体抹除单元304(A+1)属于第一通道，而实体抹除单元304(A+2)属于第二通道。换言之，超实体抹除单元810中所有的实体抹除单元都属于不同的操作单元(通道)。当主机系统1000下达一写入指令以将第一数据550写入逻辑程序单元532(0)，存储器管理电路202会将第一数据550的第一部份写入至实体抹除单元304(A+1)，并且同时将第一数据550的第二部分写入至实体抹除单元304(A+2)。当第一通道与第二通道中的闲置实体抹除单元的个数少于某一临界值时，存储器管理电路202会执行一垃圾收集程序。

图8B是根据一范例实施例示出垃圾收集的示意图。

请参照图8B，超实体抹除单元820包括实体抹除单元304(0)与实体抹除单元304(1)且超实体抹除单元810包括实体抹除单元304(A+1)与实体抹除单元304(A+2)，其中实体抹除单元304(0)及实体抹除单元304(A+1)属于第一通道，实体抹除单元304(1)及实体抹除单元304(A+2)属于第二通道。存储器管理电路202会从第一通道中挑选储存最少有效数据的实体抹除单元，并从第二通道中挑选储存最少有效数据的实体抹除单元来进行垃圾收集程序。例如，存储器管理电路202挑选了实体抹除单元304(A+1)与实体抹除单元304(1)。存储器管理电路202会将所挑选的实体抹除单元中的有效数据搬移至其他的实体抹除单元中，并且抹除所挑选的实体抹除单元。

[第三范例实施例]

在此仅说明第三范例实施例与第二范例实施例不同之处。在第三范例实施例中，存储器储存装置100包括一个通道，此通道连接至两个芯片，并且每一个芯片包括一个平面。同样以图8A为例，但其中实体抹除单元304(A+1)属于第一芯片，实体抹除单元304(A+2)属于第二芯片，并且第一芯片与第二芯片属于相同的通道。在接收到第一数据550以后，存储器管理电路202会将第一数据550的第一部分写入至实体抹除单元304(A+1)，并且尚未等到第一芯片回复准备好讯号之前，存储器管理电路202就会将第一数据550的第二部分写入至实体抹除单元304(A+2)。

请参照图8B，在第三范例实施例中实体抹除单元304(0)属于第一芯片，而实体抹除单元304(1)属于第二芯片。存储器管理电路202会在第一芯片与第二芯片分别选取储存最少有效数据的实体抹除单元，将其中的有效数据搬移至其他的实体抹除单元，并且抹除所选取的实体抹除单元。然而，执行垃圾收集程序的步骤已详细说明如上，在此并不再赘述。

[第四范例实施例]

在此仅说明第四范例实施例与第二范例实施例不同之处。在第四范例实施例中，存储器储存装置100包括一个通道，此通道连接至一个芯片，并且此芯片包括两个平面。同样以图8A为例，但其中实体抹除单元304(A+1)属于第一平面，实体抹除单元304(A+2)属于第二平面，并且第一平面与第二平面属于相同的芯片。在接收到第一数据550以后，存储器管理电路202会传送第一数据550的第一部分与第二部分至可复写式非挥发性存储器模块106内的缓冲区。存储器管理电路202会传送一写入讯号给可复写式非挥发性存储器模块106，使得可复写式非挥发性存储器模块106会将第一数据550的第一部分写入至实体抹除单元304(A+1)并且同时将第二部分写入至实体抹除单元304(A+2)。

请参照图8B，在第四范例实施例中，实体抹除单元304(0)属于第一平面，而实体抹除单元304(1)属于第二平面。存储器管理电路202会在第一平面与第二平面分别选取储存最少有效数据的实体抹除单元，将其中的有效数据搬移至其他的实体抹除单元，并且抹除所选取的实体抹除单元。然而，执行垃圾收集程序的步骤已详细说明如上，在此并不再赘述。

综上所述，本发明范例实施例所提出的存储器管理方法、存储器控制电路单元与存储器储存装置，可以从每一个操作单元中选取储存最少有效数据的实体抹除单元来执行垃圾收集程序，藉此可以搬移较少的有效数据。如此一来，可以减少垃圾收集程序所需的时间，或者是减少写入放大(writeamplification)。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种存储器管理方法，其特征在于，用于一可复写式非挥发性存储器模块，该可复写式非挥发性存储器模块包括多个实体抹除单元，每一该些实体抹除单元属于多个操作单元的其中之一，该存储器管理方法包括：

配置多个超实体抹除单元，其中每一该些超实体抹除单元包括该些实体抹除单元的至少其中之二，该些超实体抹除单元包括一第一超实体抹除单元，该第一超实体抹除单元包括该些实体抹除单元中的一第一实体抹除单元与一第二实体抹除单元，该第一实体抹除单元属于该些操作单元中的一第一操作单元，该第二实体抹除单元属于该些操作单元中的一第二操作单元，该第一实体抹除单元储存有一第一数据的一第一部分，并且该第二实体抹除单元储存有该第一数据的一第二部份；

从该第一操作单元中储存了有效数据的该些实体抹除单元中，选取储存最少有效数据的一第三实体抹除单元；

从该第二操作单元中选取该第二实体抹除单元；

将该第三实体抹除单元中的有效数据与该第二实体抹除单元中的有效数据搬移至该些实体抹除单元中的至少一第四实体抹除单元；以及

抹除该第三实体抹除单元与该第二实体抹除单元。

2.根据权利要求1所述的存储器管理方法，其特征在于，该第三实体抹除单元是属于该些超实体抹除单元中的一第二超实体抹除单元，并且该第二超实体抹除单元不同于该第一超实体抹除单元。

3.根据权利要求1所述的存储器管理方法，其特征在于，该些超实体抹除单元中的各该实体抹除单元分别是属于不同的该些操作单元。

4.根据权利要求1所述的存储器管理方法，其特征在于，每一该些操作单元为一通道、一芯片或是一平面。

5.根据权利要求1所述的存储器管理方法，其特征在于，还包括：

配置多个逻辑地址，其中该第一数据的该第一部分属于该些逻辑地址中的至少一第一逻辑地址，该第一数据的该第二部分属于该些逻辑地址中的至少一第二逻辑地址，并且该至少一第二逻辑地址是接续在该至少一第一逻辑地址之后。

6.根据权利要求5所述的存储器管理方法，其特征在于，该些逻辑地址组成多个逻辑程序单元，该些逻辑程序单元组成多个逻辑抹除单元，并且该第一超实体抹除单元是映射至该些逻辑抹除单元的至少其中之一。

7.根据权利要求1所述的存储器管理方法，其特征在于，该第二实体抹除单元是在该第二操作单元中储存了有效数据的该些实体抹除单元中，储存最少有效数据的实体抹除单元。

8.一种存储器储存装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统；

一可复写式非挥发性存储器模块，包括多个实体抹除单元，其中每一该些实体抹除单元属于多个操作单元的其中之一；以及

一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非挥发性存储器模块，用以配置多个超实体抹除单元，其中每一该些超实体抹除单元包括该些实体抹除单元的至少其中之二，其中，该些超实体抹除单元包括一第一超实体抹除单元，该第一超实体抹除单元包括该些实体抹除单元中的一第一实体抹除单元与一第二实体抹除单元，该第一实体抹除单元属于该些操作单元中的一第一操作单元，并且该第二实体抹除单元属于该些操作单元中的一第二操作单元，该第一实体抹除单元储存一第一数据的一第一部份，并且该第二实体抹除单元储存该第一数据的一第二部份，

其中，该存储器控制电路单元用以从该第一操作单元中储存了有效数据的该些实体抹除单元中，选取储存最少有效数据的一第三实体抹除单元，并从该第二操作单元中选取该第二实体抹除单元，

其中，该存储器控制电路单元用以将该第三实体抹除单元中的有效数据与该第二实体抹除单元中的有效数据搬移至该些实体抹除单元中的至少一第四实体抹除单元，并且抹除该第三实体抹除单元与该第二实体抹除单元。

9.根据权利要求8所述的存储器储存装置，其特征在于，该第三实体抹除单元是属于该些超实体抹除单元中的一第二超实体抹除单元，并且该第二超实体抹除单元不同于该第一超实体抹除单元。

10.根据权利要求9所述的存储器储存装置，其特征在于，该些超实体抹除单元中的各该实体抹除单元分别是属于不同的该些操作单元。

11.根据权利要求8所述的存储器储存装置，其特征在于，每一该些操作单元为一通道、一芯片或是一平面。

12.根据权利要求8所述的存储器储存装置，其特征在于，该存储器控制电路单元还用以配置多个逻辑地址，其中该第一数据的该第一部分属于该些逻辑地址中的至少一第一逻辑地址，该第一数据的该第二部分属于该些逻辑地址中的至少一第二逻辑地址，并且该至少一第二逻辑地址是接续在该至少一第一逻辑地址之后。

13.根据权利要求12所述的存储器储存装置，其特征在于，该些逻辑地址组成多个逻辑程序单元，该些逻辑程序单元组成多个逻辑抹除单元，并且该第一超实体抹除单元是映射至该些逻辑抹除单元的至少其中之一。

14.根据权利要求8所述的存储器储存装置，其特征在于，该第二实体抹除单元是在该第二操作单元中储存了有效数据的该些实体抹除单元中，储存最少有效数据的实体抹除单元。

15.一种存储器控制电路单元，其特征在于，用于控制一可复写式非挥发性存储器模块，其中该可复写式非挥发性存储器模块包括多个实体抹除单元，每一该些实体抹除单元属于多个操作单元的其中之一，并且该存储器控制电路单元包括：

一主机接口，用以电性连接至一主机系统；

一存储器接口，用以电性连接至该可复写式非挥发性存储器模块；以及

一存储器管理电路，电性连接至该主机接口与该存储器接口，用以配置多个超实体抹除单元，其中每一该些超实体抹除单元包括该些实体抹除单元的至少其中之二，该些超实体抹除单元包括一第一超实体抹除单元，该第一超实体抹除单元包括该些实体抹除单元中的一第一实体抹除单元与一第二实体抹除单元，该第一实体抹除单元属于该些操作单元中的一第一操作单元，该第二实体抹除单元属于该些操作单元中的一第二操作单元，该第一实体抹除单元储存一第一数据的一第一部份，并且该第二实体抹除单元储存该第一数据的一第二部份，

其中，该存储器管理电路用以从该第一操作单元中储存了有效数据的该些实体抹除单元中，选取储存最少有效数据的一第三实体抹除单元，并且从该第二操作单元中选取该第二实体抹除单元，

其中，该存储器管理电路用以将该第三实体抹除单元中的有效数据与该第二实体抹除单元中的有效数据搬移至该些实体抹除单元中的至少一第四实体抹除单元，并且抹除该第三实体抹除单元与该第二实体抹除单元。

16.根据权利要求15所述的存储器控制电路单元，其特征在于，中该第三实体抹除单元是属于该些超实体抹除单元中的一第二超实体抹除单元，并且该第二超实体抹除单元不同于该第一超实体抹除单元。

17.根据权利要求16所述的存储器控制电路单元，其特征在于，该些超实体抹除单元中的各该实体抹除单元分别是属于不同的该些操作单元。

18.根据权利要求15所述的存储器控制电路单元，其特征在于，每一该些操作单元为一通道、一芯片或是一平面。

19.根据权利要求15所述的存储器控制电路单元，其特征在于，该存储器管理电路还用以配置多个逻辑地址，其中该第一数据的该第一部分属于该些逻辑地址中的至少一第一逻辑地址，该第一数据的该第二部分属于该些逻辑地址中的至少一第二逻辑地址，并且该至少一第二逻辑地址是接续在该至少一第一逻辑地址之后。

20.根据权利要求19所述的存储器控制电路单元，其特征在于，该些逻辑地址组成多个逻辑程序单元，该些逻辑程序单元组成多个逻辑抹除单元，并且该第一超实体抹除单元是映射至该些逻辑抹除单元的至少其中之一。

21.根据权利要求15所述的存储器控制电路单元，其特征在于，该第二实体抹除单元是在该第二操作单元中储存了有效数据的该些实体抹除单元中，储存最少有效数据的实体抹除单元。