[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104701297B - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN104701297B
CN104701297B CN201310652962.0A CN201310652962A CN104701297B CN 104701297 B CN104701297 B CN 104701297B CN 201310652962 A CN201310652962 A CN 201310652962A CN 104701297 B CN104701297 B CN 104701297B
Authority
CN
China
Prior art keywords
transistor
layer
contact zone
interconnecting member
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310652962.0A
Other languages
English (en)
Other versions
CN104701297A (zh
Inventor
余云初
沈忆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310652962.0A priority Critical patent/CN104701297B/zh
Priority to US14/539,285 priority patent/US9419090B2/en
Publication of CN104701297A publication Critical patent/CN104701297A/zh
Priority to US15/207,672 priority patent/US9978646B2/en
Application granted granted Critical
Publication of CN104701297B publication Critical patent/CN104701297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种互连结构，包括：基底；位于所述基底表面的第一互连部件和第二互连部件，所述第一互连部件具有第一接触区，所述第二互连部件具有对应的第二接触区；位于所述第一互连部件、第二互连部件之间的层间介质层；位于所述层间介质层内的互连线层，所述互连线层分别连接第一接触区和第二接触区，实现第一互连部件和第二互连部件的电连接。所述互连线层位于层间介质层内，有效缩短了信号从第一互连部件的第一接触区传输到第二互连部件的第二接触区的距离，简化了互连结构，减小了互连结构的总体厚度，进而提高了器件的响应速度。

Description

互连结构及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种互连结构及其形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大影响。
请参考图1，现有技术在实现第一晶体管100a的第一源极101a和第二晶体管100b的第二源极101b之间的连接时，需要在层间介质层102内刻蚀形成第一开口和第二开口，然后再填充导电材料至第一开口和第二开口内分别形成第一导电插塞103a和第二导电插塞103b，之后再在所述层间介质层102表面形成与第一导电插塞103a和第二导电插塞103b电连接的金属线104。
然而，随着工艺节点的进一步增加，现有技术形成的器件的响应速度有待提高。
发明内容
本发明解决的问题是提供一种互连结构及其形成方法，有效提高器件的响应速度。
为解决上述问题，本发明提供一种互连结构，包括：基底；位于所述基底表面的第一互连部件和第二互连部件，所述第一互连部件具有第一接触区，所述互连部件具有对应的第二接触区；位于所述第一互连部件、第二互连部件之间的层间介质层；位于所述层间介质层内的互连线层，所述互连线层分别连接第一接触区和第二接触区，实现第一互连部件和第二互连部件的电连接。
可选的，所述第一互连部件为第一晶体管或第一互连线，所述第二互连部件为第二晶体管或第二互连线。
可选的，所述互连线层的顶部表面与所述层间介质层表面齐平或低于所述层间介质层表面。
可选的，所述互连线层与相邻的无需进行电连接的晶体管之间的距离至少为第一安全距离。
可选的，所述互连线层与晶体管的无需电连接的其他部件之间的距离至少为第三安全距离。
可选的，当所述第一互连部件为第一晶体管，第二互连部件为第二晶体管时，所述第一接触区为第一晶体管的源极、漏极或部分栅极，所述第二接触区为第二晶体管的源极、漏极或部分栅极。
可选的，所述第一接触区与第一晶体管待连接部件之间的重叠距离至少为第二安全距离，所述第二接触区与第二晶体管待连接部件之间的重叠距离至少为第二安全距离。
可选的，还包括：位于所述第一接触区的第一接触层；位于所述第二接触区的第二接触层。
相应的，本发明还提供了一种互连结构的形成方法，包括：提供基底；形成位于所述基底表面的半导体层，所述半导体层至少包括第一子半导体层和第二子半导体层；对所述第一子半导体层和第二子半导体层进行加工，形成对应的第一互连部件和第二互连部件，所述第一互连部件具有第一接触区，所述第二互连部件具有对应的第二接触区；形成位于所述第一互连部件、第二互连部件之间的层间介质层；形成位于所述层间介质层内的互连线层，所述互连线层分别连接第一接触区和第二接触区，实现第一互连部件和第二互连部件的电连接。
可选的，所述第一互连部件为第一晶体管或第一互连线，所述第二互连部件为第二晶体管或第二互连线。
可选的，形成所述互连线层的方法为：刻蚀所述层间介质层形成凹槽；向所述凹槽内填充导电材料形成互连线层。
可选的，所述凹槽的两端暴露出第一接触区和第二接触区，且所述凹槽的底部与第一接触区、第二接触区的底部齐平或低于所述第一接触区、第二接触区的底部。
可选的，所述凹槽与相邻的无需进行电连接的晶体管之间的距离至少为第一安全距离。
可选的，所述凹槽与晶体管的无需电连接的其他部件之间的距离至少为第三安全距离。
可选的，当所述第一互连部件为第一晶体管，第二互连部件为第二晶体管时，所述第一接触区为第一晶体管的源极、漏极或部分栅极，所述第二接触区为第二晶体管的源极、漏极或部分栅极。
可选的，所述第一接触区与第一晶体管待连接部件之间的重叠距离至少为第二安全距离，所述第二接触区与第二晶体管待连接部件之间的重叠距离至少为第二安全距离。
可选的，还包括：在所述第一接触区形成第一接触层，所述第二接触区形成第二接触层，所述互连线层分别连接第一接触层和第二接触层。
可选的，所述第一接触层和第二接触层的材料为金属硅化物。
与现有技术相比，本发明的技术方案具有以下优点：
互连线层位于层间介质层内，有效缩短了信号从第一互连部件的第一接触区传输到第二互连部件的第二接触区的距离，简化了互连结构，减小了互连结构的总体厚度，进而提高了器件的响应速度。
进一步的，所述互连结构还包括：位于所述第一接触区的第一接触层和位于所述第二接触区的第二接触层。在解决前述技术问题的基础上，还进一步减小了第一接触区与互连线层之间、以及第二接触区与互连线层之间的接触电阻，进一步提高器件的响应速度。
相应的，本发明的实施例中还提供了互连结构的形成方法，在形成第一互连部件和第二互连部件，形成填充于两者之间的层间介质层后，对所述层间介质层进行刻蚀和填充，形成位于层间介质层内的互连线层，工艺步骤简单，并且充分利用了空间，简化了互连结构，提高了器件的响应速度。
附图说明
图1是现有技术的互连结构的结构示意图；
图2-10是本发明一实施例的互连结构的形成过程的示意图；
图11-14是本发明另一实施例的互连结构的形成过程的示意图。
具体实施方式
正如背景技术所述，现有技术形成的器件的响应速度有待提高。
经过研究发现，随着工艺节点的进一步缩小，集成电路的密度增加，单位面积内需要实现更多晶体管之间的互连，采用现有技术的在层间介质层内形成导电插塞，并在层间介质层表面形成金属线的方式则使得互连结构的层数更多、结构更为复杂，并且信号传输的距离变长，这些都会影响到器件的响应速度。
经过进一步研究发现，在制作晶体管的过程中，首先会将基底表面的多晶硅进行切割（poly cut）形成开口，将多晶硅分成多个独立的条状结构，然后对各条状结构进行加工形成晶体管。如果能有效利用多个条状结构的开口，在其内部布金属线，实现晶体管与晶体管的电连接，可有效利用空间，减小晶体管之间信号传输的距离，提高器件的响应速度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。请参考图2，图2示出了本发明一实施例的互连结构的形成方法的流程示意图，该实施例中所述第一互连部件为第一晶体管，第二互连部件为第二晶体管，所述第一接触区为第一晶体管的部分栅极，所述第二接触区为第二晶体管的部分栅极，其形成步骤包括：
步骤S201，提供基底；
步骤S202，形成位于所述基底表面的半导体层，所述半导体层至少用于形成两个晶体管；
步骤S203，形成贯穿所述半导体层的开口，所述开口将所述半导体层至少分成第一子半导体层和第二子半导体层；
步骤S204，对所述第一子半导体层和第二子半导体层、以及所述第一子半导体层和第二子半导体层对应区域的基底进行加工，形成对应的第一晶体管和第二晶体管，所述第一晶体管具有第一接触区，所述第二晶体管具有对应的第二接触区；
步骤S205，形成与所述第一晶体管、第二晶体管位于同一层，并位于两者之间的层间介质层；
步骤S206，形成位于所述层间介质层内的互连线层，所述互连线层分别连接第一接触区和第二接触区，实现第一晶体管和第二晶体管的电连接。
具体的，请结合参考图3和图4，图4为图3的剖面结构示意图。提供基底300，形成位于所述基底300表面的半导体层301，所述半导体层301至少用于两个晶体管。
所述基底300用于为后续工艺提供平台。所述半导体层301用于形成晶体管。在本发明的实施例中，所述基底300为硅，所述半导体层301为多晶硅。所述基底300和半导体层301之间还形成有栅氧化薄膜302，所述栅氧化薄膜302后续用于形成晶体管的栅氧化层。
请结合参考图5和图6，图6为图5沿A-A’方向的剖面结构示意图。形成贯穿所述半导体层301（图4所示）的开口304，所述开口304将所述半导体层301至少分成第一子半导体层301a和第二子半导体层301b。
考虑到所述开口304较多，为加快制造进度，通常采用切割的方式形成。切割形成开口的步骤包括：沿第一方向切割所述半导体层301形成条状的半导体层（未图示）；沿垂直于第一方向的第二方向切割所述条状的半导体层，形成多个子半导体层。其中，每一个所述子半导体层后续均用于形成一个晶体管。在本发明的实施例中，以切割所述半导体层301形成四个子半导体层：第一子半导体层301a、第二子半导体层301b、第三子半导体层301c、第四子半导体层301d为例进行示范性说明。由于本发明实施例的子半导体层用于形成晶体管的栅极，在切割时也会将栅氧化薄膜302分成对应的第一栅氧化层302a、第二栅氧化层302b、第三栅氧化层302c、第四栅氧化层302d。
需要说明的是，在本发明的其他实施例中以及实际制造时，切割所述半导体层形成了多个开口，所述多个开口将所述半导体层分成若干个子半导体，以形成多个晶体管。
请结合参考图7和图8，图8为图7沿A-A’方向的剖面结构示意图。对各子半导体层和对应区域的基底进行加工，形成相应的晶体管，每一晶体管具有与后续连接外界以实现信号传输的接触区。
为更好的理解发明，图中示出了第一晶体管310、第二晶体管320、第三晶体管330和第四晶体管340，在本发明的实施例中，以互连第一晶体管310的栅极和第二晶体管320的栅极为例进行示范性说明。
对各子半导体层和对应区域的基底进行加工，形成相应的晶体管。例如对所述第一子半导体层301a（图6所示）和第二子半导体层301b（图6所示）进行加工，其具体步骤包括：形成位于所述第一子半导体层301a和第二子半导体层301b侧壁的侧墙303；以所述侧墙303为掩膜对所述基底300进行掺杂，形成源/漏极304。
需要说明的是，本发明的实施例中，还包括：分别采用第一金属栅电极层305a、第二金属栅电极层305b、第三金属栅电极层305c和第四金属栅电极层305d替代所述第一子半导体层301a、第二子半导体层301b、第三子半导体层301c和第四子半导体层301d，以形成性能更加优越的第一晶体管310、第二晶体管320、第三晶体管330和第四晶体管340。形成上述晶体管的工艺过程为本领域技术人员所熟知，在此不再赘述。
由于后续需要将第一晶体管310的栅极和第二晶体管320的栅极电连接，定义所述第一金属栅电极层305a表面的部分区域为第一接触区306a，所述第二金属栅电极层305b表面的部分区域为第二接触区306b。为保证第一晶体管310和第二晶体管320之间能够较好的进行信号传输，所述第一接触区306a与第一晶体管310待连接部件之间重叠的距离至少为第二安全距离R2，所述第二接触区306b与第二晶体管320待连接部件的之间重叠的距离至少为第二安全距离R2。本发明的实施例中，所述第一晶体管310的待连接部件为作为栅极的第一金属栅电极层305a，所述第一接触区306a与第一金属栅电极层305a顶部表面之间重叠的距离至少为40nm-50nm；所述第二晶体管320的待连接部件为作为栅极的第二金属栅电极层305b，第二接触区306b与第二金属栅电极层305b顶部表面之间重叠的距离至少为40nm-50nm。
需要说明的是，在本发明的其他实施例中，所述第一接触区306a还可以为第一晶体管310的源极、漏极或部分栅极，所述第二接触区306b还可以为第二晶体管320的源极、漏极或部分栅极，在此不再赘述。
在本发明的其他实施例中，若直接将第一子半导体层301a、第二子半导体层301b作为晶体管的栅极，为降低第一晶体管310与后续形成的互连线层、第二晶体管320与后续形成的互连线层之间的接触电阻，还包括：在所述第一接触区306a形成第一接触层，在所述第二接触区306b形成第二接触层。所述第一接触层和第二接触层的材料为金属硅化物。所述第一接触层和第二接触层的形成步骤可在形成第一晶体管和第二晶体管后，形成层间介质层之前进行，也可以在形成层间介质层之后进行，在此不再赘述。
请结合参考图9和图10，图10为图9沿A-A’方向的剖面结构示意图。形成与所述第一晶体管310、第二晶体管320位于同一层，并位于两者之间的层间介质层308；形成位于所述层间介质层308内的互连线层307，所述互连线层307分别连接第一接触区306a和第二接触区306b，实现第一晶体管310和第二晶体管320的电连接。
所述层间介质层308用于隔离相邻的晶体管，所述层间介质层308的材料为氧化硅、氮化硅或氮氧化硅。所述层间介质层308至少与所述第一晶体管310和第二晶体管320齐平。在本发明的实施例中，所述层间介质层308表面略高于所述第一晶体管310和第二晶体管320表面，以利于后续在层间介质层308内形成互连线层。
形成位于所述层间介质层308内的互连线层307的方法为：刻蚀所述层间介质层308形成凹槽（未标示）；向所述凹槽内填充导电材料形成互连线层。其中，所述凹槽用于后续形成互连线层307，为了使后续互连线层307能够与第一晶体管310、第二晶体管320之间形成电学接触，所述凹槽的两端分别暴露出第一接触区306a和第二接触区306b。且所述凹槽的底部与第一接触区306a、第二接触区306b的底部齐平或低于所述第一接触区306a、第二接触区306b的底部。
在本发明的实施例中，所述第一接触区306a的底部为第一金属栅电极层305a的顶部表面，所述第二接触区306b的底部为第二金属栅电极层305b的顶部表面，也就是说，所述凹槽的底部与第一金属栅电极层305a、第二金属栅电极层305b的顶部表面齐平或低于所述第一金属栅电极层305a、金属栅电极层305b的顶部表面。
另外，考虑到后续形成的互连线层307在电连接第一晶体管310和第二晶体管320时，不能对其相邻的晶体管（例如第三晶体管330、第四晶体管340）造成干扰，所述凹槽与相邻的无需电连接的晶体管之间的距离至少为第一安全距离R1，所述第一安全距离R1为不影响相邻晶体管的最小距离。
所述互连线层307填充在所述凹槽内，以电连接第一接触区306a和第二接触区306b。所述互连线层307的材料为导电材料，例如Cu、Al等。在本发明的实施例中，所述互连线层307的材料为金属Cu，所述互连线层307分别与第一接触区306a和第二接触区306b连接，且所述互连线层307的顶部表面与所述层间介质层308表面齐平或低于所述层间介质层308表面。所述互连线层307与相邻的无需电连接的晶体管之间的距离至少为20nm-30nm。
由于本发明实施例的互连线层307形成在第一晶体管310和第二晶体管320之间的层间介质层308内部，有效缩短了信号传输距离，简化了互连层的结构，利于提高器件的响应速度。
请继续结合参考图9和图10，本发明的实施例形成的互连结构，包括：
基底300；
位于所述基底300表面的第一晶体管310和第二晶体管320，所述第一晶体管310具有第一接触区306a，所述第二晶体管320具有对应的第二接触区306b；
与所述第一晶体管310、第二晶体管320位于同一层，并位于两者之间的层间介质层308；
位于所述层间介质层308内的互连线层307，所述互连线层307分别连接第一接触区306a和第二接触区306b，实现第一晶体管310和第二晶体管320的电连接。
其中，第一晶体管310包括第一栅氧化层302a，位于所述第一栅氧化层302a表面的第一金属栅电极层305a，位于所述第一栅氧化层302a和第一金属栅电极层305a侧壁的侧墙303，位于所述侧墙303两侧的基底300内的源/漏极304；所述第二晶体管320包括第二栅氧化层302b，位于所述第二栅氧化层302b表面的第二金属栅电极层305b，位于所述第二栅氧化层302b表面的第二金属栅电极层305b侧壁的侧墙303，位于所述侧墙303两侧的基底300内的源/漏极304。
所述第一接触区306a为第一晶体管310的源极、漏极或部分栅极，所述第二接触区306b为第二晶体管320的源极、漏极或部分栅极。在本发明的实施例中，所述第一晶体管310的栅极为待连接区域，所述第一接触区306a位于第一晶体管310中用作形成栅极的第一金属栅电极层305a所在区域，所述第一接触区306a与第一晶体管310的第一金属栅电极层305a之间的重叠距离为第二距离R2，例如40nm-50nm；所述第二晶体管320的栅极为待连接区域，所述第二接触区306b位于第二晶体管320中用作形成栅极的第二金属栅电极层305b所在区域，所述第二接触区306b与第二晶体管320的第二金属栅电极层305b之间的重叠距离为第二距离R2，例如40nm-50nm。
在本发明的其他实施例中，若用于形成晶体管的栅极的材料为半导体材料，例如直接将第一子半导体层301a、第二子半导体层301b用作形成栅极，还包括：位于所述第一子半导体层301a表面，并位于所述第一接触区306a的第一接触层；位于所述第二子半导体层301b表面，并位于所述第二接触区306b的第二接触层。所述第一接触层和第二接触层的材料为金属硅化物，以降低接触电阻，并保护第一晶体管310、第二晶体管320的栅极后续刻蚀时不受损伤。
所述互连线层307的顶部表面与所述层间介质层308表面齐平或低于所述层间介质层308表面，所述互连线层与相邻的无需进行电连接的晶体管之间的距离至少为第一安全距离，例如20nm-30nm。更多相关描述，请参考前文所述，在此不再赘述。
为便于更好的理解本发明，请参考图11-图14，在本发明的另一实施例中，还以电连接第一晶体管的源极和第二晶体管的漏极（即第一互连部件为第一晶体管，第一接触区为第一晶体管的源极，第二互连部件为第二晶体管，第二接触区为第二晶体管的漏极）为例进行示范性说明。
请结合参考图11和图12，图12为图11沿B-B’方向的剖面结构示意图。提供基底400；所述形成位于所述基底400表面的半导体层，所述半导体层至少包括第一子半导体层401a和第二子半导体层401b；对所述第一子半导体层401a和第二子半导体层401b、以及所述第一子半导体层401a和第二子半导体层401b对应区域的基底400进行加工，形成对应的第一晶体管410和第二晶体管420，所述第一晶体管410具有第一接触区406a，所述第二晶体管420具有对应的第二接触区406b。
其中，所述第一子半导体层401a和第二子半导体层401b分别用于形成第一晶体管410和第二晶体管420的栅极，所述第一晶体管410和第二晶体管420的源极、漏极分别位于第一子半导体层401a和第二子半导体层401b两侧的基底400内，所述第一接触区406a为所述第一晶体管410的源极，所述第二接触区406b为所述第二晶体管420的漏极，后续将两者电连接以实现信号传输。
需要说明的是，本发明的其他实施例中，还可以采用第一金属栅电极层、第二金属栅电极层代替上述第一子半导体层401a和第二子半导体层401b，分别作为第一晶体管410和第二晶体管420的栅极，其形成过程及方法请参考前文所述。
在本发明的实施例中，为形成第一晶体管410和第二晶体管420，还包括：形成位于所述基底400表面的第一栅氧化层402a和第二栅氧化层402b，所述第一子半导体层401a位于第一栅氧化层402a表面，所述第二子半导体层401b位于第二栅氧化层402b表面。并且，本发明的实施例中，还包括：形成位于所述第一晶体管410、第二晶体管420之间的基底400内的浅沟槽隔离结构405，以实现第一晶体管410和第二晶体管420的隔离。
请结合参考图13和图14，图14为图13沿B-B’方向的剖面结构示意图。形成与所述第一晶体管410、第二晶体管420位于同一层，并位于两者之间的层间介质层408；形成位于所述层间介质层408内的互连线层407，所述互连线层407分别连接第一接触区406a和第二接触区406b，实现第一晶体管410和第二晶体管420的电连接。
本发明的实施例中，所述层间介质层408与所述第一晶体管410和第二晶体管420的顶部表面齐平，即与第一子半导体层401a和第二子半导体层401b表面齐平。
所述互连线层407的形成过程包括：刻蚀所述层间介质层408形成凹槽409；向所述凹槽409内填充导电材料形成互连线层407。其中，所述凹槽409的两端分别暴露出第一接触区406a和第二接触区406b，且所述凹槽409的底部与第一接触区406a、第二接触区406b的底部齐平或低于所述第一接触区406a、第二接触区406b的底部。本发明的实施例中，所述凹槽409的底部与所述基底400表面齐平，即暴露出浅沟槽隔离结构405表面。
并且，考虑到后续形成的互连线层407不对第一晶体管410和第二晶体管420的其他无需电连接的部件（例如本发明实施例中第一晶体管410的漏极和栅极以及第二晶体管的源极和栅极）造成干扰，所述凹槽与晶体管的无需电连接的部件之间的距离至少为第三安全距离R3，所述第三安全距离R3为不影响晶体管的无需电连接的部件的最小距离，例如40nm-50nm。另外，受不同工艺制程的影响，所述凹槽与晶体管的栅极侧壁之间还应保持第四安全距离R4。
所述互连线层407的表面低于所述层间介质层408表面或与所述层间介质层408齐平。由于所述凹槽409暴露出第一接触区406a和第二接触区406b，因此形成的互连线层407部分搭接于第一晶体管410的源极表面、部分搭接于第二晶体管420的漏极表面，从而实现了两者的电连接。在本发明的实施例中，为减小互连结构的总体厚度，所述互连线层407的表面低于所述层间介质层408。
需要说明的是，在本发明的其他实施例中，在形成互连线层407之前，还可以包括：形成分别位于所述第一接触区406a、第二接触区406b的第一接触层和第二接触层。所述第一接触层和第二接触层的材料为金属硅化物，以降低互连线层407和第一晶体管410的源极之间、互连线层407和第二晶体管420的漏极之间的接触电阻。优选地，所述第一接触层和第二接触层的材料相同，且覆盖整个凹槽409底部，不仅可以降低前述的接触电阻，还能节省工艺步骤。
需要说明的是，本发明的实施例中，形成互连线层407后，还包括：在所述凹槽409内填充绝缘材料形成绝缘层（未图示），使所述绝缘层表面与所述层间介质层408表面齐平。后续形成的绝缘层的材料可以与所述层间介质层408相同，在此不再赘述。
上述步骤后，第一晶体管410的源极和第二晶体管420的漏极之间的互连完成。由于互连线层407形成于第一晶体管410和第二晶体管420之间的层间介质层408内，有效缩短了信号由第一晶体管410的源极传输到第二晶体管420的漏极时所要经过的距离，并且还可以减小互连结构的总体高度，降低互连结构的复杂度，最终提高器件的响应速度。
相应的，请继续结合图13和图14，本发明该实施例提供的互连结构包括：
基底400；
位于所述基底400表面的第一晶体管410和第二晶体管420，所述第一晶体管410具有第一接触区406a，所述第二晶体管420具有对应的第二接触区406b；
与所述第一晶体管410、第二晶体管420位于同一层，并位于两者之间的层间介质层408；
位于所述层间介质层408内的互连线层407，所述互连线层407分别连接第一接触区406a和第二接触区406b，实现第一晶体管410和第二晶体管420的电连接。
其中，所述第一接触区406a为第一晶体管410的部分源极，所述第二接触区406b为第二晶体管420的部分漏极；所述互连线层407的顶部表面低于所述层间介质层表面；所述互连线层407与晶体管的无需电连接的其他部件（例如第一晶体管410的漏极和栅极、第二晶体管420的源极和栅极）之间的距离至少为第三安全距离R3，例如40nm-50nm。更多关于本发明该实施例的互连结构的描述，请参考前文所述，在此不再赘述。
需要说明的是，在本发明的其他实施例中，不应局限于晶体管与晶体管之间的互连，只要是两个需要连接的互连部件，例如第一晶体管与第二互连线（对应的第二接触区为第二互连线端口）、或者第一互连线（对应的第一接触区为第一互连线端口）与第二晶体管、或者第一互连线与第二互连线等，均可适用于上述方法，即在这两个区域之间的层间介质层内形成互连线层进行互连，其具体过程和结构请参考前文所述，在此不再赘述。
综上，互连线层位于层间介质层内，有效缩短了信号从第一互连部件的第一接触区传输到第二互连部件的第二接触区的距离，简化了互连结构，减小了互连结构的总体厚度，进而提高了器件的响应速度。
进一步的，所述互连结构还包括：位于所述第一接触区的第一接触层和位于所述第二接触区的第二接触层。在解决前述技术问题的基础上，还进一步减小了第一接触区与互连线层之间、以及第二接触区与互连线层之间的接触电阻，进一步提高器件的响应速度。
相应的，本发明的实施例中还提供了互连结构的形成方法，在形成第一互连部件和第二互连部件，形成填充于两者之间的层间介质层后，对所述层间介质层进行刻蚀和填充，形成位于层间介质层内的互连线层，工艺步骤简单，并且充分利用了空间，简化了互连结构，提高了器件的响应速度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种互连结构，其特征在于，包括：
基底；
位于所述基底表面的第一互连部件和第二互连部件，所述第一互连部件具有第一接触区，所述互连部件具有对应的第二接触区；
位于所述第一互连部件、第二互连部件之间的层间介质层；
位于所述层间介质层内的互连线层，所述互连线层分别连接第一接触区和第二接触区，实现第一互连部件和第二互连部件的电连接。
2.如权利要求1所述的互连结构，其特征在于，所述第一互连部件为第一晶体管或第一互连线，所述第二互连部件为第二晶体管或第二互连线。
3.如权利要求1所述的互连结构，其特征在于，所述互连线层的顶部表面与所述层间介质层表面齐平或低于所述层间介质层表面。
4.如权利要求1所述的互连结构，其特征在于，所述互连线层与相邻的无需进行电连接的晶体管之间的距离至少为第一安全距离。
5.如权利要求1所述的互连结构，其特征在于，所述互连线层与晶体管的无需电连接的其他部件之间的距离至少为第三安全距离。
6.如权利要求1所述的互连结构，其特征在于，当所述第一互连部件为第一晶体管，第二互连部件为第二晶体管时，所述第一接触区为第一晶体管的源极、漏极或部分栅极，所述第二接触区为第二晶体管的源极、漏极或部分栅极。
7.如权利要求6所述的一种互连结构，其特征在于，所述第一接触区与第一晶体管待连接部件之间的重叠距离至少为第二安全距离，所述第二接触区与第二晶体管待连接部件之间的重叠距离至少为第二安全距离。
8.如权利要求1所述的一种互连结构，其特征在于，还包括：位于所述第一接触区的第一接触层；位于所述第二接触区的第二接触层。
9.一种互连结构的形成方法，其特征在于，包括：
提供基底；
形成位于所述基底表面的半导体层，所述半导体层至少包括第一子半导体层和第二子半导体层；
对所述第一子半导体层和第二子半导体层进行加工，形成对应的第一互连部件和第二互连部件，所述第一互连部件具有第一接触区，所述第二互连部件具有对应的第二接触区；
形成位于所述第一互连部件、第二互连部件之间的层间介质层；
形成位于所述层间介质层内的互连线层，所述互连线层分别连接第一接触区和第二接触区，实现第一互连部件和第二互连部件的电连接。
10.如权利要求9的互连结构的形成方法，其特征在于，所述第一互连部件为第一晶体管或第一互连线，所述第二互连部件为第二晶体管或第二互连线。
11.如权利要求9的互连结构的形成方法，其特征在于，形成所述互连线层的方法为：刻蚀所述层间介质层形成凹槽；向所述凹槽内填充导电材料形成互连线层。
12.如权利要求11的互连结构的形成方法，其特征在于，所述凹槽的两端分别暴露出第一接触区和第二接触区，且所述凹槽的底部与第一接触区、第二接触区的底部齐平或低于所述第一接触区、第二接触区的底部。
13.如权利要求12的互连结构的形成方法，其特征在于，所述凹槽与相邻的无需进行电连接的晶体管之间的距离至少为第一安全距离。
14.如权利要求12的互连结构的形成方法，其特征在于，所述凹槽与晶体管的无需电连接的其他部件之间的距离至少为第三安全距离。
15.如权利要求9的互连结构的形成方法，其特征在于，当所述第一互连部件为第一晶体管，第二互连部件为第二晶体管时，所述第一接触区为第一晶体管的源极、漏极或部分栅极，所述第二接触区为第二晶体管的源极、漏极或部分栅极。
16.如权利要求15的互连结构的形成方法，其特征在于，所述第一接触区与第一晶体管待连接部件之间的重叠距离至少为第二安全距离，所述第二接触区与第二晶体管待连接部件之间的重叠距离至少为第二安全距离。
17.如权利要求9的互连结构的形成方法，其特征在于，还包括：在所述第一接触区形成第一接触层，所述第二接触区形成第二接触层，所述互连线层分别连接第一接触层和第二接触层。
18.如权利要求17的互连结构的形成方法，其特征在于，所述第一接触层和第二接触层的材料为金属硅化物。
CN201310652962.0A 2013-12-05 2013-12-05 互连结构及其形成方法 Active CN104701297B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310652962.0A CN104701297B (zh) 2013-12-05 2013-12-05 互连结构及其形成方法
US14/539,285 US9419090B2 (en) 2013-12-05 2014-11-12 Interconnect structures and fabrication method thereof
US15/207,672 US9978646B2 (en) 2013-12-05 2016-07-12 Interconnect structures and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310652962.0A CN104701297B (zh) 2013-12-05 2013-12-05 互连结构及其形成方法

Publications (2)

Publication Number Publication Date
CN104701297A CN104701297A (zh) 2015-06-10
CN104701297B true CN104701297B (zh) 2017-12-29

Family

ID=53271939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310652962.0A Active CN104701297B (zh) 2013-12-05 2013-12-05 互连结构及其形成方法

Country Status (2)

Country Link
US (2) US9419090B2 (zh)
CN (1) CN104701297B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
CN109994475B (zh) * 2018-01-03 2022-07-05 蓝枪半导体有限责任公司 半导体元件与半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987086A (en) * 1996-11-01 1999-11-16 Motorola Inc. Automatic layout standard cell routing
JP3386036B2 (ja) * 2000-06-15 2003-03-10 セイコーエプソン株式会社 半導体記憶装置
JP3386038B2 (ja) * 2000-06-22 2003-03-10 セイコーエプソン株式会社 半導体記憶装置
US7087493B1 (en) * 2000-08-09 2006-08-08 Texas Instruments Incorporated Memory with 6T small aspect ratio cells having metal—1 elements physically connected to metal—0 elements
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法
JP2002359299A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 半導体装置、メモリシステムおよび電子機器
CN1244146C (zh) * 2002-09-13 2006-03-01 哈娄利公司 在双金属/多晶硅氧化物氮化物氧化物硅阵列中的联结及选取步骤
US6982451B1 (en) * 2003-03-27 2006-01-03 Xilinx, Inc. Single event upset in SRAM cells in FPGAs with high resistivity gate structures
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
JP2010118410A (ja) * 2008-11-11 2010-05-27 Nec Electronics Corp 半導体装置
US9029173B2 (en) * 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure

Also Published As

Publication number Publication date
US9978646B2 (en) 2018-05-22
US9419090B2 (en) 2016-08-16
CN104701297A (zh) 2015-06-10
US20150162279A1 (en) 2015-06-11
US20170011966A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
TWI693704B (zh) 三維記憶體元件的混和鍵合接觸結構
CN110047844B (zh) 三维垂直单晶体管铁电存储器及其制备方法
CN110114876A (zh) 三维存储器器件及其制造方法
CN110062958A (zh) 用于形成三维存储器件的方法
CN106876397A (zh) 三维存储器及其形成方法
CN106057804A (zh) 半导体器件
CN110121778A (zh) 三维存储器件
CN107068671A (zh) 半导体装置及其制造方法
KR102173638B1 (ko) 반도체 소자 및 그 형성방법
CN110140214A (zh) 用于形成三维存储器件的方法
CN110114867A (zh) 形成三维集成布线结构的方法及其半导体结构
KR20220102242A (ko) 반도체 메모리 장치 및 그 제조 방법
TW201628187A (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
CN110957318A (zh) 一种半导体结构及其制作方法
TW201423958A (zh) 半導體元件
TW201813061A (zh) 半導體裝置及其製造方法
US8637919B2 (en) Nonvolatile memory device
CN110534570A (zh) 半导体器件
CN108155189A (zh) 具有气隙间隔物的半导体器件及制造其的方法
CN109427669A (zh) 减少半导体制造中接触件深度变化的方法
CN104377202B (zh) 嵌入式存储元件及其制造方法
CN104701297B (zh) 互连结构及其形成方法
CN102007590B (zh) 具有栅极有源区域上的触点的晶体管
CN108231691A (zh) 制造半导体器件的方法
JP2010520645A (ja) 半導体材料内へのトレンチの形成

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant