CN104641290A - 掩模数据产生方法、执行该方法的程序和信息处理装置 - Google Patents
掩模数据产生方法、执行该方法的程序和信息处理装置 Download PDFInfo
- Publication number
- CN104641290A CN104641290A CN201380045839.0A CN201380045839A CN104641290A CN 104641290 A CN104641290 A CN 104641290A CN 201380045839 A CN201380045839 A CN 201380045839A CN 104641290 A CN104641290 A CN 104641290A
- Authority
- CN
- China
- Prior art keywords
- pattern
- mask
- distance
- variable
- cost function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种掩模数据产生方法,用于产生在使用掩模将曝光光照射到基板上并然后通过使用另一掩模将曝光光照射到基板的多次曝光中使用的多个掩模的数据。该方法包含以下步骤:获得包含多个图案元素的图案的数据,确定图案元素的配置限制条件的规划,分析图案元素之间的距离,确定距离限制条件的规划,以及在成本函数中应用被配置为表示图案划分的数量的第一变量和被配置为表示与所有图案元素有关的距离的第二变量并由此划分图案。
Description
技术领域
本公开涉及掩模数据产生方法、执行该方法的程序和信息处理装置。
背景技术
曝光装置被用在制造半导体器件的工艺的光刻步骤中。光刻步骤是将半导体器件的电路图案转印到基板(硅基板、玻璃基板或晶片等)上的步骤。曝光装置通过使用来自光源的光用照明光学系统照射掩模(刻线),并由此将通过投影光学系统等在掩模上形成的电路图案转印到晶片上。近年来,由于半导体器件的图案微型化的发展,晶片通过使用多个掩模在多个场合下被曝光,由此执行多次曝光操作以在晶片上的单个层上形成相应的多个掩模图案。一般地,曝光装置的分辨率极限由hp=k1×λ/NA表示。符号hp是半间距的缩写,是相邻图案之间的最短距离的一半。符号k1是处理因子,λ是曝光光(exposure light)波长,NA是曝光装置的数值孔径。多次曝光操作是这样一种技术,即,将半间距比曝光装置的分辨率极限的半间距小的图案划分和曝光成多个掩模图案,以由此使得能够对比用单次常规曝光未给予足够的曝光余量的分辨率极限更精细的图案进行解析(resolution)。
将单个布局(图案)划分成多个掩模图案的方法包括诸如颜色的划分涂敷(一般称为着色问题)之类的特性。图案划分的特征可使用诸如划分颜色涂敷之类的表述。将原始目标图案划分成多个掩模图案的方法包括专利文献1中公开的通过使用迭代方法来应用划分规则的方法。具体而言,该方法确定划分规则,并且通过对考虑的图案应用划分规则来将掩模归为第一掩模或将掩模归为第二掩模,并然后对每个图案重复该操作。此外,专利文献2公开了使用冲突图的图案划分方法和数学规划的方法。冲突图是根据点和边而配置的图,并且在图案划分的实例中,每个掩模图案由点表示,并且超过分辨率极限的图案由边连接。使用数学规划的方法来计算图案划分,使得两个边的掩模号码为不同的号码。
引文列表
专利文献
专利文件1:美国专利申请No.2007/0031740
专利文件2:美国专利申请No.2011/0078638
对此,通过减少掩模图案划分的数量来抑制掩模的制造成本,并且已经提出了增大处理因子k1的光刻友好的图案划分。更具体地,最大化经划分的图案之间的最小距离是优选的。但是,在专利文献1中公开的方法仅提出了掩模图案划分,而没有提出最大化经划分的图案之间的最小距离。此外,在专利文献2中公开的方法鉴于缝合考虑了图案的重叠长度的检查,但是也没有提出最大化经划分的图案之间的最小距离这一点。
发明内容
鉴于以上情况,提出了本公开,并且例如提供了减少掩模图案划分的数量并且最大化经划分的图案的图案元素之间的最小距离的光刻友好的掩模数据产生方法。
本公开是一种用于产生在多次曝光中所使用的多个掩模的数据的掩模数据产生方法,在所述曝光中通过使用掩模将曝光光照射到基板上并然后通过使用另一掩模将曝光光照射到基板上。该方法包括以下步骤:获得包含多个图案元素的图案的数据,确定用于图案元素的配置限制条件(disposition limitation condition)的规划,分析图案元素之间的距离,确定距离限制条件的规划,以及在成本函数中应用被配置为表示图案划分的数量的第一变量和被配置为表示与所有图案元素有关的距离的第二变量,并由此划分图案
参照附图阅读示例性实施例的以下描述,本发明的其它特征将变得明白。
附图说明
图1是示出了根据一个实施例的产生掩模数据的流程的流程图。
图2A示出了划分之前的掩模图案。
图2B示出了根据传统技术的划分之后的掩模图案。
图2C示出了根据一个实施例的划分之后的掩模图案。
图3示出了准备冲突图的顺序。
具体实施方式
下面将参照附图描述用于执行本公开的实施例。当产生在各种类型的设备的制造或微观结构中使用的掩模(原始)的图案数据时,应用本公开,所述设备诸如为例如CCD等的成像元件、例如磁头等的检测元件、例如液体面板等的显示元件或者例如IC或LSI等的半导体芯片。
将描述根据本公开的一个示例性实施例的掩模数据产生方法。图1示出了根据一个示例性实施例的产生掩模数据的流程的流程图。根据本示例性实施例的产生方法由诸如计算机之类的信息处理装置执行,以由此产生在被配置为曝光基板上的掩模图案图像的曝光装置中使用的掩模数据。首先,计算机获得要被划分的对象的图案数据(步骤S100)。图2A-2C示出了划分之前和划分之后的掩模图案。特别地,图2A示出了要被划分的对象的图案(划分之前)。以这种方式,例如用多边形坐标格式来提供要被划分的对象的图案。然后,计算机确定图案的配置限制条件(步骤S101)。图3是示出了通过使用多边形数据来准备冲突图的顺序的示意图。如在此所使用的,术语“图案的配置限制条件”(如图3的左图中所示)表示限定单个图案的中心位置之间的距离10的特征,并且,当距离10在预定距离内时,条件必须由不同的掩模号码表示。掩模号码是诸如1、2或3等之类的与各掩模对应的单个号码,并且可以被称为与着色问题有关的颜色号码。此外,在着色问题中,划分成不同的掩模号码被称为涂敷划分(coatingdivision)。图3的右图示出了通过将图案表示为点11、通过使用线段12连接预定距离内的图案并且将通过线段12连接的点11的两端划分成不同的掩模号码来准备的冲突图。接下来,计算机执行通过将在步骤S101中确定的配置限制条件陈述为整数问题来确定配置限制条件的规划(步骤S102)。接下来,计算机分析图案元素之间的距离(步骤S103)。然后,计算机执行通过将图案元素之间的距离的限制条件陈述为整数问题来确定限制条件的规划(步骤S104)。计算机最小化掩模图案的划分的数量,并且使用最大化图案元素之间的距离的最小值的成本函数,以由此通过使用数学规划方法来划分掩模图案(步骤S105)并由此完成与每个掩模对应的掩模数据的产生。
在步骤S105中,使用例如IBM公司的称作ILOG CPLEX(注册商标)的解算器软件来实现数学规划方法。当使用该软件时,在1p文件中陈述对步骤S102和S104中所执行的方程的约简。下面将描述当通过使用数学规划方法求解时在步骤S102和S104中所使用的整数问题的方程。
首先,将描述各种类型的变量。变量j(1≤j≤m)是掩模号码。变量m表示最大掩模号码。变量yj是指表示是否使用掩模号码j的二元变量,并且当使用掩模号码j时取1的值并且当不使用掩模号码j时取0的值。变量i表示图案元素的号码(掩模图案号码)。变量xij是指表示关于图案元素的号码i是否使用掩模号码j的二元变量,并且在使用掩模号码j时取1的值并在不使用掩模号码j时取0的值。Pall表示所有掩模号码的图案之间的距离的最小值。Pj表示关于第j个掩模号码的图案之间的距离的最小值。Dii′j表示在第i个图案和第i′个图案都使用第j个掩模时取1的值,并在不是这种情况时取0的值的二元变量。
接下来,将描述各种类型的常数。常数pitchii′表示第i个图案元素与第i′个图案元素之间的间隔。常数α表示成本函数的针对掩模号码(颜色号码)的数量的权重。常数β表示成本函数的针对所有掩模的图案元素之间的距离的权重。常数γ表示成本函数的针对第j个掩模的图案元素之间的距离的权重。
接下来,将描述各种类型的式子。如式1所示,以多项式的形式表示成本函数(目标函数)。
[式1]
最小化
系数α是正常数,系数β和γ是负常数。此外,式1表示最小化所使用的掩模号码的数量,并且最大化图案元素之间的距离的最小值。此外,式1中的第一项表示掩模号码的数量,并且第二项和第三项表示同一掩模号码的图案元素之间的距离的最小值。另外,在式1的第一项中未乘以α的部分(第一变量)由式2表示。
[式2]
式2等于掩模号码的数量,并且,例如,当掩模号码的数量从2变为3而增加1时,式2的值也从2增加到3。另一方面,由于Pall(第二变量)表示经划分的图案之间的距离的最小值(nm),因此,当经划分的图案的图案元素之间的距离的最小值减小1nm的值时,Pall减小1的值。由于根据本实施例的掩模数据的产生包括通过最低数量的掩模号码来划分掩模图案以及在尽可能最大的程度上增大(最大化)图案元素之间的距离,因此必须使式1的第一项中的权重尽可能地大。也就是说,与β和γ的绝对值相比,α的绝对值必须足够大。例如,当α=1时,优选β取约-0.001的值。这是由于这样的事实:因为当必须执行图案分离时Pall的值为大约100,因此不管式2或Pall取得的实际值如何,第一项的权重都将大于第二项的权重。此外,式1中的第三项是用于在最大化所有掩模号码的图案之间的距离之后使单个掩模号码的图案元素之间的距离的最小值最大化的项。此时,第三项的权重应小于第二项的权重,并且,例如,当β=-0.001时,可以取约γ=-0.00001的值。鉴于光刻友好的掩模数据的产生,第三项可能不是必需项。
另一方面,最佳成本函数可被写为最大化所使用的掩模号码的数量。在这种情况下,成本函数由式3表示,其中,α是负常数,β和γ都是正常数。
[式3]
最大化
接下来,将描述各种类型的配置限制条件。这些配置限制条件由下面的式表示。
[式4]
y1≥y2≥......≥ym
[式5]
[式6]
[式7]
[式8]
[式9]
[式10]
[式11]
首先,将描述与以上的限制条件有关的式子中的在步骤S102中使用的式子。式4表示关于升序的掩模号码的顺序所使用的限制条件。例如,尽管情况是y1=0,即不使用第一掩模号码,但该式使得y2=1,即不使用第二掩模号码。式5表示使得关于第i个掩模图案的标记xi只使用一个掩模号码的限制条件。例如,关于第i个图案不使用第一掩模号码和第二掩模号码。式6表示使得关于不使用的掩模号码不允许划分的限制条件。例如,尽管情况是不使用第j个掩模号码即yj=0,但该配置避免在第i个图案中使用第j个掩模号码的情况,即,使得xij不等于1。式7表示基于冲突图的针对图案的限制条件,并且在第i个图案由线段连接到第i′个图案时即在不能使用同一掩模号码时被应用。
接下来,将描述以上的限制条件式子中的在步骤S104中使用的式子。式8和式9表示Dii′j限制条件,其中,当xij和xi′j都取1的值时,Dii′j=1,并且当xij和xi′j中的至少一个取0的值时,Dii′j=0。也就是说,Dii′j表示xij和xi′j的逻辑乘。式10使得当Dii′j=0时Pj≤pitchii′,并且是表示Pj的值小于或等于图案元素之间的距离的值的限制条件。另一方面,根据式10,当Dii′j=0时,Pj≤500。设定500的值是考虑这样的事实,即,通常当Dii′j=0时,不存在关于Pj的实质限制。因此,虽然500的值在这里被视为充分地大于图案元素之间的距离的值,但是,关于该式出于相同的意义可以使用另一值,例如甚至1000的值。式8至式10不需要输入图案元素之间的所有距离,并且,例如可以忽略诸如k1>1.0的距离之类的根据限制条件排除的距离,并由此可提高计算速度。此外,式1是表示Pall为Pj的最小值的限制条件。
接下来,将描述各种类型的边界条件。这些限制条件以下面的式子表示。
[式12]
y1=1
[式13]
[式14]
Pall≥0
式12是在步骤S102中使用的方程,并且是表示使用第1个掩模号码的边界条件。式13和式14均在步骤S104中使用。式13是表示各掩模号码的距离是大于0的值的边界条件。式14是表示图案元素之间的距离的最小值是大于0的值的边界条件。
此外,在步骤S102和S104中使用的变量由下面的式子表示。由以下式15至式17表示的变量均是二元变量并且在范围{0,1}中变动。
[式15]
[式16]
[式17]
当使用上述软件时,掩模图案的划分的数量可以通过输入基于以上式子准备的1p文件来最小化,由此可以在最大化图案元素之间的距离的最小值的情况下划分掩模图案。下面将描述实际的实例。图2B示出了当执行未考虑图案距离之间的最小值的掩模图案划分时的针对图2A中所示的图案的图谱数据(map data)。图2C应用了根据本示例性实施例的掩模数据产生方法,并且示出了当执行考虑了图案距离之间的最小值的掩模图案划分时的关于图2A中所示的图案的图谱数据。图2B和图2C中所述的号码是划分的掩模号码。图2A所示的划分之前的图案包含具有30nm间距的x方向和y方向上的网格,并且图案元素之间的距离的最小值为42nm。该图案经受图案划分,使得85nm内的图案具有不同的掩模号码。首先,如传统的配置所示,当不考虑图案元素之间的最小值时,如图2B中所示,图案元素之间的距离的最小值为90nm,并且掩模图案划分的数量为5。相比之下,当考虑了图案元素之间的最小值时,如图2C中所示,图案元素之间的距离的最小值为120nm,并且掩模图案划分的数量为5。因此,例如,当使用NA=1.35且λ=193.368nm的浸渍曝光装置的实例时,存在从k1=0.31到k1=0.41的提高,并且即使当使用相同数量的掩模划分时,也使得能够产生更加光刻友好的掩模数据。
如上所述,本示例性实施例提供了最大化划分的图案的图案元素之间的距离的最小值并且减少掩模图案划分的数量的光刻友好的掩模数据产生方法。根据本示例性实施例的掩模数据产生方法使用整数规划。但是,可以使用另一种最优化方法,只要它是同时将表示掩模划分数量的第一变量和表示共同图案元素之间的距离的最小值的第二变量表示为成本函数的方法。例如,作为整数规划的替代,可以使用诸如遗传算法或混合整数规划之类的方法。
可以通过执行以下处理步骤来实现本公开。即,通过各种类型的存储介质来向系统或装置提供实现以上示例性实施例中的功能的软件(程序),并且系统或装置的计算机(信息处理装置)通过读取和执行程序来执行处理。
掩模绘制装置通过将通过使用根据以上示例性实施例的产生方法产生的掩模数据输入到掩模绘制装置中来制造多个掩模。所制造的掩模被安装到曝光装置中的掩模台架上,并且被照明光学系统照射,以由此将掩模上的图案的图像曝光到晶片上。在使用所制造的掩模中的一个掩模曝光晶片之后,使用与该晶片的同一层有关的另一掩模来执行晶片曝光,并由此可以通过使用多次曝光操作在晶片上的一个层上形成图案。
接下来,将描述设备(液晶显示设备等)的制造方法。使用形成透明电极的工艺来制造液晶显示设备。形成透明电极的工艺包括将感光剂施加到经受透明导电膜的气相沉积的玻璃基板上的步骤、在将如上所述那样制造的掩模安装在曝光装置中之后曝光涂有感光剂的玻璃基板的步骤,以及显影玻璃基板的步骤。除了液晶显示设备以外,如上所述使用曝光装置的设备制造方法还适用于制造诸如例如半导体器件的设备。上面的方法可包括将如上所述那样制造的掩模安装在曝光装置中并且曝光涂有感光剂的基板的步骤和显影经曝光的基板的步骤。此外,制造设备的方法可包括其它已知的步骤(氧化、膜沉积、气相沉积、掺杂、平坦化、蚀刻、抗蚀剂剥离、切块、接合或封装等)。
虽然已参照示例性实施例描述了本发明,但应理解,本发明不限于公开的示例性实施例。以下权利要求的范围应被赋予最宽泛的解释以包含所有这种修改和等效的结构及功能。
本申请要求2012年9月6日提交的日本专利申请No.2012-195820的优先权,其全文通过引用并入于此。
Claims (9)
1.一种掩模数据产生方法,用于产生在使用掩模将曝光光照射到基板上并然后使用另一掩模将曝光光照射到基板上的多次曝光中使用的多个掩模的数据,其特征在于,该方法包含由计算机执行的以下步骤:
获得包含多个图案元素的图案的数据,
确定图案元素的配置限制条件的规划,
分析图案元素之间的距离,
确定距离限制条件的规划,以及
在成本函数中应用被配置为表示图案划分的数量的第一变量和被配置为表示与所有图案元素有关的距离的第二变量,并由此划分图案。
2.根据权利要求1所述的掩模数据产生方法,其中,与多个图案有关的距离的最小值被用作成本函数。
3.根据权利要求1所述的掩模数据产生方法,其中,配置限制条件、距离限制条件和成本函数被陈述为整数问题,并且在划分图案时,使用整数规划或混合整数规划。
4.根据权利要求1所述的掩模数据产生方法,其中,与第一变量相乘的系数是正常数,与第二变量相乘的系数是负常数,成本函数被表示为包含以上两项的多项式,并且通过最小化成本函数来划分图案。
5.根据权利要求1所述的掩模数据产生方法,其中,与第一变量相乘的系数是负常数,与第二变量相乘的系数是正常数,成本函数被表示为包含以上两项的多项式,并且通过最大化成本函数来划分图案。
6.一种存储计算机程序的存储介质,其特征在于,其中计算机程序使计算机执行根据权利要求1所述的掩模数据产生方法。
7.一种信息处理装置,其特征在于,被配置为执行根据权利要求1所述的掩模数据产生方法。
8.一种掩模制造方法,其特征在于,该方法包括:
使用根据权利要求1所述的掩模数据产生方法来产生多个掩模的数据;以及
使用所述数据来制造所述多个掩模。
9.一种用于制造设备的方法,其特征在于,该方法包括:
通过使用曝光装置将通过根据权利要求8所述的掩模制造方法制造的掩模的图案转印到基板上;以及
在转印之后显影基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012195820A JP6140954B2 (ja) | 2012-09-06 | 2012-09-06 | マスクデータ作成方法、それを実行するプログラムおよび情報処理装置 |
JP2012-195820 | 2012-09-06 | ||
PCT/JP2013/005193 WO2014038181A1 (en) | 2012-09-06 | 2013-09-03 | Mask data generating method, program and information processing apparatus for execution of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104641290A true CN104641290A (zh) | 2015-05-20 |
Family
ID=50236810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380045839.0A Withdrawn CN104641290A (zh) | 2012-09-06 | 2013-09-03 | 掩模数据产生方法、执行该方法的程序和信息处理装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9569576B2 (zh) |
JP (1) | JP6140954B2 (zh) |
KR (1) | KR20150038373A (zh) |
CN (1) | CN104641290A (zh) |
TW (1) | TW201413486A (zh) |
WO (1) | WO2014038181A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5665915B2 (ja) * | 2012-06-05 | 2015-02-04 | キヤノン株式会社 | マスクデータ作成方法 |
US9842185B2 (en) * | 2015-08-21 | 2017-12-12 | Qualcomm Incorporated | Systems and methods for group constraints in an integrated circuit layout |
US10671786B2 (en) * | 2016-11-29 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of modeling a mask by taking into account of mask pattern edge interaction |
US10885224B2 (en) | 2018-02-01 | 2021-01-05 | International Business Machines Corporation | Data de-identification with minimal data change operations to maintain privacy and data utility |
US10831928B2 (en) * | 2018-06-01 | 2020-11-10 | International Business Machines Corporation | Data de-identification with minimal data distortion |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8132130B2 (en) | 2005-06-22 | 2012-03-06 | Asml Masktools B.V. | Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process |
US7493589B2 (en) | 2005-12-29 | 2009-02-17 | Asml Masktools B.V. | Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process |
US7794903B2 (en) | 2006-08-15 | 2010-09-14 | Infineon Technologies Ag | Metrology systems and methods for lithography processes |
JP2009053605A (ja) | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
EP2093614A1 (en) * | 2008-02-22 | 2009-08-26 | Imec | Split and design guidelines for double patterning |
NL2003707A (en) | 2008-11-11 | 2010-05-12 | Asml Netherlands Bv | A method, program product, and apparatus for performing a model based coloring process for pattern decomposition for use in a multiple exposure process. |
US8402396B2 (en) | 2009-09-29 | 2013-03-19 | The Regents Of The University Of California | Layout decomposition for double patterning lithography |
NL2008311A (en) * | 2011-04-04 | 2012-10-08 | Asml Netherlands Bv | Integration of lithography apparatus and mask optimization process with multiple patterning process. |
-
2012
- 2012-09-06 JP JP2012195820A patent/JP6140954B2/ja not_active Expired - Fee Related
-
2013
- 2013-09-03 US US14/416,762 patent/US9569576B2/en not_active Expired - Fee Related
- 2013-09-03 CN CN201380045839.0A patent/CN104641290A/zh not_active Withdrawn
- 2013-09-03 WO PCT/JP2013/005193 patent/WO2014038181A1/en active Application Filing
- 2013-09-03 KR KR1020157004965A patent/KR20150038373A/ko not_active Application Discontinuation
- 2013-09-05 TW TW102131981A patent/TW201413486A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20150213175A1 (en) | 2015-07-30 |
WO2014038181A1 (en) | 2014-03-13 |
JP2014052474A (ja) | 2014-03-20 |
KR20150038373A (ko) | 2015-04-08 |
JP6140954B2 (ja) | 2017-06-07 |
US9569576B2 (en) | 2017-02-14 |
TW201413486A (zh) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11774373B2 (en) | Smart coordinate conversion and calibration system in semiconductor wafer manufacturing | |
KR101711695B1 (ko) | 마스크 패턴의 결정 방법, 기록 매체, 및 정보 처리 장치 | |
CN104698773B (zh) | 光刻对准标记结构及其制造方法 | |
US8261214B2 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
CN108333865A (zh) | 掩膜版图形的修正方法 | |
CN104641290A (zh) | 掩模数据产生方法、执行该方法的程序和信息处理装置 | |
CN101866374B (zh) | 使用反向成像方法的基于模型的辅助特征放置 | |
KR20010024116A (ko) | 데이터 계층 레이아웃 교정 및 검증 방법과, 그 장치들 | |
CN101720474A (zh) | 工艺窗发觉检测以及掩模层处光刻印刷问题的校正 | |
DE102016114812A1 (de) | Mehrfachstrukturierungsverfahren für halbleiter-bauelemente | |
US6907596B2 (en) | Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus | |
CN109782529A (zh) | 掩模制造方法 | |
CN115598934A (zh) | 一种光刻模型构建方法、预测sraf图形曝光成像的方法和程序产品 | |
CN108475026A (zh) | 热点及工艺窗监测 | |
US9026954B2 (en) | Surface topography enhanced pattern (STEP) matching | |
US8677289B1 (en) | Method of generating assistant feature | |
US8943446B2 (en) | Generation method, storage medium and information processing apparatus | |
CN1818790A (zh) | 光刻制程中对掩膜图案进行光学邻近修正的方法 | |
CN112580293B (zh) | 生成电路版图的方法、设备和计算机可读存储介质 | |
US10282487B2 (en) | Mask data generation method | |
US20090162758A1 (en) | Photomask having code pattern formed by coding data conversion process information, photomask formation method, and semiconductor device fabrication method | |
DE102018111880A1 (de) | Belichtungsverfahren | |
CN203825357U (zh) | 一种用于识别光掩膜待量测图形的结构 | |
CN101738849B (zh) | 一种修正掩膜布局图形的方法 | |
CN103473384A (zh) | 掩模数据产生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C04 | Withdrawal of patent application after publication (patent law 2001) | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20150520 |