[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104426647A - 同步化控制单元和至少一个分配的外围单元的方法和设备 - Google Patents

同步化控制单元和至少一个分配的外围单元的方法和设备 Download PDF

Info

Publication number
CN104426647A
CN104426647A CN201410434022.9A CN201410434022A CN104426647A CN 104426647 A CN104426647 A CN 104426647A CN 201410434022 A CN201410434022 A CN 201410434022A CN 104426647 A CN104426647 A CN 104426647A
Authority
CN
China
Prior art keywords
data
control unit
peripheral cell
data flow
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410434022.9A
Other languages
English (en)
Other versions
CN104426647B (zh
Inventor
R.瓦斯特尔贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
John Nei Si Heidenhain Doctor Co Ltd
Dr Johannes Heidenhain GmbH
Original Assignee
John Nei Si Heidenhain Doctor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by John Nei Si Heidenhain Doctor Co Ltd filed Critical John Nei Si Heidenhain Doctor Co Ltd
Publication of CN104426647A publication Critical patent/CN104426647A/zh
Application granted granted Critical
Publication of CN104426647B publication Critical patent/CN104426647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426Programming the control sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Numerical Control (AREA)

Abstract

本发明涉及同步化控制单元和至少一个分配的外围单元的方法和设备。本发明涉及用于同步化控制单元和至少一个具有执行器和/或传感器的外围单元的方法,所述控制单元和外围单元经由串行接口相互交换数据,其中控制单元将数据发送给至少一个外围单元,所述数据在外围单元中被处理用于运行执行器和/或传感器,并且其中为了同步将至少一个同步符号从控制单元传输至外围单元。在此,同步符号在控制单元侧被附到从控制单元要发送给外围单元的数据流的第一数据序列上,并且在控制单元侧在第一数据序列之后要传输的第二数据序列的发送在时间上延迟,使得第二数据序列跟随在同步符号之后从控制单元被发送给外围单元。

Description

同步化控制单元和至少一个分配的外围单元的方法和设备
技术领域
本发明涉及根据权利要求1和15的前序部分所述的用于对一方面控制单元以及另一方面至少一个所分配的、具有执行器和/或传感器的外围单元进行同步化的方法和设备,所述控制单元和外围单元经由串行接口相互连接并且经由此交换数据。
据此,控制单元(借助于发送单元)发送数据给至少一个外围单元,所述数据在外围单元中(借助于接收单元)被接收并且被处理以用于运行执行器或传感器。在此情况下可以涉及也以指令为形式的数据,所述数据被写入到一个或多个执行器中,以便触发相应执行器的特定动作,或者所述数据应当促使从传感器中读出当前的测量值。为了执行所述处理步骤可以在相应的外围单元侧设置处理单元。
背景技术
所述控制单元可以例如是电路板,所述电路板具有构造用于数字调节的流程控制装置(处理器);并且所分配的外围单元可以实施为另外的电路板,其分别包含传感器(例如用于电流测量)以及执行器(例如以功率电子设备的形式,必要时具有PWM调制器)。控制单元以及一个或多个所分配的外围单元为了交换数据(例如在使用8b/10b编码的情况下)经由例如双工接口形式的串行接口相互连接。所述接口可以具有100Mbit/s和200Mbit/s之间的典型带宽。这样的装置例如从DE 10 2004 052 175 A1中已知。
在此,所述数据通常以特定时钟串行地从控制单元被发送到相应的外围单元,其中后者可以通过时钟再生针对数据的读入/输出以及必要时处理单元的运行来生成时钟。
为了利用在控制单元中所构造的调节装置高精度地调节过程,需要相应外围单元的处理单元或一般地在外围单元侧对数据的处理与控制单元在时间上同步。为此已知将所谓的同步符号从控制单元传输至相应的外围单元,而且要么经由控制单元和相应外围单元之间的附加同步线路来传输、要么在控制单元和相应外围单元之间的数据传输中断期间来传输。
发明内容
本发明所基于的问题是,简化开头所述类型的用于对控制单元和至少一个所分配的外围单元进行同步化的方法和设备,而不损害同步化的精度和可靠性。
该问题在方法方面通过权利要求1的特征来解决。
据此在本方法中进一步规定,至少一个同步符号在控制单元侧被附到从控制单元要发送到所分配的外围单元的数据流的第一数据序列上,并且在第一数据序列之后要传输的第二数据序列的发送在时间上被延迟,使得第二数据序列跟随在同步符号之后被从控制单元发送到外围单元。
本发明所基于的认识是,可以将同步符号以定义方式插入到从控制单元至相应外围单元的数据流中,而不中断该数据流。这通过如下方式实现,同步符号应当被附到的该一个数据流在第一数据序列之后被延迟(至少)达该同步符号的持续时间,使得数据流的最初直接紧接着该第一数据序列的第二数据序列现在不再直接在第一数据序列之后被传输,而是更确切地说(直接)跟随在同步符号之后从调节单元传输至外围单元。具体地,为了延迟第二数据序列,在控制单元侧可以产生相对于要发送给外围单元的一个数据流在时间上延迟的另外的数据流,该另外的数据流至少鉴于跟随在第一数据序列之后的另外的数据序列表示所述一个数据流的副本。在此,所述的时间延迟(至少)对应于同步符号的持续时间,并且在将同步符号附加到所述一个数据流的第一数据序列上之后现在(替代所述一个数据流的另外的数据)将经延迟的另外的数据流的数据发送给外围单元,并且这样发送,使得作为所述另外的数据流的第一数据(紧接)在同步符号之后传输第二数据序列。
所述同步符号在此在被选择或预先给定为同步时刻的时刻在控制单元侧被插入到数据流中,而且与从控制单元至相应外围设备的通信的当前状态无关地进行。因为这时本发明方法丝毫不需要通信的中断,而是更确切地说仅仅需要从控制单元要发送给相应外围单元的数据流的最小时间延迟,所以根据本发明将同步符号插入到数据流中也可以在以下情况下进行:为了高动态性调节而不允许中断控制单元与所分配的外围单元之间的数据交换。
所述同步符号尤其是可以是数据字,例如8b 10b k字。在相继帧中将数据从控制单元传输至相应外围设备的情况下,可以将这样的数据字例如(在第一和最初相邻的第二数据序列之间)插入到数据帧之一中。同步符号被插入到其间的第一和第二数据序列在此同样可以分别是数据字。
结果,本发明解决方案能够实现两个经由串行接口相互连接的电子组件的同步,而不会为此需要两个组件之间的单独的连接线路或者两个组件之间的(数据交换形式的)正在进行的通信的中断。更确切地说,两个组件的同步与正在进行的通信无关地执行,其方式是仅仅(在特定时刻)将同步符号插入到数据流中。
在外围单元侧可以使用相应的从控制单元发送给外围单元的同步符号,以便为了对外围单元与控制单元进行同步化的目的产生同步化脉冲。
根据本发明的一个实施方式,所述同步符号随后(在外围单元侧)在数据流中被空符号或间歇符号代替,也就是被在外围单元中不触发活动的数据序列代替。
根据本发明的另一实施方式,在外围单元中由从控制单元到达的数据流中产生时间上延迟(了同步符号的持续时间)的数据流,该数据流在外围单元中被考虑用于处理到达的数据,直至同步符号在数据流中出现或者被识别出,以便触发同步化脉冲的产生。接着(从第二数据序列开始,所述第二数据序列在从控制单元发出的数据流中跟随在同步符号之后),替代经延迟的数据流现在在外围单元中处理未经延迟的数据流(也即相对于最先提到的数据流提前的数据流),使得接下来第一和第二数据序列可以直接相继地被处理,所述第一和第二数据序列在插入同步符号之后在此期间通过所述同步符号相互分开。
根据另一实施方式可以规定,同步符号在外围单元侧如空符号或间歇符号那样被处置,在此之前(nachdem)基于其开始产生同步化脉冲,以便对外围单元中的时间流程与控制单元中的时间流程进行同步化。于是不需要从数据流中抽取同步符号或通过空符号或间歇符号来取代该同步符号。
将同步符号插入到数据流中或者从数据流中抽取出同步符号(在控制单元侧或者在外围单元侧)以及必要时通过空符号或间歇符号取代所述同步符号在此尤其是可以借助于复用器来进行。
通过在控制单元侧数据流的分段延迟或在同步符号的到达和识别或处理之后在外围单元侧数据流的分段地相对提前,实现了一方面在插入同步符号时无要传输的数据丢失并且另一方面在抽取出同步符号时在数据流中不出现中断。对于其次提到的措施,在此存在前面讨论的替换方案/补充,诸如将空符号或间歇符号插入到数据流中。
在将同步符号插入到数据流中之后,在控制单元侧首先(跟随在同步符号之后地并且从第二数据序列开始)发送数据流的时间上延迟的版本。为了不使数据流随着同步符号的每次插入而进一步延迟,在适当时刻在插入同步符号以及与此相关联地延迟数据流之后进行数据流的复位,从而再次从控制单元向相应的外围单元传输未经延迟的数据流。在数据流被复位时,在控制单元侧可以从数据流中抽取出空符号或间歇符号。由此,首先紧接在该空符号或间歇符号之后传输的数据序列直接跟随在首先紧接在该空符号或间歇符号之前传输的数据序列之后。这对应于可能的、前面阐述的在外围单元侧在从数据流中抽取出同步符号时的行动。
从在控制单元侧产生的数据流中抽取出空符号或间歇符号不意味着信息的损失,因为空符号或间歇符号本来在外围单元侧不触发活动。
如果在控制单元和外围单元之间的通信期间在时间上反复地、例如以特定的预先给定的时间间隔分别将同步符号从控制单元传输给外围单元,则这在如下情况下也确保所述两个组件的持久同步化:在诸如作为在此期间的干扰的结果传输了第一同步符号之后最初的同步化可能不被保持。控制单元和相应外围单元的反复的、尤其是循环的同步因此是一种安全措施,以便在在此期间出现干扰的情况下也保证持久的同步化。
只要在所设置的时间上反复的同步符号传输的情况下应当暂时不进行空符号或间歇符号的传输——所述传输将会允许控制单元的前述复位、例如通过从数据流中抽取出空符号或间歇符号或者将空符号或间歇符号插入到数据流中,同步符号的传输就可能在个别情况下被抑制。
用于同步化经由串行接口相互连接的控制单元和所分配的外围单元的设备通过权利要求15的特征被表征。所述设备的有利构型由从属于权利要求15的权利要求得出。
附图说明
本发明的其他细节和优点根据图在对实施例的后续描述中变得明显。
图1示出经由串行接口交换数据的控制单元和所分配的外围单元的示意图;
图2A示出在控制单元处所产生的、用于传输给外围单元的数据流;
图2B示出将同步符号插入到图2A中的数据流中;
图2C示出根据图2B的行动的具体构型;
图3A示出图2A中的、如由外围单元所接收的数据流;
图3B示出在外围单元侧从根据图2B的数据流中抽取同步符号;
图3C示出图3B中的行动的变型;
图4示出用于图1中的控制单元的发送单元的可能构型;
图5A示出用于图1中的外围单元的接收单元的可能构型;
图5B示出图5A中的接收单元的变型;
图6示出多个外围单元连接到的控制单元的示意图。
具体实施方式
图1示出经由串行接口3与外围单元2连接的控制单元1。所述控制单元1可以是(例如设置在电路板上的)电子组件,其包含至少一个流程控制装置10(例如以处理器的形式),所述流程控制装置10尤其是用于(以数字方式)调节所分配的外围单元2处的流程。外围单元可以通过另外的、例如设置在电路板上的电子组件来构成,其诸如包含例如具有PWM调制器的功率电子设备形式的执行器22以及例如用于电流测量的传感器23。
接口3在实施例中实施为双工接口,具有用于一方面从控制单元1至外围单元2并且另一方面从外围单元2至控制单元1地传输数据的数据信道31、32。在此为了经由串行接口3交换数据,在控制单元1和外围单元2侧分别设置数据传输单元11或21,其又分别包括发送单元40或50和接收单元41或51。
控制单元1例如可以用于经由流程控制装置10和利用传感器23至外围单元2的输出信号来调节在那里的执行器22的运行。为此,控制单元1和外围单元2经由串行接口3交换数据,其中诸如从外围单元2将由传感器23所测量的电流的实际值发送给控制单元1,并且其中从控制单元1——在分析由外围单元2所接收的信号的情况下——将数据发送给外围单元2,所述数据保证执行器22的定义的运行。为了根据在数据流中从控制单元1传输至外围单元2的指令将数据写入到执行器22中或从传感器23读出数据,所述外围单元2当前具有处理单元20。
具体地,具有流程控制装置10的控制单元1可以用于控制调节回路,其方式是该控制单元一方面从例如电流测量设备形式的传感器请求数据(实际值)并且另一方面基于此计算用于执行器、例如PWM调制器的额定值,并且输出给对应的外围单元2。
在此给控制单元1分配时钟发生器16,该时钟发生器产生时钟,利用该时钟将数据从控制单元1传输至外围单元2。在外围单元2侧,对应的时钟可以被再生并且被输送给分配给外围单元2的循环控制装置24。由此可以生成数据传输和处理的定义的时间光栅。由时钟发生器16所产生的时钟和/或施加有时钟信号的循环控制装置14的控制信号18为此尤其是被输送给控制单元1的流程控制装置10。
为了基于由传感器23所获得的测量值借助于控制单元1可以在外围单元2处进行对执行器22的可靠的、定义的调节,设置一方面控制单元1和另一方面外围单元2处的数据处理的时间同步化。为此从控制单元1例如时间上反复地向外围单元2发送同步符号。这些同步符号对(通过时钟发生器16定义的)时间光栅与通过控制单元1的数据处理进行同步化,其中在所述时间光栅中在外围单元2侧对数据进行处理,诸如用以调节或控制执行器22的运行或者用以促使从传感器23中读出测量值。
为了触发同步化,分配给控制单元1的循环控制装置14产生同步化脉冲,其促使将同步符号以数据流方式从控制单元1传输至外围单元2(并且为此输出给数据传输单元11)。在外围单元2中,从同步符号中再生对应的同步化脉冲并且输送给在那里的循环控制装置24。
外围单元2可以由控制单元1、尤其是由其流程控制装置10控制地诸如如下工作:从控制单元1到达外围单元2的数据、下面也称指令,从其数据传输单元21被转发给处理单元20。反过来,数据传输单元21接收在外围单元2中所产生的应答数据、诸如传感器22的测量值,所述应答数据又应当被传输给控制单元1。另外,数据传输单元21从由控制单元1到达的数据流中提取(由时钟发生器16所产生的)时钟信号以及(由循环控制装置14通过产生同步化脉冲所促使的)同步符号,在外围单元2中又从所述同步符号中获得同步化脉冲。时钟信号以及同步化脉冲被提供给外围单元2的循环控制装置24。
借助于相应的同步化脉冲,外围单元2的内部时钟与控制单元1的内部时钟被同步化,使得因此在控制单元和外围单元2侧的(通过在控制单元1处所产生的时钟信号进行时钟控制的)数据处理在时间上同步化。
外围单元2的循环控制装置24利用由控制单元1预先给定的时钟产生不同的控制信号26、27、28,这些控制信号例如被转交给处理单元20以及执行器22和传感器23。通过这种方式可以在时间上对外围单元2中的流程分级。因此可以诸如首先通过信号28通知电流测量器形式的传感器23:该传感器23应当提供测量值;接着处理单元20经由信号26获得指令来提取该测量值并且传送给外围单元2的数据传输单元21;等等。
通过一方面控制单元1和另一方面外围单元2处的时间流程的同步化,在此其中借助于处理单元20来控制外围单元2中的流程的时间光栅以定义的方式相配于由控制单元1所使用的时间光栅。
如果借助于控制单元1运行多个连接于其上的外围单元2,如图6中所示的,则可以利用前述行动使控制单元1与每一个所分配的外围单元2之间的时间流程同步化。
下面根据图2A至3C描述用于将同步符号从控制单元1传输给外围单元2的细节,而且不为此设置单独的连接线路以及不中断从控制单元1到外围单元2的正在进行的数据传输。
图2A示出在正常运行中并且在没有同步化情况下从控制单元1至外围单元2的数据流S1,而且以从控制单元1侧发送数据帧为例。
数据帧(作为数据流S1的一部分)在图2A中通过四个数据序列100a、101、102和100b来代表。由此第一数据序列100a标识帧的开始并且最后的数据序列100b标识帧的结束。位于其间的数据序列101和102例如可以分别包含应当从控制单元1传输给外围单元2的有用数据,诸如用于在那里的执行器22的运行或者用于促使从在那里的传感器23读出数据,参看图1。
相应的数据帧在此可以尤其是通过多个数据字来形成,属于所述数据字的可以有代表帧的开始和结束的符号100a和100b以及具有有用数据的另外的数据字(数据序列101、102)。此外可以定义空符号或间歇符号形式的数据字,其每当不应当触发外围单元2处的活动时被传输。
在从控制单元1要发送到外围单元2的数据流的常见的8b/10b编码的情况下,例如可以尤其是分别设置8b/10b k字用于标识帧的开始、用于标识帧的结束、用于构成同步符号以及用于定义空符号或间歇符号(“逗号”)。
数据流S1在控制单元侧不改变地通过复用器15并且以最初生成的形式被传输给外围单元2。所述数据流S1在那里以对应的方式被接收,如在图3A中所示的。
与此相应地,图2B示出以下情形,其中在控制单元1侧,参看图1,应当将同步符号105插入到数据流S1中,也就是说当前示例性地插入到前面根据图2A所阐述的数据帧中。这在控制单元1的复用器15中进行。
在所述复用器15中,同步符号105被附到数据流S1的第一数据序列101上。
术语“第一数据序列”在此当前表示数据流S1的仅仅通过如下方式表征的任意数据序列:通过循环控制装置14触发的同步符号传输应当在紧随发送该第一数据序列101之后的时刻进行。对应的数据序列因此可以原则上——与其插入的时刻有关地——位于要发送的数据流S1中的任意位置处。
在此应当确保,在数据流S1内最初紧接在第一数据序列101之后要传输的第二数据序列102不由于将同步符号105插入到数据流中而丢失,而是更确切地紧接在该同步符号105之后被发送。为此如在图2B中所示的,从要传输的数据流S1建立副本,该副本相对于最初要发送的数据流S1在时间上(恰好)延迟了同步符号105的持续时间。该最初数据流的延迟的副本在图2B中在下面的第二行中示出。该延迟的数据流S2的各个数据与未经延迟的数据流S2的各个数据相同;仅仅存在时间上延迟了同步符号105的持续时间。
经延迟的数据流S2——同样如未经延迟的数据流S1那样——被输送给复用器15。一旦同步符号105被附到了未经延迟的数据流S1的第一数据序列101上,复用器15就切换,并且替代于该数据流S1的另外的数据现在输出经延迟的数据流S2的数据。由此在复用器15的输出端处施加数据流S3,该数据流S3在第一数据序列101和第二数据序列102之间包含同步符号105,其中在同步符号105之前发送的数据来自未经延迟的数据流S1并且在同步符号105之后发送的数据来自经延迟的数据流S2。
前面根据图2B所述的行动在下面应根据复用器15中被示例性地具体化的切换过程来更详细阐述。
复用器15的基本状态在图2C中用“0”表示。在该状态中复用器15输出未经延迟的数据流S1。如果现在通过循环控制装置14的同步化脉冲请求同步符号105的传输,则复用器在对应的时刻t1被切换到状态“1”。在该状态中,复用器15输出同步符号105。在输出同步符号105之后,从对应的时刻t2起,复用器被切换到状态“2”,在该状态“2”中所述复用器现在输出经延迟的数据流S2。
如果下面在未经延迟的数据流中识别出空符号或间歇符号,则这可以用于在对应的时刻t3将复用器再次切换到状态“0”,在该状态中该复用器传输未经延迟的数据流。随之而来的在数据传输时空符号或间歇符号的损失是不成问题的,因为这些符号本来在外围单元2侧不触发动作。
这里所述的切换过程可以由发送流程控制装置发起,如进一步在下面根据图4在实施例中更详细描述的。
在外围单元2侧,现在应当如在图3B和3C中所示的那样,在识别出同步符号105并且因此促使产生同步化脉冲之后再次从数据流S3中抽取出同步符号105,而且在这种情况下不形成数据流中的空隙(中断)。对此的第一种可能性在图3B中示出。
据此,在外围单元2中根据控制单元1中的行动施加到达的数据流S3的、在时间上延迟了同步符号105的持续时间的副本。两个数据流S3、S4——从控制单元1到达的数据流及其时间上延迟的副本,根据图3B被输送给外围单元2的复用器25。但是与图2B不同,根据图3B首先(直至在数据流中出现同步符号为止)由复用器25输出经延迟的数据流S4。在识别出经延迟的数据流S4中的同步符号105的情况下,复用器25切换并且在其输出端处现在不再施加经延迟的数据流S4的数据,而是更确切地说施加从控制单元1到达的、未经延迟的数据流S3的数据(其相对于经延迟的数据流S4在时间上提前)。与此相应地,在根据图3B施加在复用器25的输出端处的数据流S5中,在同步符号105之前传输的第一数据序列100a、101来自经延迟的数据流S4,而另外的、跟随其后的数据102、100b来自在控制单元1中产生的、未经延迟的数据流S3。
因此,在此情况下总地在复用器25的输出端处涉及数据流S5,该数据流S5恰好对应于在控制单元1中在插入同步符号105之前产生的并且从那里要发送给外围单元2的数据流S1。
图3C示出在图3B中所示实施例的变型。据此,借助于复用器25在外围单元2侧替代于所抽取的同步符号105将空符号或间歇符号106插入到所接收的数据流S4中。所述空符号或间歇符号106在外围单元2侧不触发活动,从而数据流的信息内容不由此被改变。
在根据图3C的实施例中,向外围单元2的复用器25由此说来仅仅输送一个数据流(例如经延迟的数据流S4)以及空符号或间歇符号并且在数据流S4中同步符号105被空符号或间歇符号106取代,以便从数据流S4中抽取出同步符号105。
对于外围单元2的复用器25以及与此有关联的切换过程的可能的具体的构型,应参照根据图1的控制单元2的复用器15的对应描述。
由于在将同步符号插入到由控制单元1产生的数据流S1中时该数据流S1的延迟,需要当不应当随着同步符号的每次传输都相加地添加另外的时间延迟时在时间上再次复位所得到的数据流。数据流的复位可以通过简单的方式实现,其方式是从在控制单元1处产生的数据流中抽取出空符号或间歇符号。
具体地这可以通过如下方式实施,即在通过复用器15输出同步符号之后下一个空符号或间歇符号可以被用于数据流的复位。如果在通过复用器15输出同步符号之后在输送给复用器15的数据流中识别出空符号或间歇符号,则复用器15被如此切换或者切换回,使得该复用器现在再次输出未经延迟的数据流。在此情况下,有关的空符号或间歇符号不被一并传输,但是这不表示信息损失,因为这样的符号在相应的外围单元2侧本来不触发动作。
外围单元2的复用器25的复位可以在该复用器25已经接收到同步符号之后以与控制单元1的复用器15的前述复位相对应的方式进行。在该情况下,复用器25被如此切换,使得其现在再次传输经延迟的数据流而不是未经延迟的数据流。这与将空符号或间歇符号添加到对应的数据流中相对应,这又不表示信息内容的改变,因为空符号或间歇符号在外围单元2中不触发动作。
图4示出控制单元1的发送单元40的可能构造。在此根据图4,复用器15到控制单元1中的集成的可能性尤其是也变得明显。
根据图4,复用器15被分配给发送单元40。在复用器15之前接有延迟单元42,借助于该延迟单元可以生成相对于最初产生的数据流延迟的数据流。转换器44用于产生最初的数据流,该转换器44在该实施例中实施为8b10b转换器并且从中间存储器45获得要发送的数据,该中间存储器45例如可以实施为FIFO存储器。
向复用器15输送由转换器44产生的数据流以及相对于该数据流借助于延迟单元42延迟的数据流。此外可以向复用器15输送同步符号SYNC,该同步符号如根据图1所述的那样基于由循环控制装置14发出的同步化脉冲来提供。
上级发送流程控制装置43用于控制发送单元40中的流程,该上级发送流程控制装置控制哪些数据分别由复用器15输出。为此向发送流程控制装置43尤其是也输送由循环控制装置14发出的同步化脉冲。
在控制单元1的运行中,该控制单元1的中央流程控制装置10将数据以及尤其是指令写入到发送单元40的中间存储器45中,转换器44从所述数据和尤其是指令中产生数据流。这一般通过如下方式发生,即从中间存储器45所获得的数据/指令被插入到在缺少数据/指令的情况下由空符号或间歇符号构成的数据流中。
如果同步化脉冲到达发送流程控制装置43,则(在当前要传输的符号完全被输出之后)该发送流程控制装置43如此切换复用器15,使得替代最初的数据流传输对应的同步符号。接着切换到经延迟的数据流,如以上根据图2B和2C所述的。
如果发送流程控制装置43在传输同步符号之后识别出经延迟的数据流中的空符号或间歇符号,则该发送流程控制装置将复用器15切换回,从而该复用器再次传输最初的数据流,其中仅仅数据流中的空符号或间歇符号丢失。
图5A示出来自图1的外围单元2的接收单元51的可能构造,其适用于实施根据图3C的方法。对此,复用器25集成到外围单元2中的可能性尤其是也变得明显。在复用器25之前接有延迟单元52,该延迟单元52从由发送单元1到达的数据流中产生经延迟的数据流并且发出给复用器25。此外可以向复用器25输送单个空符号或间歇符号“空闲(IDLE)”。
接收流程控制装置53用于控制接收单元51中的流程。该接收流程控制装置此外可以从由发送单元1到达的数据流中提取时钟信号。另外,接收流程控制装置在同步符号(作为由发送单元1传输的数据流的组成部分)到达并且识别出该同步符号时生成同步化脉冲。
在复用器25之后接有转换器54,该转换器54对(在该实施例中8b10b编码的)数据流解码并且为了进一步处理而输出给外围单元2的处理单元20,参看图1。补充地还可以给转换器54分配中间存储器。
在图5A的实施例中因此设置延迟单元52,因为在复用器25可以被切换之前,为了凭(gegen)空符号或间歇符号交换同步符号(如以上根据图3C所述的)必须首先识别出同步符号的到达。为此向接收流程控制装置53直接输送从发送单元1到达的数据流,也就是没有通过延迟单元52延迟。在可替换的实施方式中——根据所述实施方式转换器54简单地忽略相应的同步符号或如空符号或间歇符号那样处置,可以舍弃延迟单元52以及为此还舍弃复用器25。接收单元51于是基本上由作为中央组成部分的转换器54以及接收流程控制装置53组成。
图5B示出用于图1中的外围单元2的接收单元51的另一实施例,而且在这里以用于实施在图3B中所示的方法的构型来示出。
在这里外围单元2的复用器25也被分配给接收单元51,并且在复用器之前又接有延迟单元52。
在图5B的实施例中,向复用器25一方面经由延迟单元52以经延迟的形式并且另一方面直接以未经延迟的形式输送由控制单元1传输的数据流。在传输同步符号之前,复用器25如根据图3B所述的那样输出经延迟的数据流。如果接收流程控制装置53在到达的、未经延迟的数据流中识别出同步符号,则该接收流程控制装置如此切换复用器25,使得该复用器25现在传输未经延迟的数据流。同时,接收流程控制装置53产生同步化脉冲。
为了进一步处理由复用器25输出的数据流,在所述复用器25之后又可以接有转换器54。
如果接收流程控制装置53在由复用器25输出同步符号之后识别出到达的数据流中的空符号或间歇符号,则该接收流程控制装置如此切换复用器25,使得该复用器再次输出经延迟的数据流。这引起对应的空符号或间歇符号第二次被传输,而不改变数据流中的信息内容。 

Claims (15)

1.用于同步化控制单元(1)和至少一个具有执行器和/或传感器的外围单元(2)的方法,所述控制单元和外围单元经由串行接口(3)相互交换数据,其中控制单元(1)将数据发送给至少一个外围单元(2),所述数据在外围单元(2)中被处理以用于运行执行器(22)和/或传感器(23),并且其中为了同步化将至少一个同步符号(105)从控制单元(1)传输至外围单元(2),
其特征在于,
同步符号(105)在控制单元(1)侧被附到从控制单元(1)要发送给外围单元(2)的数据流的第一数据序列(101)上,并且在控制单元(1)侧在第一数据序列(101)之后要传输的第二数据序列(102)的发送在时间上被延迟,使得第二数据序列(102)跟随在同步符号(105)之后从控制单元(1)被发送给外围单元(2)。
2.根据权利要求1所述的方法,其特征在于,在将同步符号(105)插入到数据流中之前第一和第二数据序列(101、102)直接相继。
3.根据前述权利要求之一所述的方法,其特征在于,为了延迟第二数据序列(102)在控制单元(1)侧产生相对于要发送给外围单元(2)的一个数据流在时间上延迟的另外的数据流,该另外的数据流至少鉴于跟随在第一数据序列(101)之后的数据序列(102、100b)表示所述一个数据流的副本,其中所述另外的数据流的时间延迟对应于同步符号(105)的持续时间并且其中在将同步符号(105)附到所述一个数据流的第一数据序列(101)上之后现在从第二数据序列(102)开始将经延迟的另外的数据流的数据、而不是所述一个数据流的数据发送给外围单元(2)。
4.根据前述权利要求之一所述的方法,其特征在于,同步符号(105)在外围单元(2)侧从数据流中被抽取出,在此之前基于其产生了同步化脉冲,以便使外围单元(2)中的时间流程与控制单元(1)中的时间流程同步化。
5.根据权利要求4所述的方法,其特征在于,在外围单元(2)侧替代同步符号(105)将另一符号、尤其是间歇符号(106)插入到数据流中。
6.根据权利要求4所述的方法,其特征在于,在外围单元(2)侧在数据流中跟随在同步符号(105)之后的第二数据序列(102)相对于紧接在同步符号(105)之前传输的第一数据序列(101)在时间上提前,使得第二数据序列(102)直接跟随于在所抽取的同步符号(105)之前传输的第一数据序列(101)之后。
7.根据权利要求6所述的方法,其特征在于,在外围单元(2)中产生相对于从控制单元(1)传输至外围单元(2)的数据流在时间上延迟的另外的数据流,所述另外的数据流至少鉴于在同步符号(105)之前传输的数据序列(100a、101)表示最先提到的数据流的副本,其中所述另外的数据流的时间延迟对应于同步符号(105)的持续时间,并且其中在识别出同步符号(105)之前在外围单元(2)中考虑时间上延迟的另外的数据流并且在识别出同步符号(105)之后从第二数据序列(102)开始在外围单元(2)中考虑最先提到的数据流用于处理。
8.根据权利要求3至7之一所述的方法,其特征在于,对在插入同步符号(105)之后由控制单元(1)传输的经延迟的数据流复位,其方式是再次将所述一个数据流传输给外围单元(2)。
9.根据权利要求3至8之一所述的方法,其特征在于,在发送同步符号(105)之后从在插入同步符号(105)之后由控制单元(1)所传输的数据流中抽取间隙符号(108)以用于补偿延迟。
10.用于同步化控制单元(1)和至少一个具有执行器和/或传感器的外围单元(2)的设备,所述控制单元和外围单元经由串行接口(3)相互连接,其中外围单元(2)具有处理单元(20),借助于所述处理单元来处理从控制单元(1)传输给外围单元(2)的数据以用于运行执行器(22)和/或传感器(23),并且其中为了与外围单元(2)同步化,控制单元(1)具有循环控制装置(14),该循环控制装置(14)促使将至少一个同步符号(105)从控制单元(1)传输至外围单元(2),
其特征在于,
在控制单元(1)侧设置发送单元(40),在所述发送单元(40)的一并作用下,同步符号(105)被附到从控制单元(1)要发送给外围单元(2)的数据流的第一数据序列(101)上,并且在第一数据序列(101)之后要传输的第二数据序列(102)的发送在时间上被延迟,使得第二数据序列(102)跟随在同步符号(105)之后从控制单元(1)被发送给外围单元(2)。
11.根据权利要求10所述的设备,其特征在于,给发送单元(40)分配延迟单元(42)以用于产生相对于所述一个数据流延迟的数据流,以便可以在时间上延迟地传输第二数据序列(102)。
12.根据权利要求11所述的设备,其特征在于,给发送单元(40)分配复用器(15)以用于在所述一个数据流和经延迟的数据流之间切换。
13.根据权利要求12所述的设备,其特征在于,复用器(15)还被构造和设置用于将同步符号(105)插入到要发送的数据流中。
14.根据权利要求10至13之一所述的设备,其特征在于,外围单元(2)具有用于接收从发送单元(1)所传输的数据的接收单元(51),并且给接收单元(51)分配延迟单元(52)以用于产生相对于从发送单元(1)到达的数据流延迟的数据流,以便能够再次从所述数据流中抽取出同步符号。
15.根据权利要求10至14之一所述的设备,其被构造和设置用于执行根据权利要求1至9之一所述的方法。
CN201410434022.9A 2013-08-30 2014-08-29 同步化控制单元和至少一个分配的外围单元的方法和设备 Active CN104426647B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102013217381.4 2013-08-30
DE102013217381 2013-08-30
DE102013218305.4 2013-09-12
DE102013218305.4A DE102013218305A1 (de) 2013-08-30 2013-09-12 Verfahren und Vorrichtung zum Synchronisieren einer Steuereinheit und mindestens einer zugeordneten Peripherieeinheit

Publications (2)

Publication Number Publication Date
CN104426647A true CN104426647A (zh) 2015-03-18
CN104426647B CN104426647B (zh) 2019-05-21

Family

ID=50884679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410434022.9A Active CN104426647B (zh) 2013-08-30 2014-08-29 同步化控制单元和至少一个分配的外围单元的方法和设备

Country Status (6)

Country Link
US (1) US9703749B2 (zh)
EP (1) EP2843486B1 (zh)
JP (1) JP6370152B2 (zh)
CN (1) CN104426647B (zh)
DE (1) DE102013218305A1 (zh)
ES (1) ES2888913T3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918595A (zh) * 2016-10-06 2018-04-17 罗伯特·博世有限公司 控制设备、尤其是用于机动车辆的控制设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772748B2 (ja) * 2016-10-14 2020-10-21 オムロン株式会社 演算装置および制御システム
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169193A (zh) * 1995-11-21 1997-12-31 昆腾公司 同步dma传输协议
JP2000112921A (ja) * 1998-10-09 2000-04-21 Nec Corp マイクロコンピュータ
US6310896B1 (en) * 1998-05-13 2001-10-30 Globespan, Inc. System and method for data sequence correlation in the time domain
CN101101617A (zh) * 2007-07-13 2008-01-09 华中科技大学 避免重加密的密码处理器及用其存取数据的方法
US20110296065A1 (en) * 2010-05-27 2011-12-01 Dirk Daecke Control unit for the exchange of data with a peripheral unit, peripheral unit, and method for data exchange

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768353B2 (ja) * 1996-07-11 1998-06-25 日本電気株式会社 単一周波数網の同期方式とその符号化装置及び送信装置
DE10120558A1 (de) * 2001-04-26 2002-10-31 Siemens Ag Verfahren und Vorrichtung zum Steuern und/oder Regeln von über ein gemeinsames Feldbussystem an eine Steuer- und/oder Regelungsvorrichtung angekoppelten Einrichtungen
US7379431B2 (en) * 2002-07-10 2008-05-27 Avaya Technology Corp. Error correction method and apparatus for TTY on VoIP transmissions
DE102004052175A1 (de) * 2004-10-27 2006-05-04 Dr. Johannes Heidenhain Gmbh Modulares numerisches Steuergerät mit Low-Jitter Synchronisation
US7721018B2 (en) * 2006-08-24 2010-05-18 Microchip Technology Incorporated Direct memory access controller with flow control
JP2008141425A (ja) * 2006-11-30 2008-06-19 Seiko Epson Corp 通信装置および通信方法
US8112570B2 (en) * 2007-03-15 2012-02-07 Broadcom Corporation Pipelined buffer interconnect with trigger core controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169193A (zh) * 1995-11-21 1997-12-31 昆腾公司 同步dma传输协议
US6310896B1 (en) * 1998-05-13 2001-10-30 Globespan, Inc. System and method for data sequence correlation in the time domain
JP2000112921A (ja) * 1998-10-09 2000-04-21 Nec Corp マイクロコンピュータ
CN101101617A (zh) * 2007-07-13 2008-01-09 华中科技大学 避免重加密的密码处理器及用其存取数据的方法
US20110296065A1 (en) * 2010-05-27 2011-12-01 Dirk Daecke Control unit for the exchange of data with a peripheral unit, peripheral unit, and method for data exchange

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918595A (zh) * 2016-10-06 2018-04-17 罗伯特·博世有限公司 控制设备、尤其是用于机动车辆的控制设备
CN107918595B (zh) * 2016-10-06 2024-03-08 罗伯特·博世有限公司 控制设备、尤其是用于机动车辆的控制设备

Also Published As

Publication number Publication date
EP2843486A3 (de) 2015-04-01
EP2843486A2 (de) 2015-03-04
US20150067202A1 (en) 2015-03-05
EP2843486B1 (de) 2021-08-18
JP6370152B2 (ja) 2018-08-08
DE102013218305A1 (de) 2015-03-05
ES2888913T3 (es) 2022-01-10
US9703749B2 (en) 2017-07-11
JP2015049902A (ja) 2015-03-16
CN104426647B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US8971352B2 (en) High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers
CN105024777B (zh) 基于EtherCAT实时以太网的伺服驱动器同步方法
CN103634092B (zh) Cpu集群中的高精度定时器
US20110035511A1 (en) Remote Hardware Timestamp-Based Clock Synchronization
EP3664375B1 (en) Packet processing method and network device
CN101877633A (zh) 信号同步的方法和系统、及信号接收装置和信号发送装置
KR101961008B1 (ko) 광 버스트 전송망 노드의 타임슬롯 동기 트레이닝 방법, 노드 기기 및 네트워크
JP2005204249A (ja) 遅延測定システム
CN102299788A (zh) 自动发送ieee1588协议报文的控制方法及装置
US20120128369A1 (en) Transceiver unit
CN104426647A (zh) 同步化控制单元和至少一个分配的外围单元的方法和设备
CN107947888B (zh) 一种基于网络通信的任务级同步方法
CN101330342A (zh) 一种用端口镜像实现时间同步协议的方法及其装置
EP3748512A1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
CN102237995A (zh) 一种精密时间协议的时间处理装置及方法
CN105578585A (zh) 一种确定链路延时的方法、装置和通信设备
CN101989906A (zh) 报文同步方法、装置及系统
JP4704214B2 (ja) 光伝送システム
CN102804653A (zh) 可变比特率设备
JP2013005056A (ja) 光通信装置および信号調整方法
CN103176931B (zh) 一种改进的dma通信方法及装置
CN106411462B (zh) 一种主从式时间同步系统带内管理实现方法
JP6432258B2 (ja) 時分割多重用信号送信装置、時分割多重信号受信装置及び時分割多重信号伝送システム
CN102904660A (zh) 通信设备、分组化周期改变方法及程序
CN104734838A (zh) 一种同步数据的方法、系统及交换矩阵

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant