CN104332474B - 一种阵列基板及其制作方法和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及其制作方法和显示装置，其中阵列基板包括：衬底基板；设置在衬底基板上的栅极；位于栅极上方的第一绝缘层；以及覆盖在栅极上的保护层，保护层将栅极和第一绝缘层隔离；保护层与设置在所述衬底基板上的第一电极由同一次构图工艺形成且互相绝缘。通过在栅极上覆盖保护层，有效解决栅极材料向栅极上方的绝缘层扩散导致薄膜晶体管器件性能退化的问题，防止器件失效，同时还可以防止栅极金属被氧化和腐蚀。并且由于保护层和第一电极通过一次构图工艺完成，没有额外增加光刻和刻蚀的步骤，简化工艺，也不需要对栅极进行合金化技术操作，因此既能降低工艺难度，还能节约加工成本。

Description

一种阵列基板及其制作方法和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置。

背景技术

在TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示装置)制造行业中，随着显示技术的发展，显示器的尺寸不断增大、分辨率不断提高，大型电视或者高分辨率监视器等产品也要求扫描线和数据线的RC延迟(即阻容延迟)较小，要求扫描线、数据线以及各种用于导电的互连线需要使用电阻率更低的材料。

现有技术中一般采用铝或者铝合金作为互连线(如栅极)的材料，由于铜的电阻率较低，铜的电阻率比铝低35％，因此为实现降低电阻率的目的，一般选用铜代替铝作为新的栅极金属，可以减小现有互连线的阻容延迟。铜的导电性比铝好，大大降低电阻，从而降低电路的阻容时间延迟。另外，铝的扩散系数为1.71cm²/s，扩散激活能为1.48eV；而铜的扩散系数为0.78cm²/s，扩散激活能为2.19eV，因此铜除了具有较低电阻率的特性外，还具有较好的抗电迁移能力和抗应力迁移的特性。采用铜作为栅极的材料不仅能直接降低互连线的电阻，而且还能改善目前显示装置的可靠性。

但是采用铜作为栅极的材料还存在一些由于铜自身的特性带来的缺陷，即铜在低温和空气下易氧化，且不能形成保护层组织自身进一步被氧化和腐蚀，而且铜原子在半导体材料(如硅、硅的氧化物或硅的氮化物)中的扩散很快，一旦进入半导体器件中会成为深能级受主杂质，使器件性能退化甚至失效。

目前为克服铜作为互连线材料易扩散的缺陷，通常采用铜掺杂的合金化技术和沉积扩散阻障层两种方法来解决，但是合金化技术比较复杂，电阻高，而且加工成本也比较高，不适合TFT-LCD行业；沉积扩散阻障层的方法需要额外的一层光刻和刻蚀步骤，增加了工艺复杂度。

发明内容

为解决栅极材料向绝缘材料扩散导致器件性能退化的技术问题，一方面，

本发明提供了一种阵列基板，包括：

衬底基板；

设置在所述衬底基板上的栅极；

位于所述栅极上方的第一绝缘层；以及

覆盖在所述栅极上的保护层，所述保护层将所述栅极和所述第一绝缘层隔离；所述保护层与设置在所述衬底基板上的第一电极由同一次构图工艺形成且互相绝缘。

可选的，所述第一电极为公共电极或像素电极。

可选的，所述第一绝缘层上还依次设置有半导体层、源极、漏极、第二绝缘层和第二电极；

当所述第一电极为公共电极时，所述第二电极为像素电极；

当所述第一电极为像素电极时，所述第二电极为公共电极。

可选的，所述保护层、所述第一电极和所述第二电极的材料均为透明导电材料。

可选的，所述透明导电材料为铟锡氧化物或铟锌氧化物。

可选的，所述栅极的材料为铜。

另一方面，

本发明还提供了一种阵列基板的制作方法，包括：

在衬底基板上形成栅极；

通过一次构图工艺在所述栅极上形成保护层且在所述衬底基板上形成第一电极；

在所述保护层上形成第一绝缘层，所述保护层将所述栅极和所述第一绝缘层隔离。

可选的，形成所述第一绝缘层之后还包括：

依次形成半导体层、源极、漏极和第二绝缘层，且所述第二绝缘层对应漏极的位置形成过孔；

在所述第二绝缘层上形成第二电极，所述第二电极通过所述过孔与所述漏极电连接。

可选的，所述第一电极为公共电极或像素电极；

当所述第一电极为公共电极时，所述第二电极为像素电极；

当所述第一电极为像素电极时，所述第二电极为公共电极。

另一方面，

本发明还提供了一种显示装置，包括以上所述的阵列基板。

本发明提供的阵列基板在栅极上覆盖一层保护层，有效解决现有技术中易被氧化的金属作为栅极时向栅极上方的绝缘层扩散导致薄膜晶体管器件性能退化的技术问题，防止器件失效，同时还可以防止栅极金属被氧化和腐蚀。并且由于该保护层和第一电极经过一次构图工艺完成，没有额外增加光刻和刻蚀的步骤，简化工艺，也不需要对栅极的铜材料进行合金化技术操作，因此既能降低工艺难度，还能节约加工成本。

附图说明

图1是本发明提供的一种阵列基板的制作方法步骤流程图；

图2是实施例一提供的一种阵列基板的结构示意图；

图3是实施例二提供的阵列基板的制作过程中在衬底基板上形成栅极的示意图；

图4是实施例二提供的阵列基板的制作过程中在栅极上方形成ITO的示意图；

图5是实施例二提供的阵列基板的制作过程中对ITO进行光刻过程的示意图；

图6是实施例二提供的阵列基板的制作过程中光刻后的示意图；

图7是实施例二中阵列基板的制作流程图。

附图中编号分别表示：

01、衬底基板；02、栅极；03、保护层；04、公共电极；05、栅绝缘层；06、非晶硅I-a-Si层；07、非晶硅n⁺a-Si层；08、源极；09、漏极；10、钝化层；11、像素电极；12、过孔；13、光刻胶；14、掩膜板。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

FFS(Fringe Field Switching，边缘场开关)技术是一种通过在阵列基板上的顶层条状像素电极和底层面状公共电极之间产生的边缘电场，使电极之间以及栅极正上方的液晶分子都能平行于衬底基板的平面上发生转动的技术。

在利用FFS技术制作阵列基板的过程中，不需要使用有机膜，但是需要在栅极金属成膜前通过一道ITO(Indium Tin Oxide，氧化铟锡)工艺在每个子像素的底层形成面状分布的公共电极，其中的ITO工艺是指制作透明导电膜ITO的工艺。当利用铜作为栅极材料时，由于铜容易被氧化，需要有一层具有保护作用的透明导电材料，来防止铜离子向栅极上方的绝缘层扩散，避免扩散导致器件性能退化。

本发明提供了一种阵列基板，包括：

衬底基板；

设置在衬底基板上的栅极；

位于栅极上方的第一绝缘层；以及

覆盖在栅极上的保护层，保护层将栅极和第一绝缘层隔离；保护层与第一电极由同一次构图工艺形成且互相绝缘。

本发明提供的方法只需要将栅极制作之前的ITO工艺与栅极的制作工艺顺序进行对换，利用ITO工艺在栅极上形成一层ITO保护层，也就是上述的栅极上方形成保护层，由于经过一次构图工艺形成同时在栅极上形成保护层和在衬底基板上形成第一电极，并不需要额外增加新的光刻工艺，就可以解决栅极中的铜离子向绝缘层扩散的技术问题。

可选的，第一绝缘层上还依次设置有半导体层、源极、漏极、第二绝缘层和第二电极，其中第一绝缘层为栅绝缘层，即G-SiNx层，半导体层包括本征半导体层和掺杂半导体层，本征半导体层的材料为非晶硅I-a-Si，掺杂半导体层的材料为非晶硅n⁺a-Si，在源极连接数据线，漏极连接像素电极的情况下，当开关晶体管导通时，数据线通电，源极和漏极之间的非晶硅I-a-Si形成导电沟道，用于在源极和漏极之间传输载流子。

另外，源极和漏极上方设置有第二绝缘层和第二电极，即在第一绝缘层上设置有第二电极，第二绝缘层上对应源极或漏极的位置还设置有过孔，源极或漏极通过过孔与第二电极电连接。其中第二绝缘层为钝化层，即PA-SiNx层，位于源极、漏极的上方以及源极和漏极之间的区域。

可选的，第一电极为公共电极或像素电极，当第一电极为公共电极时，第二电极为像素电极；同时公共电极和像素电极的上下关系还可以互换，即当第一电极为像素电极时，第二电极为公共电极。同时阵列基板上还可以包括与栅极相连的扫描线以及与源极连接的数据线，扫描线用于控制开关，数据线用于提供像素电极的电压。因为FFS技术是利用像素电极和公共电极之间的边缘电场，因此可以是公共电极在下，即与栅极上方的保护层同层，像素电极在上，即位于第二绝缘层上方，像素电极通过过孔与漏极连接；或者是像素电极在下，即与栅极上方的保护层同层，而公共电极在上，即位于第二绝缘层上方，并且公共电极通过过孔与源极连接，使得公共电极和像素电极之间具有一定的电压差值，从而形成电场。

保护层、第一电极和第二电极均为透明导电材料，优选地，透明导电材料为铟锡氧化物或铟锌氧化物，还可以为他们的组合物。

其中本发明中栅极的材料为铜，利用铜作为互连线的材料不仅能直接降低互连线的电阻，还能改善显示装置的可靠性。

相应的，阵列基板的制作方法步骤流程如图1所示，包括以下步骤：

步骤S1、在衬底基板上形成栅极。

步骤S2、通过一次构图工艺在栅极上形成保护层，在衬底基板上形成第一电极。与保护层同层形成的第一电极可以是公共电极，还可以是像素电极。

步骤S3、在保护层上形成第一绝缘层，保护层将栅极和第一绝缘层隔离。第一电极和保护层通过一次构图工艺形成，不需要增加额外的光刻、刻蚀步骤，同时利用保护防止栅极的铜离子向第一绝缘层扩散，防止器件性能退化。

可选的，形成所述第一绝缘层之后还包括：

依次形成半导体层、源极、漏极和第二绝缘层，且第二绝缘层对应漏极的位置形成过孔；在第二绝缘层上形成第二电极，第二电极通过过孔与漏极电连接。

其中半导体层包括本征半导体层和掺杂半导体层，在第一绝缘层上依次形成本征半导体层和掺杂半导体层，并按照预设要求进行刻蚀在掺杂半导体层上形成一层金属层，经过刻蚀形成源极和漏极。之后在源极和漏极上形成第二绝缘层，也就是钝化层，在钝化层上在还形成有第二电极。

可选的，第一电极可以是公共电极或像素电极，即公共电极和像素电极的上下关系可以互换，第一种：

当第一电极为公共电极时，第二电极为像素电极，此时公共电极与保护层同时形成，像素电极通过过孔与漏极电连接，源极和数据线连接，在通电情况下，公共电极和像素电极之间形成电场，上述方法适应于该种情况。

第二种：

当第一电极为像素电极时，第二电极为公共电极，此时像素电极与保护层同时形成，位于第二绝缘层上形成公共电极，源极与公共电极通过过孔实现电连接，漏极连接数据线，在通电情况下，公共电极和像素电极之间也能形成电场。

该方法适用于所有尺寸的阵列基板的制作。

实施例一

基于上述，本实施例以公共电极(也就是上述的第一电极)与保护层同层为例对上述阵列基板的结构进行说明，结构示意图如图2所示，该阵列基板包括衬底基板01、栅极02、保护层03、公共电极04、源极08和漏极09。保护层03覆盖在栅极02的上方，与公共电极04由同一次构图工艺形成且互相绝缘。

保护层03和公共电极04的上方依次有栅绝缘层05、非晶硅I-a-Si层06和非晶硅n⁺a-Si层07，非晶硅n⁺a-Si层07的上方是源极08和漏极09，源极08和漏极09之间不相连，与源极08和漏极09不相连的区域相对应的非晶硅I-a-Si层06和非晶硅n⁺a-Si层07也分别有部分刻蚀或全部刻蚀。源极08和漏极09上方还设置有钝化层10和像素电极11，而且钝化层10对应漏极08的位置还设置有过孔12，以便像素电极11通过过孔12与漏极08实现电连接，其中保护层、像素电极和公共电极的材料均为透明导电材料。

需要说明的是，阵列基板中还可以包括扫描线和数据线(在图1中未示出)，扫描线与栅极连接，数据线和源极连接，漏极和像素电极连接。当扫描线向栅极提供导通信号时，开关晶体管导通，数据线通过源极、导电沟道、漏极向像素电极提供电压，使得像素电极和公共电极之间形成边缘电场，控制液晶分子在平行于衬底基板方向上发生转动。

还需要说明的是，本实施例中仅以保护层和公共电极同层为例进行说明，如果与保护层同层的是像素电极，则相应的钝化层上方的为公共电极，同样可以在阵列基板上形成边缘电场，其它结构也做相应的替换即可，此处不再赘述。

通过本实施例提供的阵列基板，通过对换保护层和栅极的工艺顺序，在栅极上覆盖一层保护层，有效解决现有技术中易被氧化的铜作为栅极时向栅极上方的绝缘层扩散导致薄膜晶体管器件性能退化的技术问题，防止器件失效，同时还可以防止栅极的金属材料被氧化和腐蚀。由于该保护层和公共电极同层同材料，并经过一次光刻工艺完成，没有额外增加光刻和刻蚀的步骤，简化工艺，也不需要对栅极进行合金化技术操作，因此既能降低工艺难度，还能节约加工成本。

实施例二

基于实施例一中的阵列基板，本实施例还提供了一种阵列基板的制作方法，具体包括以下步骤：

步骤S10、在衬底基板01上形成栅极02，如图3所示。

在栅极上方形成一层ITO，得到待加工基板，由于该层ITO在后续步骤中形成保护层03和公共电极04，因此此时的ITO用03/04表示，如图4所示。

步骤S20、通过一次构图工艺在栅极02上形成保护层03，在衬底基板01上形成公共电极04。其中构图工艺包括涂覆光刻胶、光刻以及剥离光刻胶几个步骤，具体的：

在ITO层上涂覆一层光刻胶13，在光刻过程中将具有预设图形的掩膜板14(即MASK)置于待加工基板上，之后利用紫外光(即UV)进行曝光，如图5所示，最后再将光刻胶13剥离，得到的衬底基板上形成保护层和公共电极的示意图如图6所示。

步骤S30、在保护层03上形成栅绝缘层05，保护层03将栅极02和栅绝缘层05隔离。

可选的，步骤S30形成栅绝缘层05之后还包括：

步骤S40、依次形成半导体层(包括非晶硅I-a-Si层06和非晶硅n⁺a-Si层07)、源极08、漏极09和钝化层10，且钝化层10对应漏极09的位置形成过孔12。

在栅绝缘层05上形成非晶硅I-a-Si层06和非晶硅n⁺a-Si层07，同时对非晶硅n⁺a-Si层07上对应栅极02的位置进行全部刻蚀，非晶硅I-a-Si层06上对应栅极02的位置进行部分刻蚀。之后在非晶硅I-a-Si层06上沉积金属层，经过刻蚀形成间隔的源极08和漏极09，继续源极08和漏极09上形成钝化层10，在钝化层10对应漏极09的位置刻蚀形成过孔12。

步骤S50、在钝化层10上还形成有像素电极11，像素电极11通过过孔12与漏极09电连接。

另外，在步骤S109形成栅极02的同时还可以同时形成扫描线，在形成源极08的同时还可以形成数据线，用于实现开关的导通控制以及为像素电极提供电压。

上述阵列基板的制作流程图如图7所示，适用于IPS或FFS等利用位于阵列基板上的公共电极和像素电极产生电场以达到液晶分子发生平行于衬底基板偏转目的这一类阵列基板的制作。

本实施例具有与实施例一相同的技术效果，此处不再赘述。

实施例三

本实施例还提供了一种显示装置，包括以上实施例一中的阵列基板。所述显示装置可以包括阵列基板、彩膜基板以及阵列基板和彩膜基板之间填充的液晶。

需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

可以理解，执行本发明所披露的制造方法的操作步骤的顺序不限于这里阐述的，除非具体地另外提及。因此，执行本发明所披露的制造方法的操作步骤的顺序可以在本发明的范围内变化，且对于本发明相关领域的普通技术人员显而易见的结果也将被认为在本发明的范围内。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种阵列基板，其特征在于，包括：

衬底基板；

设置在所述衬底基板上的栅极；

位于所述栅极上方的第一绝缘层；以及

覆盖在所述栅极上的保护层，所述保护层将所述栅极和所述第一绝缘层隔离；所述保护层与设置在所述衬底基板上的第一电极由同一次构图工艺形成且互相绝缘，且所述保护层与所述衬底基板上的第一电极同层同材料。

2.如权利要求1所述的阵列基板，其特征在于，所述第一电极为公共电极或像素电极。

3.如权利要求2所述的阵列基板，其特征在于，所述第一绝缘层上还依次设置有半导体层、源极、漏极、第二绝缘层和第二电极；

当所述第一电极为公共电极时，所述第二电极为像素电极；

当所述第一电极为像素电极时，所述第二电极为公共电极。

4.如权利要求3所述的阵列基板，其特征在于，所述保护层、所述第一电极和所述第二电极的材料均为透明导电材料。

5.如权利要求4所述的阵列基板，其特征在于，所述透明导电材料为铟锡氧化物或铟锌氧化物。

6.如权利要求1-5其中任一项所述的阵列基板，其特征在于，所述栅极的材料为铜。

7.一种阵列基板的制作方法，其特征在于，包括：

在衬底基板上形成栅极；

通过一次构图工艺在所述栅极上形成保护层并在所述衬底基板上形成第一电极，所述保护层与所述衬底基板上的第一电极同层同材料；

在所述保护层上形成第一绝缘层，所述保护层将所述栅极和所述第一绝缘层隔离。

8.如权利要求7所述的阵列基板的制作方法，其特征在于，形成所述第一绝缘层之后还包括：

依次形成半导体层、源极、漏极和第二绝缘层，且所述第二绝缘层对应源极漏极的位置形成过孔；

在所述第二绝缘层上形成第二电极，所述第二电极通过所述过孔与所述漏极电连接。

9.如权利要求8所述的阵列基板的制作方法，其特征在于，所述第一电极为公共电极或像素电极；

当所述第一电极为公共电极时，所述第二电极为像素电极；

当所述第一电极为像素电极时，所述第二电极为公共电极。

10.一种显示装置，其特征在于，包括权利要求1-6中任一项所述的阵列基板。