CN104254191A - 无芯层封装基板及其制作方法 - Google Patents

Abstract

本发明涉及一种无芯层封装基板，其包括介电层、内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形。所述内层导电线路图形埋于所述介电层中。所述第一外层导电线路图形及第二外层导电线路图形分别位于所述介电层的相对两侧。所述内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形通过所述介电层中的导电通孔电性相连。本发明还涉及一种无芯层封装基板的制作方法。

Description

无芯层封装基板及其制作方法

技术领域

本发明涉及电路板制作技术领域，尤其涉及一种具有无芯层封装基板及其制作方法。

背景技术

随着电子产品往小型化、高速化方向的发展，用于搭载芯片的封装基板也从单面封装基板（即单面具有导电线路的基板）、双面封装基板（即双面具有导电线路的基板）往多层封装基板（即具有多层导电线路的基板）方向发展。具有芯层（core）的多层封装基板具有较多的布线面积、较高互连密度，因而得到广泛的应用。然而，正是由于芯层的存在，使得具有芯层的封装基板厚度较厚。

发明内容

有鉴于此，有必要提供一种可解决上述问题的无芯层封装基板及其制作方法，以降低无芯层封装基板的厚度。

一种无芯层封装基板，其包括介电层、内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形。所述内层导电线路图形埋于所述介电层中。所述第一外层导电线路图形及第二外层导电线路图形分别位于所述介电层的相对两侧。所述内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形通过所述介电层中的导电通孔电性相连。

一种无芯层封装基板的制作方法，其包括：提供一个承载板，所述承载板包括相对的第一表面及第二表面，在所述承载板的第一表面上依次叠合一个第一铜箔、一个第一胶片及一个第二铜箔，在所述第二表面上依次叠合另一个第一铜箔、另一个第一胶片及另一个第二铜箔，并一次压合所述第一表面上的第二铜箔、所述承载板及所述第二表面上的第二铜箔，以得到一个第一压合基板，所述第一压合基板包括一个加工区及围绕所述加工区的第一废料区；将每个第二铜箔均制作形成内层导电线路图形；在每个所述内层导电线路图形上依次叠合一个第二胶片及一个第三铜箔，并一次压合所述第一压合基板上侧的所述第二胶片和第三铜箔、所述第一压合基板及第一压合基板下侧的第二胶片及第三铜箔，得到第二压合基板，所述第二压合基板中，位于所述第一表面上侧的第一胶片及第二胶片共同构成一个介电层，所述第一表面下侧的第一胶片及第二胶片共同构成一个介电层；去除所述第一废料区，并去除所述承载板，得到相互分离的两个电路基板，每个电路基板均具有产品区及围绕所述产品区的第二废料区，每个电路基板均包括一个所述介电层、一个所述第一铜箔、一个所述第三铜箔及一个所述内层导电线路图形，所述第一铜箔及第三铜箔分别位于所述介电层的相对两侧，所述内层导电线路图形埋于所述介电层内；在所述电路基板的产品区中形成多个通孔，每个所述通孔均贯穿所述电路基板，并将每个通孔均制成导电通孔，所述导电通孔电性连接所述第一铜箔、内层导电线路图形及第三铜箔；在所述介电层靠近所述第一铜箔的表面上形成第一外层导电线路图形，在所述介电层靠近所述第三铜箔的表面上形成第二外层导电线路图形，所述第一外层导电线路图形、第二外层导电线路图形及内层导电线路图形通过所述导电通孔电性相连；以及去除所述第二废料区，得到无芯层封装基板。

本技术方案提供的无芯层封装基板及其制作方法中，所述内层导电线路图形埋于所述介电层中，所述第一外层导电线路图形及第二外层导电线路图形分别位于所述介电层的相对两侧，所述内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形通过所述介电层中的导电通孔电性相连，相比现有技术，本技术方案中的无芯层封装基板中没有芯层，厚度大大降低。

附图说明

图1是本技术方案实施例提供的具有承载板的第一压合基板的剖视图。

图2是在图1所示的第一压合基板的第一废料区中形成多个第一工具孔后的剖面示意图。

图3是将图2中的第一压合基板中的第二铜箔制成内层导电线路图形后的剖面示意图。

图4是在图3中的在每个内层导电线路图形上依次叠合一个第二胶片及第三铜箔并压合后所形成的第二压合基板的剖面示意图。

图5是去除图4中的所述承载板得到相互分离的两个电路基板后的剖面示意图。

图6是在图5所示的电路基板的第二废料区中形成多个第二工具孔，在所述电路基板的产品区中形成多个通孔后的剖面示意图。

图7是将图6中的每个通孔均制成导电通孔后的剖面示意图。

图8是将图7中的第一铜箔及第三铜箔分别制成第一外层导电线路图形及第二外层导电线路图形后的剖面示意图。

图9是在图8中的第一外层导电线路图形上、第二外层导电线路图形上及每个导电通孔中形成防焊层后的剖面示意图。

图10是在图9中的金手指端上形成一个第一保护层，在每个焊垫上均形成一个第二保护层后的剖面示意图。

图11是去除图10中的第二废料区从而得到电路板的剖面示意图。

主要元件符号说明

承载板	10
		第一表面	101
第二表面	102
		第一铜箔	11
第一胶片	13
		第二铜箔	15
第一压合基板	20
		加工区	21
第一废料区	23
		产品区	211
第二废料区	213
		第一工具孔	25
内层导电线路图形	30
		第二胶片	16
第三铜箔	17
		第二压合基板	40
介电层	50
		电路基板	60
第二工具孔	215
		导电通孔	218
第一外层导电线路图形	111
		第二外层导电线路图形	117
防焊层	70
		第一开口	71
第二开口	73
		金手指端	113
焊垫	118
		第一保护层	114
第二保护层	119
		无芯层封装基板	100

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合附图及实施例对本技术方案提供的无芯层封装基板的制作方法及由该制作方法所制得的无芯层封装基板作进一步的详细说明。

本技术方案实施例提供无芯层封装基板包括以下步骤：

第一步，请参阅图1，提供一个承载板10。所述承载板10包括相对的第一表面101及第二表面102。

在所述承载板10的第一表面101上依次叠合一个第一铜箔11、第一胶片13及一个第二铜箔15，在第二表面102上依次叠合一个第一铜箔11、第一胶片13及一个第二铜箔15。本实施例中，所述第一铜箔11的厚度小于所述第二铜箔15的厚度。

然后，一次压合所述第一表面101上的第二铜箔15和第一胶片13、承载板10及所述第二表面102上的第二铜箔15和第一胶片13，以得到一个第一压合基板20。所述第一压合基板20包括一个加工区21及围绕所述加工区21的第一废料区23。

第二步，请参阅图2，通过数控钻孔工艺在所述第一压合基板20的第一废料区23中形成多个第一工具孔25。每个第一工具孔25均贯穿所述第一压合基板20。

第三步，请参阅图3，将每个第二铜箔15对应于所述加工区21的铜层均制作形成内层导电线路图形30，并去除每个第二铜箔15对应于所述第一废料区23的铜层。本实施方式中，通过影像转移工艺及蚀刻工艺将每个第二铜箔15对应于所述加工区21的铜层均制作形成内层导电线路图形30，并在将每个第二铜箔15对应于所述加工区21的铜层蚀刻为内层导电线路图形30的同时，通过蚀刻工艺去除每个第二铜箔15对应于所述第一废料区23的铜层。

第四步，请参阅图4，在每个内层导电线路图形30上依次叠合一个第二胶片16及第三铜箔17。本实施例中，所述第三铜箔17的厚度小于所述第二铜箔15的厚度，且所述第三铜箔17的厚度等于所述第一铜箔11的厚度。

然后，一次压合第一压合基板20上侧的所述第二胶片16和第三铜箔17、所述第一压合基板20及第一压合基板20下侧的第二胶片16及第三铜箔17，使得所述第二胶片16填满所述第一工具孔25，得到第二压合基板40。

所述第二压合基板40中，位于所述第一表面101上侧的一个第一胶片13及一个第二胶片16共同构成一个介电层50；位于所述第一表面101下侧的一个第一胶片13及一个第二胶片16也共同构成一个介电层50。位于所述第一表面101上侧的第一铜箔11及第三铜箔17分别位于所述第一表面101上侧的介电层50的相对两侧。位于所述第一表面101上侧的内层导电线路图形30埋于位于所述第一表面101上侧的介电层50中。位于所述第一表面101下侧的第一铜箔11及第三铜箔17分别位于位于所述第一表面101下侧的介电层50的相对两侧。位于所述第一表面101下侧的内层导电线路图形30埋于位于所述第一表面101下侧的介电层50中。

第五步，请参阅图5，去除所述第一废料区23，并去除所述承载板10，得到相互分离的两个电路基板60。每个电路基板60对应于所述加工区21，其均具有产品区211及围绕所述产品区211的第二废料区213。也就是说，所述产品区211与第二废料区213共同构成所述加工区21。每个电路基板60均包括一个介电层50、一个第一铜箔11、一个第三铜箔17及一个内层导电线路图形30。所述第一铜箔11及第三铜箔17分别位于所述介电层50的相对两侧。所述内层导电线路图形30埋于所述介电层50内。

第六步，请参阅图6，通过数控钻孔工艺在所述电路基板60的第二废料区213中形成多个第二工具孔215，在所述电路基板60的产品区211中形成多个通孔217。每个第二工具孔215及每个通孔217均贯穿所述电路基板60。

第七步，请参阅图7，将每个通孔217均制成导电通孔218。所述导电通孔218电性连接所述第第一铜箔11、内层导电线路图形30及第三铜箔17。本实施方式中，通过电镀工艺将每个通孔217的孔壁、第一铜箔11及第三铜箔17上镀上电镀铜层，从而将每个通孔217均制成导电通孔218。如此，所述导电通孔218为中空的导电孔。

在其他实施例中，还可以通过电镀填孔工艺将每个通孔217均填满，从而将每个通孔217均制成导电通孔。此种情况下，所形成的导电通孔为实心的导电孔。

可以理解的是，将每个通孔217均制成导电通孔218时，无需在整个第一铜箔11及整个第三铜箔17上也镀上电镀铜层，只要所述导电通孔218电性连接所述第一铜箔11、内层导电线路图形30及第三铜箔17。

第八步，请参阅图8，在所述介电层50靠近所述第一铜箔11的表面上形成第一外层导电线路图形111，在所述介电层靠近所述第三铜箔17的表面上形成第二外层导电线路图形117。所述第一外层导电线路图形111、第二外层导电线路图形117及内层导电线路图形30通过所述导电通孔218电性相连。所述第一外层导电线路图形111和内层导电线路图形30之间的距离为D1。所述第二外层导电线路图形117和内层导电线路图形30之间的距离为D2。D1/D2介于0.8至1.2。其中，D1指的是所述第一外层导电线路图形111的厚度的中心至内层导电线路图形30的厚度的中心的距离；D2指的是所述第二外层导电线路图形117的厚度的中心至内层导电线路图形30的厚度的中心的距离。优选地，本实施方式中，采用改进的半加成法（Modified Semi-Additive Process）将第一铜箔11及其上的电镀铜层和第三铜箔17及其上的电镀铜层分别制成第一外层导电线路图形111及第二外层导电线路图形117。

第九步，请参阅图9，在所述第一外层导电线路图形111上、第二外层导电线路图形117上及每个所述导电通孔218中形成一层防焊层70。所述防焊层70覆盖于所述第一外层导电线路图形111与第二外层导电线路图形117，并填满于所述导电通孔218中。并于所述防焊层70中形成一个第一开口71及多个第二开口73。部分所述第一外层导电线路图形111从所述多个第二开口73露出，以定义出多个焊垫118。部分所述第二外层导电线路图形117从所述第一开口71露出，以定义出至少一个金手指端113。防焊层70可以采用印刷防焊油墨的方式形成。

其他实施例中，当通过电镀填孔工艺将每个通孔217均填满时，则防所述第一外层导电线路图形111上可以形成一层防焊层，所述第二外层导电线路图形117上可以形成另外一层防焊层。

第十步，请参阅图10，在所述金手指端113上形成一个第一保护层114，在每个所述焊垫118上均形成一个第二保护层119。所述第一保护层114可以为镍金层。第二保护层119可以为有机保焊膜（OSP），也可以为镍钯金层。

第十一步，请一并参阅图10及图11，去除所述第二废料区213，从而得到无芯层封装基板100。

在此之后，还可以在焊垫118上形成焊球，以便于与其他电路板连接。

本技术方案还提供一种无芯层封装基板100，所述无芯层封装基板100包括介电层50、埋于所述介电层50中的内层导电线路图形30、第一外层导电线路图形111及第二外层导电线路图形117。

所述第一外层导电线路图形111及第二外层导电线路图形117分别位于所述介电层50的相对两侧，且所述第一外层导电线路图形111、第二外层导电线路图形117及内层导电线路图形30通过形成于所述介电层50中的导电通孔218电性相连。

所述无芯层封装基板100还包括形成在所述第一外层导电线路图形111上、第二外层导电线路图形117上及每个所述导电通孔218中的防焊层70。

所述防焊层70中形成有一个第一开口71及多个第二开口73。部分所述第二外层导电线路图形117从所述第一开口71露出，以定义出至少一个金手指端113。部分所述第一外层导电线路图形111从所述多个第二开口73露出，以定义出多个焊垫118。其他实施例中，当导电通孔218中被电镀铜层填满时，所述防焊层仅需形成于所述第一外层导电线路图形111上及第二外层导电线路图形117上。

所述金手指端113上形成有一个第一保护层114。每个所述焊垫118上均形成有第二保护层119。所述第一保护层114可以为镍金层。第二保护层119可以为有机保焊膜（OSP），也可以为镍钯金层。

本技术方案提供的无芯层封装基板及其制作方法，介电层由第一胶片和第二胶片构成，内层导电线路图形埋于所述介电层中，第一外层导电线路图形及第二外层导电线路图形分别位于所述介电层的相对两侧，且所述第一外层导电线路图形、第二外层导电线路图形及内层导电线路图形通过形成于所述介电层中的导电通孔电性相连，不需要设置芯层，降低了无芯层封装基板的厚度。此外，上述制作方法中，可以同时制作两个电路基板，从而提高了无芯层封装基板的制作效率。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种无芯层封装基板，其包括介电层、内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形，所述内层导电线路图形埋于所述介电层中，所述第一外层导电线路图形及第二外层导电线路图形分别位于所述介电层的相对两侧，所述内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形通过所述介电层中的导电通孔电性相连。

2.如权利要求1所述的无芯层封装基板，其特征在于，所述导电通孔为中空的导电孔，所述无芯层封装基板还包括一层防焊层，所述防焊层覆盖于所述第一外层导电线路图形与第二外层导电线路图形，并填满于所述导电通孔中。

3.如权利要求2所述的无芯层封装基板，其特征在于，所述防焊层具有一个第一开口，部分第二外层导电线路图形从所述第一开口露出，形成至少一个金手指端，所述金手指端上还形成有一个第一保护层。

4.如权利要求2所述的无芯层封装基板，其特征在于，所述防焊层具有多个第二开口，部分第一外层导电线路图形从所述多个第二开口露出，形成多个焊垫。

5.如权利要求1所述的无芯层封装基板，其特征在于，所述第一外层导电线路图形和内层导电线路图形之间的距离与所述第二外层导电线路图形和内层导电线路图形之间的距离的比值介于0.8至1.2。

6.一种无芯层封装基板的制作方法，其包括：

提供一个承载板，所述承载板包括相对的第一表面及第二表面，在所述承载板的第一表面上依次叠合一个第一铜箔、一个第一胶片及一个第二铜箔，在所述第二表面上依次叠合另一个第一铜箔、另一个第一胶片及另一个第二铜箔，并一次压合所述第一表面上的第二铜箔、所述承载板及所述第二表面上的第二铜箔，以得到一个第一压合基板，所述第一压合基板包括一个加工区及围绕所述加工区的第一废料区；

将每个第二铜箔均制作形成内层导电线路图形；

在每个所述内层导电线路图形上依次叠合一个第二胶片及一个第三铜箔，并一次压合所述第一压合基板上侧的所述第二胶片和第三铜箔、所述第一压合基板及第一压合基板下侧的第二胶片及第三铜箔，得到第二压合基板，所述第二压合基板中，位于所述第一表面上侧的第一胶片及第二胶片共同构成一个介电层，所述第一表面下侧的第一胶片及第二胶片共同构成一个介电层；

去除所述第一废料区，并去除所述承载板，得到相互分离的两个电路基板，每个电路基板均具有产品区及围绕所述产品区的第二废料区，每个电路基板均包括一个所述介电层、一个所述第一铜箔、一个所述第三铜箔及一个所述内层导电线路图形，所述第一铜箔及第三铜箔分别位于所述介电层的相对两侧，所述内层导电线路图形埋于所述介电层内；

在所述电路基板的产品区中形成多个通孔，每个所述通孔均贯穿所述电路基板，并将每个通孔均制成导电通孔，所述导电通孔电性连接所述第一铜箔、内层导电线路图形及第三铜箔；

在所述介电层靠近所述第一铜箔的表面上形成第一外层导电线路图形，在所述介电层靠近所述第三铜箔的表面上形成第二外层导电线路图形，所述第一外层导电线路图形、第二外层导电线路图形及内层导电线路图形通过所述导电通孔电性相连；以及

去除所述第二废料区，得到无芯层封装基板。

7.如权利要求6所述的无芯层封装基板的制作方法，其特征在于，所述导电通孔为中孔的导电孔，在形成第一外层导电线路图形及第二外层导电线路图形步骤之后，去除所述第二废料区步骤之前，所述无芯层封装基板的制作方法还包括在所述第一外层导电线路图形上、第二外层导电线路图形上及每个所述导电通孔中形成防焊层，所述防焊层覆盖于所述第一外层导电线路图形与第二外层导电线路图形，并填满于所述导电通孔中，并于所述防焊层中形成一个第一开口及多个第二开口的步骤，部分所述第二外层导电线路图型从所述第一开口露出，以定义出至少一个金手指端，部分所述第一外层导电线路图形从所述多个第二开口露出，以定义出多个焊垫。

8.如权利要求7所述的无芯层封装基板的制作方法，其特征在于，在形成所述防焊层步骤之后，去除所述第二废料区步骤之前，所述无芯层封装基板的制作方法还包括在所述金手指端上形成一个第一保护层，在每个所述焊垫上均形成一个第二保护层的步骤。

9.如权利要求6所述的无芯层封装基板的制作方法，其特征在于，在得到所述第一压合基板步骤之后，将每个第二铜箔均制作形成内层导电线路图形之前，所述无芯层封装基板的制作方法还包括在所述第一废料区形成多个第一工具孔的步骤，每个第一工具孔均贯穿所述第一压合基板。

10.如权利要求6所述的无芯层封装基板的制作方法，其特征在于，所述第一外层导电线路图形和内层导电线路图形之间的距离与所述第二外层导电线路图形和内层导电线路图形之间的距离的比值介于0.8至1.2。