[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104201104A - 一种氮化镓基增强型器件的制造方法 - Google Patents

一种氮化镓基增强型器件的制造方法 Download PDF

Info

Publication number
CN104201104A
CN104201104A CN201410456503.XA CN201410456503A CN104201104A CN 104201104 A CN104201104 A CN 104201104A CN 201410456503 A CN201410456503 A CN 201410456503A CN 104201104 A CN104201104 A CN 104201104A
Authority
CN
China
Prior art keywords
etching
potential barrier
junction layer
heterogenous junction
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410456503.XA
Other languages
English (en)
Inventor
周琦
鲍旭
牟靖宇
汪玲
施媛媛
章晋汉
靳旸
陈万军
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201410456503.XA priority Critical patent/CN104201104A/zh
Publication of CN104201104A publication Critical patent/CN104201104A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于半导体技术领域,具体涉及到一种氮化镓基增强型器件的制造方法。本发明主要采用两步刻蚀法,第一步为快速刻蚀,使用氯气或氯化硼刻蚀异质结势垒层总厚度的三分之一至三分之二;第二步为慢速刻蚀,采用氧气等离子体反应技术,使用氧气等离子体氧化剩余的异质结势垒层,将异质结势垒层表面氧化;然后采用湿法刻蚀技术,将异质结势垒层一层一层刻蚀掉,直至异质结势垒层剩余厚度为0.5~2nm。本发明在保证刻蚀效率的同时,有效改善III族氮化物刻蚀后的表面形貌,降低刻蚀后的表面漏电,该方法能够提高氮化镓基凹槽栅增强型器件沟道的二维电子气迁移率,获得高性能氮化镓基增强型器件。本发明尤其适用于氮化镓基增强型器件。

Description

一种氮化镓基增强型器件的制造方法
技术领域
本发明属于半导体技术领域,具体涉及到一种氮化镓基增强型器件的制造方法。
背景技术
作为第三代宽禁带半导体的典型代表,氮化镓(GaN)材料具有很多优良的特性:高临界击穿电场(~3.5×106V/cm)、高电子迁移率(~2000cm2/Vs)、高的二维电子气(2-DEG)浓度(~1013cm-2)和良好的高温工作能力等。基于AlGaN/GaN(或AlInN/GaN)异质结高电子迁移率晶体管(HEMT)(或异质结场效应晶体管HFET,调制掺杂场效应晶体管MODFET,以下统称为HEMT器件)在半导体领域已经得到应用,尤其是在射频/微波领域已经应用于无线通信、卫星通信等。另外,基于宽禁带氮化镓材料的该类器件具有反向阻断电压高、正向导通电阻低、工作频率高、效率高等特性,可以满足未来电力电子系统对功率开关器件更大功率、更高频率、更小体积、更低功耗和更恶劣工作环境的要求。
晶体管在半导体领域占有极其重要的地位,且近年来,基于氮化镓材料的异质结晶体管也已经取得了较大发展。然而,因氮化镓基异质结压电极化和自发极化产生二维电子气,使传统的氮化镓基晶体管为耗尽型器件(阈值电压为负值),不便于电力电子系统的实际应用。因此,增强型氮化镓基晶体管的研究具有十分重要的意义。
实现增强型氮化镓晶体管,目标是耗尽栅极下方的二维电子气,从而使得器件的阈值电压大于零。目前比较常见的有三种方案。第一种方案是注入带负电的离子,离子注入后会将异质结势垒层的导带提高,耗尽负离子注入区域的二维电子气,实现增强型器件。第二种方案是生长p-GaN栅技术,通过栅极下方的p-GaN抬升整个异质结的导带,从而使耗尽异质结导电沟道中的二维电子气,实现增强型器件。第三种方案是减薄栅极下方异质结势垒层形成凹槽栅,降低极化电场,耗尽沟道内的二维电子气,实现增强型器件。在这些方法中,凹槽栅工艺更易于工艺实现并具有更高的稳定性,成为更具优势的一种GaN增强型器件实现方案。
减薄栅极下方的异质结势垒层最简单高效的方法是干法刻蚀(电感耦合等离子体刻蚀(ICP刻蚀)或反应离子刻蚀(RIE刻蚀)),目前主要使用氯气或氯化硼或两者混合的等离子体进行刻蚀,虽然这种方法形成凹槽的效率高,但其缺陷是刻蚀速率较快且不易控制、刻蚀后表面粗糙度高且刻蚀造成的晶格损伤会大大降低增强型沟道中的二维电子气迁移率进而大大降低增强型器件的性能。
发明内容
本发明的目的,就是针对上述问题,提供一种高效率、高精度、低损伤、稳定的氮化镓基增强型器件的制造方法。
本发明的技术方案:一种氮化镓基增强型器件的制造方法,其特征在于,包括以下步骤:
第一步:在半导体衬底上层依次外延生长应力缓冲层、氮化镓层和异质结势垒层;
第二步:采用光刻技术,在异质结势垒层上表面两端器件的漏源极区域生成欧姆接触金属;
第三步:在欧姆接触金属之间的异质结势垒层上表面生长钝化层;
第四步:采用电感耦合等离子体刻蚀技术,使用III族氮化物气体的等离子体快速刻蚀器件栅极区域处的异质结势垒层,生成凹槽;刻蚀时间为20~1200秒,刻蚀深度为异质结势垒层总厚度的三分之一至三分之二;所述III族氮化物气体为氯气、氯化硼以及氯气和氯化硼混合气体中的一种;
第五步:采用氧气等离子体反应技术,使用氧气等离子体氧化第四步中未刻蚀的异质结势垒层,将异质结势垒层表面氧化;然后采用湿法刻蚀技术,将器件放入酸溶液或碱溶液中,去除表面氧化层;
第六步:采用亚纳米刻蚀技术,重复刻蚀异质结势垒层,将异质结势垒层蚀掉至剩余厚度为0.5~2nm;
第七步:在异质结势垒层上表面凹槽处沉积绝缘介质,生成栅极绝缘层;淀积绝缘介质后进行高温快速热退火;
第八步:采用光刻技术,在栅极绝缘层上生成栅极金属。
本发明的有益效果为,本发明在凹槽栅氮化镓基增强型器件的技术上,采用两步刻蚀方法,在保证刻蚀凹槽效率的同时,改善了刻蚀后势垒层的表面形貌、极大地降低了表面漏电,并能精确控制刻蚀精度达到埃量级本发明所公布的凹槽栅氮化镓基增强型器件在凹槽栅刻蚀中保留0.5~2nm的势垒层,该剩余的势垒层既可耗尽凹槽区域的二维电子气又可避免刻蚀过程中等离子体对异质结导电沟道的损伤,从而大幅提高增强型沟道中二维电子气的迁移率,使得器件的导通电阻大幅降低,器件的电流密度大幅提高。除此之外,本发明所采用的两步刻蚀法,均在低温下进行,避免了高温刻蚀或高温氧化对器件性能造成的损伤,因此利用本发明公布的方法可以获得性能更好的氮化镓基增强型器件。
附图说明
图1为实施例的结构示意图;
图2为实施例的制造工艺流程中在衬底上表面生成外延层后结构示意图;
图3为实施例的制造工艺流程中在异质结上表面淀积欧姆金属,并形成欧姆接触;
图4为实施例的制造工艺流程中在异质结上表面生长一层介质层;
图5为实施例的制造工艺流程中刻蚀掉凹槽区域上表面的介质层;
图6为实施例的制造工艺流程中对凹槽区域异质结势垒层进行第一步刻蚀;
图7为实施例的制造工艺流程中对凹槽区域异质结势垒层进行第二步刻蚀;
图8为实施例的制造工艺流程中在异质结上表面生长一层绝缘介质层;
图9为实施例的制造工艺流程中在凹槽区域淀积栅极金属;
图10为干法刻蚀后使用原子力显微镜得到的凹槽表面形貌及粗糙度;
图11为两步刻蚀法刻蚀后使用原子力显微镜得到的凹槽表面形貌及粗糙度;
图12为实施例中样品在两步刻蚀法刻蚀后使用原子力显微镜得到的凹槽深度图;
图13为本发明实施例制备的高性能氮化镓基增强型器件转移特性曲线与氮化镓基耗尽型器件转移特性曲线对比图;
图14为本发明实施例制备的高性能氮化镓基增强型器件输出特性曲线;
图15为本发明实施例制备的高性能氮化镓基增强型器件低场迁移率曲线。
具体实施方式
下面结合附图和实施例对本发明进行详细的描述
本发明公布了一种高效率、高精度、低损伤、稳定的III族氮化物(III-Nitride)刻蚀方法,在保证刻蚀效率的同时,有效改善III族氮化物刻蚀后的表面形貌,降低刻蚀后的表面漏电,该方法能够提高氮化镓基凹槽栅增强型器件沟道的二维电子气迁移率,获得高性能氮化镓基增强型器件。
为实现上述目的,本发明采用如下技术方案:
一种基于两步刻蚀法的高性能氮化镓基增强型器件的制备方法,其包括以下步骤:
(1)利用金属有机化学气相淀积或分子束外延,在衬底上依次生长应力缓冲层、氮化镓层和异质结势垒层;
(2)采用光刻技术,蒸发(或溅射)欧姆金属,并在纯氮气环境下进行快速热退火;
(3)采用离子注入技术或干法刻蚀台面技术,形成器件间隔离;
(4)采用等离子体增强化学气相沉积或低压力化学气相沉积或原子层沉积或感应耦合等离子体化学气相沉积或物理气相沉积或磁控溅射,在异质结势垒层上均匀生长一层介质层作为凹槽栅刻蚀的刻蚀掩膜层;
(5)采用两步刻蚀法在栅极下方异质结势垒层至二维电子气沟道之间形成一个凹槽。第一步为快速刻蚀,采用电感耦合等离子体刻蚀技术,使用氯气或氯化硼或两者混合的等离子体快速刻蚀异质结势垒层,刻蚀时间为20~1200秒,刻蚀深度为异质结势垒层总厚度的三分之一至三分之二。第二步为慢速刻蚀,采用氧气等离子体反应技术,使用氧气等离子体氧化剩余的异质结势垒层,将异质结势垒层表面氧化;然后采用湿法刻蚀技术,将氮化镓基材料放入酸溶液或碱溶液中,去除表面氧化层。第二步慢速刻蚀技术为亚纳米刻蚀,调整氧气流量、RF功率、腔体压力、腔体温度等参数,慢速刻蚀技术速率为0.1~1nm/次,如表1所示。重复该慢速刻蚀技术,将异质结势垒层一层一层刻蚀掉,直至异质结势垒层剩余厚度为0.5~2nm。
(6)采用原子层沉积或等离子体增强化学气相沉积或低压力化学气相沉积或感应耦合等离子体化学气相沉积或物理气相沉积或磁控溅射,在异质结势垒层表面沉积上绝缘介质,作为栅极绝缘层。
(7)淀积绝缘介质后进行高温快速热退火,改善栅极绝缘层质量及栅介质与半导体之间的界面质量,减少栅极绝缘介质层中的可移动电荷。退火温度为400~500摄氏度,时间为1~10分钟。
(8)采用光刻技术,蒸发(或溅射)栅极金属。
表1.不同条件下慢速刻蚀的速率
进一步地,步骤(1)所述异质结势垒层为AlGaN、AlInN、InGaN、AlInGaN、AlN材料中的一种或任意几种组合,该异质结势垒层为非掺杂层或n型掺杂层;
进一步地,步骤(2)所述欧姆金属为但不限于Ti/Al/Ni/Au,快速热退火温度为850℃~900℃,时间为30~50秒,淀积欧姆金属的方法为电子束蒸发或磁控溅射。
进一步地,步骤(5)所述两步刻蚀法,第一步刻蚀温度为20~70℃,第二步刻蚀温度为20~150℃,均为低温刻蚀。
进一步地,步骤(6)所述绝缘介质层为Al2O3、AlN、SiO2、SiNx、HfO2、MgO、Sc2O3、Ga2O3、LaLuO3、AlHfOx、HfSiON中的任一种或任意几种组合,厚度在1~200nm之间。
进一步地,步骤(8)所述栅极金属包括Ni、Au、Ir、Pd、Pt、Mo、Se、Be、W、TiN、Ta、TaN中的任一种或任意几种组合。
实施例:
本实施例的结构图如图1所示,包括衬底1及生长于衬底1之上的外延层,其中外延层由下往上依次为应力缓冲层2、氮化镓层3及异质结势垒层4,在源、漏极区域上蒸发(或溅射)欧姆接触金属5,在异质结势垒层4上均匀生长一层介质层6作为栅极下方凹槽刻蚀的刻蚀掩膜层,在栅极下方区域使用两步刻蚀法在异质结势垒层4至GaN层3之间形成一个凹槽,在异质结势垒层4表面沉积绝缘介质7,栅极区域蒸发(或溅射)栅极金属8。
异质结势垒层4为AlGaN、AlInN、InGaN、AlInGaN、AlN材料中的一种或任意几种组合,该异质结势垒层为非掺杂层或n型掺杂层;GaN层3为高阻GaN层。
绝缘介质层7为Al2O3、AlN、SiO2、SiNx、HfO2、MgO、Sc2O3、Ga2O3、LaLuO3、AlHfOx、HfSiON中的任一种或任意几种组合,厚度在1~200nm之间。
欧姆接触金属5为Ti/Al/Ni/Au合金,栅极金属8包括以下一种或多种组合Ni、Au、Ir、Pd、Pt、Mo、Se、Be、W、TiN、Ta或TaN。
图2-图9为本发明高性能氮化镓基增强型器件的制备方法的工艺步骤示意图,其工艺流程如下:
(1)利用金属有机化学气相淀积或分子束外延,在衬底1上依次生长应力缓冲层2、GaN层3和异质结势垒层4,如图2所示;
(2)采用光刻技术,蒸发(或溅射)欧姆接触金属5,并进行快速热退火,如图3所示;
(3)采用离子注入技术或干法刻蚀台面技术,形成器件间隔离;
(4)采用等离子体增强化学气相沉积,在异质结势垒层上均匀生长一层钝化层,如图4所示。采用光刻技术,光刻出凹槽区域图形,用湿法刻蚀或干法刻蚀将凹槽区域上面的钝化层刻蚀掉,其余钝化层作为凹槽刻蚀的刻蚀掩膜层,如图5所示;
前面四步的目的是在凹槽刻蚀前,将非凹槽区域用钝化层保护起来,凹槽区域裸露出来,在下一步骤进行刻蚀。
(5)采用两步刻蚀法在栅极下方异质结势垒层4至二维电子气沟道之间形成一个凹槽。第一步为快速刻蚀,采用电感耦合等离子体刻蚀技术,使用氯气和氯化硼混合等离子体快速刻蚀异质结势垒层,刻蚀时间为150秒,刻蚀深度约为异质结势垒层总厚度的三分之二(15nm),如图6所示。第二步为慢速刻蚀,采用氧气等离子体反应技术,使用氧气等离子体氧化异质结势垒层,将异质结势垒层表面氧化;然后采用湿法刻蚀技术,将氮化镓基材料放入浓度为20%的稀盐酸溶液中,去除表面氧化层。慢速刻蚀技术为亚纳米刻蚀,慢速刻蚀技术的速率为0.5nm/次。重复该慢速刻蚀技术十次,刻蚀深度约为5nm,如图7所示。氮化镓基材料异质结势垒层厚度为21.5nm,使用原子力显微镜测得此时异质结势垒层刻蚀深度约为20nm,剩余1.5nm,如图12所示。
(6)采用原子层沉积技术,在异质结势垒层4表面沉积20nm绝缘介质,作为栅极绝缘层7,如图8所示。
(7)淀积绝缘介质后进行400摄氏度,10分钟的快速热退火,改善栅极绝缘层7质量及栅极绝缘层7与异质结势垒层4之间的界面质量,减少栅极绝缘介质层7中的可移动电荷。
(8)采用光刻技术,蒸发(或溅射)栅极金属8,如图9所示。
两步刻蚀法刻蚀异质结势垒层4,可以精确控制刻蚀精度达到埃量级在凹槽栅刻蚀中保留1.5nm的势垒层,该剩余的势垒层既可耗尽凹槽区域的二维电子气又可避免刻蚀过程中等离子体对异质结导电沟道的损伤,从而大幅提高增强型沟道中二维电子气的迁移率,使得器件的导通电阻大幅降低,器件的电流密度大幅提高。除此之外,本发明所采用的两步刻蚀法,均在低温下进行,避免了高温刻蚀或高温氧化对器件性能造成的损伤,因此利用本发明公布的方法可以获得性能更好的氮化镓基增强型器件。
相比单纯采用氯气或氯化硼或两者混合的等离子体干法刻蚀,利用本发明所公布的两步刻蚀法所刻蚀的III族氮化物表面粗糙度降低65.4%,如图10、11所示。
栅极绝缘层7的厚度的控制既要满足栅极金属8能很好的控制沟道的导电特性,也要保持良好的栅极绝缘性。
图13为该实施例所制备的高性能氮化镓基增强型器件的转移特性曲线与氮化镓基耗尽型器件转移特性曲线对比图。图14为本发明实施例制备的高性能氮化镓基增强型器件输出特性曲线;该增强型器件线性外推法得到阈值电压为1.4V,最大跨导为172mS/mm,栅-源电压为8V时,最大输出电流为630mA/mm,最大跨导和最大输出电流与耗尽型器件基本一致(如图13),低场迁移率为272cm2/V·s(如图15)。

Claims (1)

1.一种氮化镓基增强型器件的制造方法,其特征在于,包括以下步骤:
第一步:在半导体衬底上层依次外延生长应力缓冲层、氮化镓层和异质结势垒层;
第二步:采用光刻技术,在异质结势垒层上表面两端器件的漏源极区域生成欧姆接触金属;
第三步:在欧姆接触金属之间的异质结势垒层上表面生长钝化层;
第四步:采用电感耦合等离子体刻蚀技术,使用III族氮化物气体的等离子体快速刻蚀器件栅极区域处的异质结势垒层,生成凹槽;刻蚀时间为20~1200秒,刻蚀深度为异质结势垒层总厚度的三分之一至三分之二;所述III族氮化物气体为氯气、氯化硼以及氯气和氯化硼混合气体中的一种;
第五步:采用氧气等离子体反应技术,使用氧气等离子体氧化第四步中未刻蚀的异质结势垒层,将异质结势垒层表面氧化;然后采用湿法刻蚀技术,将器件放入酸溶液或碱溶液中,去除表面氧化层;
第六步:采用亚纳米刻蚀技术,重复刻蚀异质结势垒层,将异质结势垒层蚀掉至剩余厚度为0.5~2nm;
第七步:在异质结势垒层上表面凹槽处沉积绝缘介质,生成栅极绝缘层;淀积绝缘介质后进行高温快速热退火;
第八步:采用光刻技术,在栅极绝缘层上生成栅极金属。
CN201410456503.XA 2014-09-09 2014-09-09 一种氮化镓基增强型器件的制造方法 Pending CN104201104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410456503.XA CN104201104A (zh) 2014-09-09 2014-09-09 一种氮化镓基增强型器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410456503.XA CN104201104A (zh) 2014-09-09 2014-09-09 一种氮化镓基增强型器件的制造方法

Publications (1)

Publication Number Publication Date
CN104201104A true CN104201104A (zh) 2014-12-10

Family

ID=52086377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410456503.XA Pending CN104201104A (zh) 2014-09-09 2014-09-09 一种氮化镓基增强型器件的制造方法

Country Status (1)

Country Link
CN (1) CN104201104A (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158960A (zh) * 2015-04-17 2016-11-23 北京大学 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN106981514A (zh) * 2017-05-25 2017-07-25 中国电子科技集团公司第十三研究所 基于纳米沟道的凹槽栅增强型GaN晶体管器件
CN107230726A (zh) * 2016-03-25 2017-10-03 北京大学 增强型氮化镓晶体管的制造方法
CN107230620A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制备方法
CN107393954A (zh) * 2017-08-02 2017-11-24 电子科技大学 一种GaN异质结纵向场效应管
CN107623032A (zh) * 2017-10-24 2018-01-23 电子科技大学 一种新型的GaN异质结场效应晶体管
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN109390234A (zh) * 2018-10-22 2019-02-26 张家港意发功率半导体有限公司 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
CN109411350A (zh) * 2018-10-12 2019-03-01 中国工程物理研究院电子工程研究所 一种GaN基p型栅结构的制备方法
CN109860048A (zh) * 2019-02-26 2019-06-07 南京大学 槽栅结构的AlGaN/GaN增强型MOSFET器件及制备方法
CN110402480A (zh) * 2017-03-10 2019-11-01 国立大学法人名古屋大学 蚀刻装置
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法
CN112713188A (zh) * 2020-12-25 2021-04-27 西安电子科技大学芜湖研究院 一种GaN基增强型MIS-HEMT器件及其制备方法
CN112736137A (zh) * 2020-12-31 2021-04-30 广东省科学院半导体研究所 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN113257922A (zh) * 2021-05-13 2021-08-13 电子科技大学 一种多沟道增强型氧化镓结型场效应晶体管
CN113555283A (zh) * 2020-04-24 2021-10-26 江苏鲁汶仪器有限公司 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
CN115513050A (zh) * 2022-08-23 2022-12-23 西北工业大学 一种新型氮化镓外延材料的刻蚀方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.BUTTARI, ET AL.: "Digital etching for highly reproducible low damage gate recessing on AlGaN/GaN HEMTs", 《HIGH PERFORMANCE DEVICES,2002.PROCEEDINGS.IEEE LESTER EASTMAN CONFERENCE ON 》 *
MIKE COOKE: "Digital etch recess achieves highest current for e-mode GaN MISHFET on silicon", 《SEMICONDUCTOR TODAY COMPOUNDS & ADVANCED SILICON》 *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158960A (zh) * 2015-04-17 2016-11-23 北京大学 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107230726A (zh) * 2016-03-25 2017-10-03 北京大学 增强型氮化镓晶体管的制造方法
CN107230620A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制备方法
CN110402480A (zh) * 2017-03-10 2019-11-01 国立大学法人名古屋大学 蚀刻装置
CN106981514A (zh) * 2017-05-25 2017-07-25 中国电子科技集团公司第十三研究所 基于纳米沟道的凹槽栅增强型GaN晶体管器件
CN106981514B (zh) * 2017-05-25 2023-07-18 中国电子科技集团公司第十三研究所 基于纳米沟道的凹槽栅增强型GaN晶体管器件
CN107393954B (zh) * 2017-08-02 2019-11-01 电子科技大学 一种GaN异质结纵向场效应管
CN107393954A (zh) * 2017-08-02 2017-11-24 电子科技大学 一种GaN异质结纵向场效应管
CN107623032A (zh) * 2017-10-24 2018-01-23 电子科技大学 一种新型的GaN异质结场效应晶体管
CN107993934B (zh) * 2017-12-08 2020-09-11 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
CN109411350B (zh) * 2018-10-12 2021-12-10 中国工程物理研究院电子工程研究所 一种GaN基p型栅结构的制备方法
CN109411350A (zh) * 2018-10-12 2019-03-01 中国工程物理研究院电子工程研究所 一种GaN基p型栅结构的制备方法
CN109390234A (zh) * 2018-10-22 2019-02-26 张家港意发功率半导体有限公司 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
CN109390234B (zh) * 2018-10-22 2022-03-22 张家港意发功率半导体有限公司 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
CN109860048A (zh) * 2019-02-26 2019-06-07 南京大学 槽栅结构的AlGaN/GaN增强型MOSFET器件及制备方法
CN113555283B (zh) * 2020-04-24 2024-04-05 江苏鲁汶仪器股份有限公司 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
CN113555283A (zh) * 2020-04-24 2021-10-26 江苏鲁汶仪器有限公司 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法
CN112713188B (zh) * 2020-12-25 2022-12-02 西安电子科技大学芜湖研究院 一种GaN基增强型MIS-HEMT器件及其制备方法
CN112713188A (zh) * 2020-12-25 2021-04-27 西安电子科技大学芜湖研究院 一种GaN基增强型MIS-HEMT器件及其制备方法
CN112736137A (zh) * 2020-12-31 2021-04-30 广东省科学院半导体研究所 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN113257922A (zh) * 2021-05-13 2021-08-13 电子科技大学 一种多沟道增强型氧化镓结型场效应晶体管
CN115513050A (zh) * 2022-08-23 2022-12-23 西北工业大学 一种新型氮化镓外延材料的刻蚀方法

Similar Documents

Publication Publication Date Title
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN101916773B (zh) 一种双沟道mos-hemt器件的制作方法
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN101789446B (zh) 一种双异质结mos-hemt器件
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN111223933A (zh) 一种提高GaN增强型MOSFET阈值电压的新型外延层结构
CN111223777A (zh) GaN基HEMT器件及其制作方法
KR20190112526A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN105514157A (zh) 一种GaN基双异质结HEMT器件及其制作方法
CN114628495A (zh) 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141210