CN104200779B - 像素电路及其驱动方法、显示面板、显示装置 - Google Patents

Abstract

本发明公开了一种像素电路及驱动方法、显示面板、显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容，通过各个晶体管和电容之间的配合，本发明至少达到以下的有益效果之一：使得驱动电流与驱动晶体管本身的阈值电压、电源信号的压降和发光元件两端的跨压均无关系，消除了上述因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光的均匀性和显示效果。

Description

像素电路及其驱动方法、显示面板、显示装置

技术领域

本发明涉及有机发光显示技术领域，更具体的说，尤其涉及一种像素电路及其驱动方法、显示面板、显示装置。

背景技术

随着多媒体的不断发展，有机发光二极管(Organic Light Emitting Diode，OLED)显示器以简单的结构和极佳的工作温度、对比度、视角等优势，在显示器市场中受到瞩目。有机发光二极管显示器包括无源矩阵OLED显示器和有源矩阵OLED显示器，而有源矩阵OLED显示器由于功耗低被广泛使用。实际使用中，发现有机发光二极管显示器存在发光不均匀的现象。其中，本发明最接近的现有技术为中国专利文件CN102930821。

发明内容

有鉴于此，本发明提供的了一种像素电路及其驱动方法、显示面板、显示装置，通过补偿驱动发光元件的晶体管的阈值电压，消除阈值电压的影响，进而消除显示器件发光不均匀的现象。

本发明提供的技术方案如下：

一种像素电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、驱动晶体管、第一电容、第二电容及发光元件；其中，

所述驱动晶体管用于确定驱动电流的大小，所述驱动电流的大小由所述驱动晶体管的栅极和源极的电压差决定；

所述第一晶体管由第一驱动信号控制，用于传输电源信号至所述驱动晶体管的漏极；

所述第二晶体管由第二驱动信号控制，用于传输参考电压信号至所述驱动晶体管的栅极；

所述第三晶体管由第三驱动信号控制，用于传输所述参考电压信号至所述驱动晶体管的漏极；

所述第四晶体管由第四驱动信号控制，用于传输数据信号至所述第二电容的第一极板，所述第二电容的第二极板连接至所述驱动晶体管的源极；

所述第五晶体管由第五驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件；

所述第一电容用于保持所述驱动晶体管的栅极和源极的电压差不变；

所述发光元件的阴极连接至阴极低电位，并响应于所述驱动电流而发光。

优选的，所述第一晶体管的第一电极连接至所述电源信号，所述第二晶体管的第一电极和第三晶体管的第一电极均连接至所述参考电压信号，所述第四晶体管的第一电极连接至所述数据信号，所述第五晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位；

所述第二晶体管的第二电极、驱动晶体管的栅极和第一电容的第二极板在第一节点相连；所述第一电容的第一极板、驱动晶体管的源极、第二电容的第二极板和第五晶体管的第一电极在第二节点相连；所述第二电容的第一极板和第四晶体管的第二电极在第三节点相连；所述第一晶体管的第二电极、第三晶体管的第二电极和驱动晶体管的漏极在第四节点相连。

优选的，所述驱动晶体管为N型晶体管。

优选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为N型晶体管；或者，

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为P型晶体管。

优选的，所述第一驱动信号与所述第五驱动信号相同。

优选的，所述第二驱动信号与所述第四驱动信号相同。

优选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和所述驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。

优选的，所述参考电压信号提供的参考电压与所述电源信号提供的电源电压相同。

一种驱动方法，用于驱动上述的像素电路，所述驱动方法包括节点复位步骤、阈值抓取步骤、数据写入步骤和发光步骤，其中，

在所述节点复位步骤，传输所述阴极低电位至所述驱动晶体管的源极，传输所述数据信号至所述第二电容的第一极板；

在所述阈值抓取步骤，传输所述参考电压信号至所述驱动晶体管的栅极和漏极；

在所述数据写入步骤，传输所述数据信号至所述第二电容的第一极板，通过所述第二电容耦合，使得数据信号传输至所述驱动晶体管的源极；

在所述发光步骤，所述驱动晶体管产生驱动电流，以驱动所述发光元件发光。

优选的，所述第一晶体管的第一电极连接至所述电源信号，所述第二晶体管的第一电极和第三晶体管的第一电极均连接至所述参考电压信号，所述第四晶体管的第一电极连接至所述数据信号，所述第五晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位；

所述第二晶体管的第二电极、驱动晶体管的栅极和第一电容的第二极板在第一节点相连；所述第一电容的第一极板、驱动晶体管的源极、第二电容的第二极板和第五晶体管的第一电极在第二节点相连；所述第二电容的第一极板和第四晶体管的第二电极在第三节点相连；所述第一晶体管的第二电极、第三晶体管的第二电极和驱动晶体管的漏极在第四节点相连；其中，

在所述节点复位步骤，驱动所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管导通，控制所述第二节点的电压为所述阴极低电位提供的阴极电压和所述发光元件的阳极和阴极之间的跨压之和，以控制所述驱动晶体管的源极为一初始低电位；

在所述阈值抓取步骤，保持所述第二晶体管、第三晶体管和第四晶体管的导通状态，驱动所述第一晶体管和第五晶体管截止，所述第一节点和第四节点电压均为所述参考电压，所述驱动晶体管导通，直至所述第二节点的电压为所述参考电压减去所述驱动晶体管的阈值电压时截止，使所述第一电容和第二电容均存储有所述阈值电压；

在所述数据写入步骤，保持所述第一晶体管和第五晶体管的截止状态，以及，保持所述第二晶体管和第四晶体管的导通状态，驱动所述第三晶体管截止，所述第一节点电压为所述参考电压，所述第三节点电压为所述数据信号提供的数据电压，并通过所述第二电容耦合至所述第二节点；

在所述发光步骤，保持所述第三晶体管截止状态，驱动所述第二晶体管和第四晶体管截止，同时驱动所述第一晶体管和第五晶体管导通，所述第一电容保持在所述数据写入步骤中的所述驱动晶体管的栅极和源极的电压差，确定所述驱动电流，以驱动所述发光元件发光。

优选的，在所述节点复位步骤和阈值抓取步骤，所述数据信号提供的数据电压与参考电压信号提供的参考电压相同。

优选的，所述参考电压信号提供的参考电压与所述电源信号提供的电源电压相同。

相应的，本发明还提供一种显示面板，包括如上所述的像素电路。

相应的，本发明还提供一种显示装置，包括如上所述的显示面板。

相对于现有技术，本发明提供的技术方案至少具有以下的优点之一：

本发明提供一种像素电路及驱动方法、显示面板、显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容，通过各个晶体管和电容之间的配合，使得驱动电流与驱动晶体管本身的阈值电压、电源信号的压降和发光元件两端的跨压均无关系，消除了上述因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光的均匀性和显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种像素电路的结构示意图；

图2为本申请实施例提供的一种像素电路的结构示意图；

图3为本申请实施例提供的一种驱动信号时序图；

图4a为图3中T1阶段的电流通路图；

图4b为图3中T2阶段的电流通路图；

图4c为图3中T3阶段的电流通路图；

图4d为图3中T4阶段的电流通路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，实际使用中，发现有机发光二极管显示器存在发光不均匀的现象。具体的，参考图1所示，为有机发光二极管显示器中一种现有的像素电路的电路图，现有的像素电路大多采用2T1C结构，即包括两个晶体管和一个电容。其中，晶体管M20作为电流驱动晶体管，为有机发光二极管OLED提供发光用电流。通过扫描线Sn提供的信号控制晶体管M10导通，并通过与晶体管M10相连的数据线Dm提供的数据电压，数据电压被存储于电容C中，以控制晶体管M20的电流量。

但是由于制造工艺的影响，同一显示装置中的各个像素电路中的用于驱动有机发光二极管发光的晶体管的阈值电压不同，因此会导致对多个像素电路施加同一数据电压时，流经该多个像素电路中有机发光二极管的电流有差异，进而出现显示装置发光不均匀的现象。

基于此，本申请实施例提供了一种像素电路，参考图2所示，为本申请实施例提供的一种像素电路的结构示意图，其中，像素电路包括：

第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5、驱动晶体管M0、第一电容C1、第二电容C2及发光元件D；其中，

驱动晶体管M0用于确定驱动电流的大小，驱动电流的大小由驱动晶体管M0的栅极和源极的电压差决定；

第一晶体管M1由第一驱动信号控制，用于传输电源信号Pvdd至驱动晶体管M0的漏极；

第二晶体管M2由第二驱动信号控制，用于传输参考电压信号Ref至驱动晶体管M0的栅极；

第三晶体管M3由第三驱动信号控制，用于传输参考电压信号Ref至驱动晶体管M0的漏极；

第四晶体管M4由第四驱动信号控制，用于传输数据信号Data至第二电容C2的第一极板，第二电容C2的第二极板连接至驱动晶体管M0的源极；

第五晶体管M5由第五驱动信号控制，用于将来自驱动晶体管M0的驱动电流传输至发光元件D；

第一电容C1用于保持驱动晶体管M0的栅极和源极的电压差不变；

发光元件D的阴极连接至阴极低电位Pvee，并响应于驱动电流而发光。

更为具体的，参考图2所示，在像素电路中，第一晶体管M1的栅极连接至第一驱动信号，第二晶体管M2的栅极连接至第二驱动信号，第三晶体管M3的栅极连接至第三驱动信号，第四晶体管M4的栅极连接至第四驱动信号，第五晶体管M5的栅极连接至第五驱动信号；

第一晶体管M1的第一电极连接至电源信号Pvdd，第二晶体管M2的第一电极和第三晶体管M3的第一电极均连接至参考电压信号Ref，第四晶体管M4的第一电极连接至数据信号Data，第五晶体管M5的第二电极连接至发光元件D的阳极，发光元件D的阴极连接至阴极低电位Pvee；

以及，第二晶体管M2的第二电极、驱动晶体管M0的栅极和第一电容C1的第二极板在第一节点N1相连；第一电容C1的第一极板、驱动晶体管M0的源极、第二电容C2的第二极板和第五晶体管M5的第一电极在第二节点相连N2；第二电容C2的第一极板和第四晶体管M4的第二电极在第三节点N3相连；第一晶体管M1的第二电极、第三晶体管M3的第二电极和驱动晶体管M0的漏极在第四节点N4相连。

在上述图2所述的像素电路中，参考电压信号提供的参考电压与电源信号提供的电源电压相同。本申请实施例提供的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和驱动晶体管M0均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。以及，本申请实施例提供的驱动晶体管M0为N型晶体管；本申请实施例提供的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5均为N型晶体管；或者，

第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5均为P型晶体管。另外，由于本申请实施例提供的第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管的类型可以相同，进一步的，结合驱动过程，本申请实施例提供的第一驱动信号和第五驱动信号相同，以及第二驱动信号和第四驱动信号相同。

另外，需要说明的是，本申请实施例提供的第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5中的任意一晶体管可以为N型晶体管或P型晶体管，即第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5可以为N型晶体管和P型晶体管混合的五个晶体管，对此本申请实施例不作具体限制，只需要在驱动时符合要求即可。

故，基于上述实施例提供的像素电路，本申请实施例提供了一种驱动方法，其中，驱动方法包括节点复位步骤、阈值抓取步骤、数据写入步骤和发光步骤，其中，

在节点复位步骤，传输阴极低电位至驱动晶体管的源极，传输数据信号至第二电容的第一极板；

在阈值抓取步骤，传输参考电压信号至驱动晶体管的栅极和漏极；

在数据写入步骤，传输数据信号至第二电容的第一极板，通过第二电容耦合，使得数据信号传输至驱动晶体管的源极；

在发光步骤，驱动晶体管产生驱动电流，以驱动发光元件发光。

更为具体的，结合图2～4d所示，对本申请实施例提供的像素电路，以及像素电路的驱动方法进行更为详细的描述。参考图2所示，在像素电路中，第一晶体管M1的栅极连接至第一驱动信号，第二晶体管M2的栅极连接至第二驱动信号，第三晶体管M3的栅极连接至第三驱动信号，第四晶体管M4的栅极连接至第四驱动信号，第五晶体管M5的栅极连接至第五驱动信号；

第一晶体管M1的第一电极连接至电源信号Pvdd，第二晶体管M2的第一电极和第三晶体管M3的第一电极均连接至参考电压信号Ref，第四晶体管M4的第一电极连接至数据信号Data，第五晶体管M5的第二电极连接至发光元件D的阳极，发光元件D的阴极连接至阴极低电位Pvee；

以及，第二晶体管M2的第二电极、驱动晶体管M0的栅极和第一电容C1的第二极板在第一节点N1相连；第一电容C1的第一极板、驱动晶体管M0的源极、第二电容C2的第二极板和第五晶体管M5的第一电极在第二节点相连N2；第二电容C2的第一极板和第四晶体管M4的第二电极在第三节点N3相连；第一晶体管M1的第二电极、第三晶体管M3的第二电极和驱动晶体管M0的漏极在第四节点N4相连。

其中，本申请实施例提供的驱动晶体管M0为N型晶体管，而需要说明的是，下面以第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5均为N型晶体管为例，对本申请实施例提供的驱动方法进行详细说明。因此，参考图3所示，为本申请实施例提供的关于图2所示像素电路的驱动信号时序图，在本申请实施例中，第一驱动信号和第五驱动信号相同，且均为驱动信号S30；第二驱动信号和第四驱动信号相同，均为驱动信号S20；而第三驱动信号为驱动信号S10；另外需要说明的是，本申请实施例提供的参考电压信号Ref提供的参考电压Vref与电源信号Pvdd提供的电源电压Vpvdd相同。以及，在节点复位步骤T1和阈值抓取步骤T2，数据信号Data提供的数据电压Vdata与参考电压信号Ref提供的参考电压Vref相同。

其中，驱动方法包括节点复位步骤T1、阈值抓取步骤T2、数据写入步骤T3和发光步骤T4，其中，

在节点复位步骤T1，驱动第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5导通，控制第二节点N2的电压为阴极低电位Pvee提供的阴极电压Vpvee和发光元件D的阳极和阴极之间的跨压Vd之和，以控制驱动晶体管M0的源极为一初始低电位。

具体的，参考图4a所示，为图3中T1阶段电流通路图，在节点复位步骤T1，驱动信号S10、驱动信号S20和驱动信号S30均为高电平，进而驱动第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5导通；第一节点N1的电位为由参考电压信号Ref提供的参考电压Vref；以及，第三节点N3的电位为参考电压Vref，其中，第三节点N3的电位由数据信号Data提供，在T1阶段，数据信号提供的数据电压和参考电压信号提供的参考电压相同。因此，在节点复位步骤T1，第二节点N2的电位(亦即驱动晶体管M0的源极电位)被初始化为一初始低电位，该初始低电位为极低电位Pvee提供的阴极电压Vpvee和发光元件D的阳极和阴极之间的跨压Vd之和。

在阈值抓取步骤T2，保持第二晶体管M2、第三晶体管M3和第四晶体管M4的导通状态，驱动第一晶体管M1和第五晶体管M5截止，第一节点N1和第四节点N4电压均为参考电压Vref，驱动晶体管M0导通，直至第二节点N2的电压为参考电压Vref减去驱动晶体管M0的阈值电压Vth时截止，使第一电容C1和第二电容C2均存储有阈值电压Vth。

具体的，参考图4b所示，为图3中T2阶段电流通路图，在阈值抓取步骤T2，驱动信号S10和驱动信号S20均为高电平，即使得第二晶体管M2、第三晶体管M3和第四晶体管M4的保持导通状态；而驱动信号S30变为低电平，进而驱动第一晶体管M1和第五晶体管M5截止。由于在T2阶段中数据信号提供的数据电压和参考电压信号提供的参考电压相同，因此，第一节点N1、第三节点N2和第四节点N4的电位均为参考电压Vref，进而使得驱动晶体管M0导通，直至第二节点N2的电压为参考电压Vref减去驱动晶体管M0的阈值电压Vth时截止，使第一电容C1和第二电容C2均存储有阈值电压Vth。

在数据写入步骤T3，保持第一晶体管M1和第五晶体管M5的截止状态，以及，保持第二晶体管M2和第四晶体管M4的导通状态，驱动第三晶体管M3截止，第一节点电压为参考电压，第三节点电压为数据信号提供的数据电压，并通过第二电容耦合至第二节点。

具体的，参考图4c所示，为图3中T3阶段的电流通路图，在数据写入步骤T3，驱动信号S10变为低电平，因此驱动第三晶体管M3截止；驱动信号S20保持为高电平，使得第二晶体管M2和第四晶体管M4的保持导通状态；而驱动信号S30保持为低电平，使得第一晶体管M1和第五晶体管M5保持截止状态。此时，第一节点N1的电位为参考电压Vref；而第三节点N3的电位为由数据信号Data提供的数据电压Vdata，由于第二电容C2的耦合作用，将数据电压Vdata传输至第二节点N2，使得第二节点N2的电位为：Vref-Vth+(Vdata-Vref)(C2/(C1+C2))。而且由于第一节点N1电位为参考电压Vref，因而第一电容C1存储电压为：Vth-(Vdata-Vref)(C2/(C1+C2))。

在发光步骤T4，保持第三晶体管M3截止状态，驱动第二晶体管M2和第四晶体管M4截止，同时驱动第一晶体管M1和第五晶体管M5导通，第一电容保持在数据写入步骤中的驱动晶体管M0的栅极和源极的电压差，确定驱动电流，以驱动发光元件发光。

具体的，参考图4d所示，为图3中T4阶段的点流通路图，在发光步骤T4，驱动信号S10保持低电平，使得第三晶体管M3保持为截止状态；驱动信号S20变为低电平，进而驱动第二晶体管M2和第四晶体管M4截止；而驱动信号S30变为高电平，进而驱动第一晶体管M1和第五晶体管M5导通。此时，第二节点N2的电位为阴极低电压Vpvee和发光元件D的阳极和阴极之间的跨压Vd之和，即Vpvee+Vd；并且，由于第一电容C1保持T3阶段的存储电压不变，因此，第一节点N1电位变为：Vpvee+Vd+Vth-(Vdata-Vref)(C2/(C1+C2))，

因而驱动晶体管M0的栅源电压为第一节点N1的电位与第二节点N2的电位之差Vgs为：

Vgs＝Vpvee+Vd+Vth-(Vdata-Vref)(C2/(C1+C2))-(Vpvee+Vd)

＝Vth-(Vdata-Vref)(C2/(C1+C2)) 公式一

因为在T4阶段，驱动晶体管M0工作在饱和区，因此用于驱动发光元件D发光的驱动电流Id由驱动晶体管M0的栅极和源极的电压差决定，因此，驱动电流Id为:

在公式二中，Id表示为驱动晶体管M0产生的驱动电流，即驱动发光元件发光的电流；k为常数；Vgs为驱动晶体管M0的栅极和源极之间的电压差；Vth为驱动晶体管M0的阈值电压；Vdata为数据信号Data提供的数据电压。

至此，通过第五晶体管M5将与驱动晶体管M0的阈值电压Vth、电源信号Pvdd提供的电源电压Vpvdd和发光元件D两端的跨压Vd均无关的驱动电流Id，传输至发光元件D，以驱动发光元件D发光。

由上述内容可知，本申请实施例提供的像素电路及驱动方法，其驱动电流Id与驱动晶体管M0的阈值电压Vth、电源电压Vpvdd和发光元件D两端的跨压Vd均无关，驱动电流Id不受上述因素的影响，因此，使得采用本申请实施例提供的像素电路的显示装置，发光均匀，提高了显示效果。

此外，本申请实施例还提供了一种显示面板，包括像素电路，其中，像素电路采用上述任一种实施例所述的像素电路。

需要说明的是，本申请提供的显示面板对于像素电路的数量不作具体限制，需要根据实际应用进行设计。

最后，本申请还提供了一种显示装置，包括显示面板，其中，显示面板采用上述任一种实施例所述的显示面板。

本申请实施例提供了一种像素电路及驱动方法、显示面板、显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容，通过各个晶体管和电容之间的配合，使得驱动电流与驱动晶体管本身的阈值电压、电源信号的压降和发光元件两端的跨压均无关系，消除了上述因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光的均匀性和显示效果。

Claims (14)

1.一种像素电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、驱动晶体管、第一电容、第二电容及发光元件；其中，

所述驱动晶体管用于确定驱动电流的大小，所述驱动电流的大小由所述驱动晶体管的栅极和源极的电压差决定；

所述第一晶体管由第一驱动信号控制，用于传输电源信号至所述驱动晶体管的漏极；

所述第二晶体管由第二驱动信号控制，用于传输参考电压信号至所述驱动晶体管的栅极；

所述第三晶体管由第三驱动信号控制，用于传输所述参考电压信号至所述驱动晶体管的漏极；

所述第四晶体管由第四驱动信号控制，用于传输数据信号至所述第二电容的第一极板，所述第二电容的第二极板连接至所述驱动晶体管的源极；

所述第五晶体管由第五驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件；

所述第一电容用于保持所述驱动晶体管的栅极和源极的电压差不变；

所述发光元件的阴极连接至阴极低电位，并响应于所述驱动电流而发光。

2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的第一电极连接至所述电源信号，所述第二晶体管的第一电极和第三晶体管的第一电极均连接至所述参考电压信号，所述第四晶体管的第一电极连接至所述数据信号，所述第五晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位；

所述第二晶体管的第二电极、驱动晶体管的栅极和第一电容的第二极板在第一节点相连；所述第一电容的第一极板、驱动晶体管的源极、第二电容的第二极板和第五晶体管的第一电极在第二节点相连；所述第二电容的第一极板和第四晶体管的第二电极在第三节点相连；所述第一晶体管的第二电极、第三晶体管的第二电极和驱动晶体管的漏极在第四节点相连。

3.根据权利要求1所述的像素电路，其特征在于，所述驱动晶体管为N型晶体管。

4.根据权利要求3所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为N型晶体管；或者，

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为P型晶体管。

5.根据权利要求4所述的像素电路，其特征在于，所述第一驱动信号与所述第五驱动信号相同。

6.根据权利要求4所述的像素电路，其特征在于，所述第二驱动信号与所述第四驱动信号相同。

7.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和所述驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。

8.根据权利要求1所述的像素电路，其特征在于，所述参考电压信号提供的参考电压与所述电源信号提供的电源电压相同。

9.一种驱动方法，其特征在于，用于驱动权利要求1～8任意一项所述的像素电路，所述驱动方法包括节点复位步骤、阈值抓取步骤、数据写入步骤和发光步骤，其中，

在所述节点复位步骤，传输所述阴极低电位至所述驱动晶体管的源极，传输所述数据信号至所述第二电容的第一极板；

在所述阈值抓取步骤，传输所述参考电压信号至所述驱动晶体管的栅极和漏极；

在所述数据写入步骤，传输所述数据信号至所述第二电容的第一极板，通过所述第二电容耦合，使得数据信号传输至所述驱动晶体管的源极；

在所述发光步骤，所述驱动晶体管产生驱动电流，以驱动所述发光元件发光。

10.根据权利要求9所述的驱动方法，其特征在于，所述第一晶体管的第一电极连接至所述电源信号，所述第二晶体管的第一电极和第三晶体管的第一电极均连接至所述参考电压信号，所述第四晶体管的第一电极连接至所述数据信号，所述第五晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位；

所述第二晶体管的第二电极、驱动晶体管的栅极和第一电容的第二极板在第一节点相连；所述第一电容的第一极板、驱动晶体管的源极、第二电容的第二极板和第五晶体管的第一电极在第二节点相连；所述第二电容的第一极板和第四晶体管的第二电极在第三节点相连；所述第一晶体管的第二电极、第三晶体管的第二电极和驱动晶体管的漏极在第四节点相连；其中，

在所述节点复位步骤，驱动所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管导通，控制所述第二节点的电压为所述阴极低电位提供的阴极电压和所述发光元件的阳极和阴极之间的跨压之和，以控制所述驱动晶体管的源极为一初始低电位；

在所述阈值抓取步骤，保持所述第二晶体管、第三晶体管和第四晶体管的导通状态，驱动所述第一晶体管和第五晶体管截止，所述第一节点和第四节点电压均为所述参考电压，所述驱动晶体管导通，直至所述第二节点的电压为所述参考电压减去所述驱动晶体管的阈值电压时截止，使所述第一电容和第二电容均存储有所述阈值电压；

在所述数据写入步骤，保持所述第一晶体管和第五晶体管的截止状态，以及，保持所述第二晶体管和第四晶体管的导通状态，驱动所述第三晶体管截止，所述第一节点电压为所述参考电压，所述第三节点电压为所述数据信号提供的数据电压，并通过所述第二电容耦合至所述第二节点；

在所述发光步骤，保持所述第三晶体管截止状态，驱动所述第二晶体管和第四晶体管截止，同时驱动所述第一晶体管和第五晶体管导通，所述第一电容保持在所述数据写入步骤中的所述驱动晶体管的栅极和源极的电压差，确定所述驱动电流，以驱动所述发光元件发光。

11.根据权利要求10所述的驱动方法，其特征在于，在所述节点复位步骤和阈值抓取步骤，所述数据信号提供的数据电压与参考电压信号提供的参考电压相同。

12.根据权利要求10所述的驱动方法，其特征在于，所述参考电压信号提供的参考电压与所述电源信号提供的电源电压相同。

13.一种显示面板，其特征在于，包括权利要求1～8任意一项所述的像素电路。

14.一种显示装置，其特征在于，包括权利要求13所述的显示面板。